JPH0332049A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体フレーム、及びパッケージの有効活用
全図った半導体装置に関するものである。

〔従来の技術〕

第８回目従来の半導体装置の回路の説明図で、図に釦い
て、巾は電源ビン、（２１は接地ビン、１３１はコンデ
ンサー、（６１は工Ｏパッケージである。

従来の半導体装置はラッチアップやノイズ対策として図
に示すように、ＩＯの電源−接地間にコンデンサー１３
１倉外付けしていた。

〔発明が解決しようとする課題〕

ｌ。

２゜ 従来の半導体装置は以上のように構成されていたので、
コンデンサーを外付けする分、外部に配線スペースを必
要とし、又配線抵抗を含むため特性向上の妨げになるな
どの問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので、工０パッケージ内のフレーム間にコンデンサ
ー金内蔵させてコンパクト化するとともに、特性向上４
図った半導体装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係わる半導体装置はＩＣパッケージ内のフレ
ーム間に他の半導体素子金接続するようにしたものであ
る。

〔作用〕

この発明にかける半導体装置はＩＣパッケージ内のフレ
ーム間に他の半導体素子を接続することにより、電気的
特性向上上図るとともに外部に接続用配線が不用となり
、ようコンパクトな半導体装置が得られる。

〔実施例〕

以上、この発明の一実施例を図について説明する。

第１図はこの発明の一実施圓倉示す工０パッケージの断
面平面図である。

図にかいて、田は電源ビン、（２１は接地ピン、３１は
コンデンサーチップ、（４１はダイパッド、ｉ５１はＩ
Ｃチップである。

即ち、ダイパッドｎ１ｔｔ電源の電位になっており、そ
の先と接地間にコンデンサーチップ（３１金接続してい
る。

〔発明の効果〕

以上のようにこの発明によれば、ランチアップやノイズ
等の対策にもなり、コンデンサーを外付けするよりも抵
抗弁は配線９少なくなるので、特性改善にもつながり、
又、外部への接続用配線が不用となり、よりコンパクト
な設計が可能となる。

【図面の簡単な説明】

第１図はこの発明の一実施例金層す工Ｃパッケージ断面
平面図、第８図は従来の半導体装置の回路の説明図であ
る。 図にかいて、１１１は電源ビン、亙２！は接地ピン、１
３１はコンデンサーチップ、（４１はダイノイツド、１
５１はＩＣチップを示す。 なお１図中、同一符号に同一　または相当部分金示す。

Claims (1)

【特許請求の範囲】
1. ＩＣパッケージ内部のフレーム間に他の半導体素子を接
   続し、半導体素子の特性の向上を図る機能を備えたこと
   を特徴とする半導体装置。