KR0137719B1 - 종방향 표면 장착형 반도체 장치 - Google Patents

종방향 표면 장착형 반도체 장치

Info

Publication number
KR0137719B1
KR0137719B1 KR1019940012763A KR19940012763A KR0137719B1 KR 0137719 B1 KR0137719 B1 KR 0137719B1 KR 1019940012763 A KR1019940012763 A KR 1019940012763A KR 19940012763 A KR19940012763 A KR 19940012763A KR 0137719 B1 KR0137719 B1 KR 0137719B1
Authority
KR
South Korea
Prior art keywords
heat sink
lead
support
semiconductor die
leads
Prior art date
Application number
KR1019940012763A
Other languages
English (en)
Inventor
야스히로 스즈끼
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Application granted granted Critical
Publication of KR0137719B1 publication Critical patent/KR0137719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 장치는 그 위에 반도체 다이(1)를 갖는 방열판(2)과 절연 테이프(7)를 포함한다. 반도체 다이(1)는 그위에 패드(4)를 갖는다. 서포트 리드(5)는 방열판과 일체적으로 되어 방열판을 지지한다. 내부 리드(3A)는 그 사이에 끼워지는 절연 테이프로 방열판에 고착된다. 외부 리드(3B)는 내부 리드(3A)와 일체적으로 되어 있다. 본딩 와이어(6)는 내부 리드(3A)를 반도체 다이의 패드에 접속시킨다. 봉지 수지(8)는 반도체 다이, 방열판, 내부 리드 및 본딩 와이어를 밀봉시킨다. 반도체 다이(1)내에 발생된 열은 방열판(2)뿐만아니라 서포트 리드(5) 및 방열판(2)과 일체적으로 된 내부 리드(3A)를 통하여 발산된다.

Description

종방향 표면 장착형 반도체 장치
도 1A, 1B 및 1C도는 각각, 종래의 종방향 표면 장착형 반도체 장치의 평면도, 측면도 및 사시도.
제 2A, 2B 및 2C도는 각각, 본 발명에 따른 종방향 표면 장착형 반도체 장치 제1실시예의 평면도, 측면도 및 사시도.
제3도는 본 발명에 따른 장치의 제조단계의 일부분을 설명하는 반도체 장치의 관련 요소의 분해도.
제4도는 본 발명에 따른 반도체 장치 제2실시예의 사시도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 반도체 다이2 : 방열판
3A : 내부 리드3B : 외부 리드
4 : 패드5 : 서포트 리드
6 : 본딩 와이어7 : 절연 테이프
8 : 봉지 수지9 : Ag 도금 영역
본 발명은 반도체 장치에 관한 것으로서, 특히 종방향 표면 장착형 반도체 장치에 관한 것이다.
종래의 종방향 표면 장착형 반도체 장치는 인쇄 회로 기판상의 장착 높이에 거의 제약을 받지 않는 많은 부품을 장착할 때에, 인쇄 회로 기판의 단위 면적당 장착 밀도를 향상시킬 목적으로 개발되어 왔다. 이러한 타입의 반도체 장치에 있어서, 표면 장착은 인쇄 회로 기판이 세워진 상태로 행해지기 때문에 장치는 그것을 지지하기 위한 서포트 리드(support lead)들을 구비한다.
제1A, 1B 및 1C도는 상기에서 설명한 전형적인 종래의 반도체 장치를 도시하고 있다. 도시된 바와 같이, 장치는 그 위에 반도체 다이(1)를 장착하기 위한 다이 패드(die pad)(11)와, 상기 다이 패드(11)를 지지하기 위한 걸기 리드(12)와, 외부 리드(3B)와 일체로된 내부 리드(3A)와, 반도체 다이(1)의 내부 리드(3A)와 패드(11)를 전기적으로 접속시키기 위한 본딩 와이어(bonding wire)(6)와, 반도체 장치 본체를 인쇄 회로기판상에 직립 위치로 지지하기 위한 서포트 리드(5A, 5B)와, 이러한 부품들을 밀봉시키는 봉지 수지(molded resin)(8)를 포함한다.
외부 리드(3B)는 수지 봉지(8)로부터 일렬로 돌출된다. 각각의 외부 리드(3B)는 한 방향으로 L형상으로 굽어진 단부를 가진다. 반도체 장치의 본체를 지지하는 서포트 리드(5A, 5B)는 외부 리드(3B) 열의 각 단부에 각각 배치된 두 쌍으로 이루어져 있다. 외부 리드(3B)와 동일한 형태로, 각 쌍의 서포트 리드(5A, 5B)는 서로 반대 방향의 L형상으로 굽어진 각각의 단부를 가진다. 서포트 리드(5A, 5B)는 오직 반도체 장치를 지지할 목적으로 제공되어 있으므로 이들은 반도체 다이(1)와 전기적으로 접속되지 않는 더미 리드(dummy lead)이다. 이들은 납땜에 의해 외부 리드(3B)와 동일하게 인쇄 회로 기판에 고정된다.
상기 종래의 종방향 표면 장착형 반도체 장치에 있어서, 반도체 다이의 소비전력에 의해 발생된 열은 다이 패드(11) 또는 반도체 다이 표면으로부터 오직 봉지 수지(8)를 통하여서만 외부로 빠져나갈 수 있었다. 따라서, 수용가능한 반도체 장치의 열저항 값이 오직 70∼80℃/W이기 때문에, 반도체 다이의 소비 전력이 0.8W를 초과할 경우, 열은 더이상 외부로 충분히 빠져나갈 수 없었다. 다이 패드의 크기를 크게함으로써 반도체 장치의 열저항을 다소 감소시킬 수 있다. 그러나, 내부 리드(3A)와 다이 패드(11)는 동일한 리드 프레임으로 제조되기 때문에, 다이 패드(11)의 크기는 내부 리드(3A)의 길이에 의해 제한을 받으므로 다이 패드의 크기를 크게하는 것은 곤란하였다.
또한, 반도체 장치를 종방향으로 지지하는 서포트 리드(5A, 5B)는 전기적으로 활용되지 않는 더미 리드이지만, 종방향 표면 장착형 반도체 장치에 있어서 이러한 서포트 리드를 위한 영역을 제공하는 것이 필요하였다. 이것은 수와 크기, 즉 신호용 외부 리드(3B)의 크기에 제약을 주는데, 이것은 반도체 장치의 핀을 증가시키는데 장해가 되고 있다.
발명의 요약
따라서, 본 발명의 목적은 종래의 기술에 존재하는 문제들을 극복하는 반도체 장치를 제공하며 반도체 다이내에 발생된 열을 효과적으로 외부로 발산시키는 개선된 종방향 표면 장착형 반도체 장치를 제공하는데 있다.
본 발명의 특징에 따르면, 그 위에 패드를 가지는 반도체 다이와 ; 상기 반도체 다이가 고착된 방열판과 ; 상기 방열판을 지지하며 상기 방열판과 일체적으로 된 서포트 리드쌍과 ; 상기 서포트 리드쌍의 측면에서 방열판상에 제공된 절연 테이프와 ; 상기 절연 테이프를 사이에 두고 상기 방열판에 고착된 내부 리드와 ; 상기 내부 리드와 일체적으로 된 외부 리드와 ; 상기 내부 리드를 상기 반도체 다이상의 패드에 각각 접속시키는 본딩 와이어와 ; 봉지 수지로부터 일렬로 연장하는 외부 리드와 서포트 리드쌍의 일부와 함께, 상기 반도체 다이, 방열판, 내부 리드 및 본딩 와이어를 밀봉하는 봉지 수지를 포함한다.
본 발명에 따르면, 다이 패드로 작용하는 방열판과 서포트 리드는 일체적으로 제조되며 내부 리드는 절연테이프를 통하여 방열판에 접합된다. 따라서, 소비전력에 기인하여 반도체 다이내에 발생된 열은, 봉지 수지를 통하여 방열판으로부터 효과적으로 외부로 발산될 수 있으며, 또한 방열판에 접합된 내부 리드와 방열판과 일체로 된 서포트 리드를 통하여 외부로 방사될 수 있다.
또한, 은 도금 영역이 방열판상에 제공되어 반도체 다이용 전원에 전기적으로 접속되어 있거나 접지 패드에 접속되어 있는 경우, 서포트 리드는 전원 접속이나 접지를 위한 공통 리드로 사용될 수도 있다. 따라서 반도체 장치의 전기적 특성을 개선하는 것이 가능하다.
발명의 양호한 실시예에 대한 상세한 설명
이제, 본 발명의 양호한 실시예를 첨부도면을 참조하여 설명한다. 다음의 설명에서, 동일한 참조부호 또는 기호는 모든 도면에서 동일하거나 유사한 요소를 나타내는데 사용된다.
제2A, 2B 및 2C도는 각각, 본 발명에 따른 반도체 장치의 제1실시예를 도시하는 평면도, 측면도 및 사시도이며, 평면도 및 측면도는 봉지 수지를 가상선으로 나타내고 있다.
제2A도 내지 제2C도를 참조하면, 도시된 반도체 장치는 반도체 다이(1)과 고착된 방열판(2)과, 방열판(2)과 일체이고 인쇄 회로 기판에 장착될 때 방열판(2)을 지지하며 방열판(2)의 한 방향으로 연장하는 서포트 리드(5)와, 접착성을 갖는 절연 테이프(7)에 의해 서포트 리드(5)쪽에 있는 방열판(2)의 한 단부에 고착되며 외부 리드(3B)와 일체적으로 되어 있는 내부 리드(3A)와, 내부 리드(3A)와 반도체 다이(1)의 패드(4)를 접속하는 금(Au) 등으로 본 본딩 와이어(6)와, 반도체 다이(1), 방열판(2), 내부 리드(3A) 및 본딩 와이어(6)를 밀봉하는 봉지 수지(8)를 포함한다.
각각의 외부 리드(3B)는 L형상으로 한 방향으로 굽어진 단부를 갖는다. 각각의 서포트 리드(5)는 L형상으로 굽어져 있으나 외부 리드(3B)의 굽힘 방향과 반대 방향으로 굽어진 단부를 갖는다. 서포트 리드(5)는 인쇄 회로 기판상에 반도체 장치를 수직으로 지지한다.
방열판(2)과 내부 리드(3A)는 제3도에 상세히 도시되어 있다. 방열판(2)은 벤딩 가공에 의해 형성된 서포트 리드(5)를 구비하여 계단이 방열판(2)과 서포트 리드(5) 사이에 형성되어 있다. 내부 리드(3A)는 리드 프레임(10)내에 형성되어 있다. 내부 리드(3A)는 접착성을 가지는 절연 테이프(7)를 통하여 열압착 등으로 접합됨으로써 방열판(2)에 고착된다. 서포트 리드(5)를 굽히는 가공은 접합후에 서포트 리드(5)를 내부 및 외부 리드(3A, 3B)와 동일한 평면내에 위치시킬 목적으로 수행된다.
도시된 바와 같이, 제1실시예에서는, 내부 리드(3A)에 의해 제약을 받지 않고 다이 패드로 작용하는 방열판(2)의 크기를 증가시킬 수 있기 때문에, 반도체 다이(1)의 소비 전력에 의해 발생된 열이 효과적으로 봉지 수지(8)를 통하여 외부로 발산될 수 있다. 또한, 방열판(2)은 서포트 리드(5)와 일체형으로 제작되어 절연 테이프(7)를 통하여 내부 리드(3A)에 접합된다. 따라서 내부 리드(3A)와, 내부 리드(3A)로부터 연장하는 외부 리드(3B) 및 서포트 리드(5)를 통한 외부로의 효과적인 열 발산을 얻을 수 있다. 이러한 기능에 의하여, 제1실시예는 열 저항을 종래의 기술과 비교할 때 약 40% 정도 감소시키므로 약 2W의 전력을 소비하는 반도체 다이에 대처할 수 있다.
제4도는 본 발명의 제2실시예를 도시한 평면도이다. 제2실시예에 있어서, 방열판(2)은 다수의 은(Ag)도금 영역(9)을 구비하여 서포트 리드(5)를 반도체 다이(1)용 전원 또는 접지 전위에 접속하기 위한 공통리드로 한다. 은 도금 영역(9)은 본딩 와이어(6)에 의해 반도체 다이(1)의 패드(4)에 접속되어 있다. 나머지 구조는 제1실시예와 동일하다.
따라서, 제2실시예에 있어서, 지금까지 다핀화의 장해 원인이었던 서포트 리드(5)는 전원 접속용 또는 접지용 리드로 사용될 수 있다. 또한, 방열판(2)과 서포트 리드(5)를 전원 접속용 또는 접지용 공통 리드로 할 수 있기 때문에, 반도체 장치의 전기적 특성을 향상시킬 수 있다.
본 발명의 양호한 실시예에 따라 설명되었지만 이는 본 발명을 제한하는 것이 아니며, 첨부된 특허청구의 범위내에서 본 발명의 사상 및 범위로부터 벗어나지 않는 다양한 변경이 이루어질 수 있음이 이해될 것이다.

Claims (4)

  1. 패드(4)를 갖는 반도체 다이(1)와 ; 상기 반도체 다이(1)가 고착된 방열판(2)과 ; 상기 방열판을 지지하며 상기 방열판과 일체적으로 된 서포트 리드(5)쌍과 ; 상기 서포트 리드의 측면에서 상기 방열판상에 제공된 절연 테이프(7)와 ; 상기 절연 테이프를 사이에 두고 상기 방열판에 고착된 내부 리드(3A)와 ; 상기 내부 리드(3A)와 일체적으로 된 외부 리드(3B)와 ; 상기 내부 리드(3A)를 상기 반도체 다이상의 패드에 각각 접속시키는 본딩 와이어(6)와, 봉지 수지로부터 일렬로 연장하는 상기 외부 리드와 상기 서포트 리드쌍의 일부와 함께, 상기 반도체 다이, 상기 방열판, 상기 내부 리드 및 본딩 와이어를 밀봉시키는 봉지 수지를 포함하는 것을 특징으로 하는 종방향 표면 장착형 반도체 장치.
  2. 제1항에 있어서, 상기 서포트 리드(5)는 전원 리드와 접지 전위 리드중 어느 하나의 리드와 공통으로 되어 있는 것을 특징으로 하는 종방향 표면 장착형 반도체 장치.
  3. 제2항에 있어서, 상기 방열판(2)은 은 도금 영역(9)을 포함하며, 상기 반도체 다이(1)상의 상기 패드(4)와 상기 은 도금 영역은 본딩 와이어에 의해 접속되어 있는 것을 특징으로 하는 종방향 표면 장착형 반도체 장치.
  4. 제1항에 있어서, 상기 서포트 리드(5)쌍은 상기 방열판과 계단을 이루며 일체적으로 되므로써, 상기 내부 및 외부 리드(3A, 3B)가 상기 절연 테이프(7)를 통하여 상기 방열판(2)에 고착된 후에 상기 서포트 리드(5)와 동일 평면상에 위치되는 것을 특징으로 하는 종방향 표면 장착형 반도체 장치.
KR1019940012763A 1993-06-04 1994-06-03 종방향 표면 장착형 반도체 장치 KR0137719B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-133760 1993-06-04
JP5133760A JP2560974B2 (ja) 1993-06-04 1993-06-04 半導体装置

Publications (1)

Publication Number Publication Date
KR0137719B1 true KR0137719B1 (ko) 1998-04-28

Family

ID=15112313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012763A KR0137719B1 (ko) 1993-06-04 1994-06-03 종방향 표면 장착형 반도체 장치

Country Status (3)

Country Link
US (1) US5444294A (ko)
JP (1) JP2560974B2 (ko)
KR (1) KR0137719B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619012A (en) * 1993-12-10 1997-04-08 Philips Electronics North America Corporation Hinged circuit assembly with multi-conductor framework
ATE164706T1 (de) * 1994-09-21 1998-04-15 Siemens Ag Schichtschaltung mit anschlussklemmen
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
JP3538290B2 (ja) * 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
JPH10335374A (ja) * 1997-06-04 1998-12-18 Fujitsu Ltd 半導体装置及び半導体装置モジュール
KR19990000698A (ko) * 1997-06-10 1999-01-15 윤종용 고방열 구조를 갖는 반도체 패키지
US5889658A (en) * 1997-11-25 1999-03-30 Motorola, Inc. Package assembly for an electronic component
US5867367A (en) * 1997-12-04 1999-02-02 Intel Corporation Quad flat pack integrated circuit package
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6476481B2 (en) * 1998-05-05 2002-11-05 International Rectifier Corporation High current capacity semiconductor device package and lead frame with large area connection posts and modified outline
JP3842444B2 (ja) 1998-07-24 2006-11-08 富士通株式会社 半導体装置の製造方法
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US20010042910A1 (en) * 2000-01-06 2001-11-22 Eng Klan Teng Vertical ball grid array integrated circuit package
DE102007051870A1 (de) * 2007-10-30 2009-05-07 Robert Bosch Gmbh Modulgehäuse und Verfahren zur Herstellung eines Modulgehäuses
JP5120087B2 (ja) * 2008-06-16 2013-01-16 サンケン電気株式会社 半導体装置及びその製造方法
DE102009013114B4 (de) * 2009-03-13 2010-12-23 Conti Temic Microelectronic Gmbh Oberflächenmontierbarer Magnetfeldsensor mit einem Halbleiterchip, Magnetfeldmessvorrichtung und Verfahren zur Herstellung einer Schaltungsplatine mit einem Magnetfeldsensor
US8703543B2 (en) * 2009-07-14 2014-04-22 Honeywell International Inc. Vertical sensor assembly method
IT1402273B1 (it) * 2010-07-29 2013-08-28 St Microelectronics Srl Elemento a semiconduttore con un die semiconduttore e telai di connettori
DE102015108909B4 (de) * 2015-06-05 2021-02-18 Infineon Technologies Ag Anordnung mehrerer Leistungshalbleiterchips und Verfahren zur Herstellung derselben
WO2018142864A1 (ja) * 2017-02-06 2018-08-09 富士電機株式会社 半導体モジュール、電気自動車およびパワーコントロールユニット

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5260601A (en) * 1988-03-14 1993-11-09 Texas Instruments Incorporated Edge-mounted, surface-mount package for semiconductor integrated circuit devices
US4967262A (en) * 1989-11-06 1990-10-30 Micron Technology, Inc. Gull-wing zig-zag inline lead package having end-of-package anchoring pins
US5227662A (en) * 1990-05-24 1993-07-13 Nippon Steel Corporation Composite lead frame and semiconductor device using the same
DE4212948A1 (de) * 1992-04-18 1993-10-21 Telefunken Microelectron Halbleiterbaugruppe, insbesondere Fernsteuer-Empfangsmodul

Also Published As

Publication number Publication date
US5444294A (en) 1995-08-22
JP2560974B2 (ja) 1996-12-04
JPH06350015A (ja) 1994-12-22

Similar Documents

Publication Publication Date Title
KR0137719B1 (ko) 종방향 표면 장착형 반도체 장치
US5065281A (en) Molded integrated circuit package incorporating heat sink
US6566164B1 (en) Exposed copper strap in a semiconductor package
US6538313B1 (en) IC package with integral substrate capacitor
US5986336A (en) Semiconductor device including a heat radiation plate
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
JPH01199497A (ja) 電子部品塔載用基板
US7759775B2 (en) High current semiconductor power device SOIC package
US20040056338A1 (en) Near chip size semiconductor package
US5978224A (en) Quad flat pack integrated circuit package
US6396699B1 (en) Heat sink with chip die EMC ground interconnect
US7566967B2 (en) Semiconductor package structure for vertical mount and method
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
WO2006074312A2 (en) Dual flat non-leaded semiconductor package
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
JPH0661408A (ja) 表面実装型半導体装置
JP3942495B2 (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JP2990645B2 (ja) 半導体集積回路用リードフレームおよび半導体集積回路
KR100212392B1 (ko) 반도체 패키지
JP2737332B2 (ja) 集積回路装置
US7951651B2 (en) Dual flat non-leaded semiconductor package
KR100381836B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020206

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee