JP3538290B2 - 配線部材およびこれを有するリードフレーム - Google Patents
配線部材およびこれを有するリードフレームInfo
- Publication number
- JP3538290B2 JP3538290B2 JP00231097A JP231097A JP3538290B2 JP 3538290 B2 JP3538290 B2 JP 3538290B2 JP 00231097 A JP00231097 A JP 00231097A JP 231097 A JP231097 A JP 231097A JP 3538290 B2 JP3538290 B2 JP 3538290B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- electrode portion
- thickness
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に用
いられる配線部材およびこれを有するリードフレームに
関するものである。
いられる配線部材およびこれを有するリードフレームに
関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化、高密度化
に伴い、半導体素子の入出力端子数が増加すると共に狭
ピッチ化が進んでいる。半導体装置を構成する半導体素
子の表面に設けられている半導体素子電極の大きさやピ
ッチは、半導体装置の外部表面等に設けられている外部
電極の大きさやピッチとは異なっているため、半導体素
子電極と半導体装置の外部電極の間を電気的に接続する
配線部材が必要である。従来、配線部材としては、リー
ドフレームやプリント配線基板等が用いられている。リ
ードフレームを用いた配線は、半導体素子表面の半導体
素子電極と金線等で電気的に接続される第一電極部と、
半導体装置の外部電極となる第二電極部の間を接続する
単層配線であると定義すると、配線基板を用いた配線
は、半導体素子電極と金線等で電気的に接続される第一
電極部と、半導体装置の外部電極となる第二電極部の間
を、両面基板あるいは多層基板の少なくとも２層以上の
面に形成された導電配線と、その異なる層に形成された
導電配線間を電気的に接続するスルーホールを用いて接
続する多層配線である。
に伴い、半導体素子の入出力端子数が増加すると共に狭
ピッチ化が進んでいる。半導体装置を構成する半導体素
子の表面に設けられている半導体素子電極の大きさやピ
ッチは、半導体装置の外部表面等に設けられている外部
電極の大きさやピッチとは異なっているため、半導体素
子電極と半導体装置の外部電極の間を電気的に接続する
配線部材が必要である。従来、配線部材としては、リー
ドフレームやプリント配線基板等が用いられている。リ
ードフレームを用いた配線は、半導体素子表面の半導体
素子電極と金線等で電気的に接続される第一電極部と、
半導体装置の外部電極となる第二電極部の間を接続する
単層配線であると定義すると、配線基板を用いた配線
は、半導体素子電極と金線等で電気的に接続される第一
電極部と、半導体装置の外部電極となる第二電極部の間
を、両面基板あるいは多層基板の少なくとも２層以上の
面に形成された導電配線と、その異なる層に形成された
導電配線間を電気的に接続するスルーホールを用いて接
続する多層配線である。
【０００３】図２２は例えば特開昭５７−７９６５２号
公報に示された従来の配線基板を用いた半導体装置を示
す断面図である。図において、８は半導体素子、９は半
導体素子の表面に形成された半導体素子電極、１０はプ
リント配線基板で、表面に半導体素子８を搭載してい
る。１１はプリント配線基板１０の表面に形成された導
電配線、１２は金属細線、１３はスルーホール、１４は
プリント配線基板１０の裏面に形成された外部端子、１
５は封止樹脂である。プリント配線基板１０に半導体素
子８が搭載され、封止樹脂１５により封止された樹脂封
止型半導体装置において、半導体素子８の表面に形成さ
れた半導体素子電極９と、プリント配線基板１０の上面
に設けられた導電配線１１の半導体素子８の周辺部に位
置する一端は金属細線１２で電気的に接続され、導電配
線１１の他端はスルーホール１３を介してプリント配線
基板１０の裏面に形成された外部端子１４に接続されて
いる。
公報に示された従来の配線基板を用いた半導体装置を示
す断面図である。図において、８は半導体素子、９は半
導体素子の表面に形成された半導体素子電極、１０はプ
リント配線基板で、表面に半導体素子８を搭載してい
る。１１はプリント配線基板１０の表面に形成された導
電配線、１２は金属細線、１３はスルーホール、１４は
プリント配線基板１０の裏面に形成された外部端子、１
５は封止樹脂である。プリント配線基板１０に半導体素
子８が搭載され、封止樹脂１５により封止された樹脂封
止型半導体装置において、半導体素子８の表面に形成さ
れた半導体素子電極９と、プリント配線基板１０の上面
に設けられた導電配線１１の半導体素子８の周辺部に位
置する一端は金属細線１２で電気的に接続され、導電配
線１１の他端はスルーホール１３を介してプリント配線
基板１０の裏面に形成された外部端子１４に接続されて
いる。
【０００４】また、図２３は特開昭６３−２５８０４８
号公報に示された従来の他の配線基板を用いた半導体装
置を示す断面図である。図において、８は半導体素子、
９は半導体素子の表面に形成された半導体素子電極、１
６は多層プリント配線基板で、表面に半導体素子８を搭
載している。１１は多層プリント配線基板１６の表面に
形成された導電配線、１７は多層プリント配線基板１６
の内層に形成された内部配線、１８は多層プリント配線
基板１６の各層間を電気的に接続するブラインドホー
ル、１４は多層プリント配線基板１６の裏面に形成され
た外部端子、１９は半導体素子電極９と多層プリント配
線基板１６の表面に形成された導電配線１１を電気的に
接続する配線パターンを有するテープ（ＴＡＢテー
プ）、１５は封止樹脂である。多層プリント配線基板１
６に半導体素子８が搭載され、封止樹脂１５により封止
された樹脂封止型半導体装置において、半導体素子電極
９と多層プリント配線基板１６の上面に設けられた導電
配線１１はＴＡＢテープ１９で電気的に接続され、かつ
導電配線１１はブラインドホール１８と内部配線１７を
介して裏面に形成された外部端子１４に接続されてい
る。特開昭６３−２５８０４８号公報に示された半導体
装置では、内部配線１７とブラインドホール１８を有す
る多層プリント配線基板１６およびＴＡＢテープ１９を
用いているため、特開昭５７−７９６５２号公報に示さ
れた半導体素子８より端子数の多い半導体素子８を搭載
することができる。
号公報に示された従来の他の配線基板を用いた半導体装
置を示す断面図である。図において、８は半導体素子、
９は半導体素子の表面に形成された半導体素子電極、１
６は多層プリント配線基板で、表面に半導体素子８を搭
載している。１１は多層プリント配線基板１６の表面に
形成された導電配線、１７は多層プリント配線基板１６
の内層に形成された内部配線、１８は多層プリント配線
基板１６の各層間を電気的に接続するブラインドホー
ル、１４は多層プリント配線基板１６の裏面に形成され
た外部端子、１９は半導体素子電極９と多層プリント配
線基板１６の表面に形成された導電配線１１を電気的に
接続する配線パターンを有するテープ（ＴＡＢテー
プ）、１５は封止樹脂である。多層プリント配線基板１
６に半導体素子８が搭載され、封止樹脂１５により封止
された樹脂封止型半導体装置において、半導体素子電極
９と多層プリント配線基板１６の上面に設けられた導電
配線１１はＴＡＢテープ１９で電気的に接続され、かつ
導電配線１１はブラインドホール１８と内部配線１７を
介して裏面に形成された外部端子１４に接続されてい
る。特開昭６３−２５８０４８号公報に示された半導体
装置では、内部配線１７とブラインドホール１８を有す
る多層プリント配線基板１６およびＴＡＢテープ１９を
用いているため、特開昭５７−７９６５２号公報に示さ
れた半導体素子８より端子数の多い半導体素子８を搭載
することができる。
【０００５】半導体素子表面の電極と半導体装置の外部
電極の間を電気的に接続する配線部材として配線基板を
用いた場合には、配線部分としては厚みが２５μｍ〜７
５μｍの銅箔が用いられるため、５０μｍ〜１５０μｍ
の配線ピッチを形成することが可能であると共に、半田
バンプ等を形成するために配置ピッチが大きい半導体装
置の外部電極は半導体素子を搭載した面と反対側の面に
形成されるため、半導体装置を小型化できる。
電極の間を電気的に接続する配線部材として配線基板を
用いた場合には、配線部分としては厚みが２５μｍ〜７
５μｍの銅箔が用いられるため、５０μｍ〜１５０μｍ
の配線ピッチを形成することが可能であると共に、半田
バンプ等を形成するために配置ピッチが大きい半導体装
置の外部電極は半導体素子を搭載した面と反対側の面に
形成されるため、半導体装置を小型化できる。
【０００６】図２４は従来のリードフレームを用いた半
導体装置を示す断面図である。図において、８は半導体
素子、９は半導体素子の表面に形成された半導体素子電
極、２０は半導体素子を搭載するダイパッド、２１はダ
イパッド２０に半導体素子を固着するダイボンド樹脂、
４はリードフレームの第一電極部、５はリードフレーム
の第二電極部、２はリードフレームの配線部、１２は半
導体素子電極９と第一電極部４を電気的に接続する金属
細線、１５は半導体素子を封止する封止樹脂、２２は外
部回路、２３は第二電極部５と半田２４等により接合さ
れる外部回路上に形成された電極である。
導体装置を示す断面図である。図において、８は半導体
素子、９は半導体素子の表面に形成された半導体素子電
極、２０は半導体素子を搭載するダイパッド、２１はダ
イパッド２０に半導体素子を固着するダイボンド樹脂、
４はリードフレームの第一電極部、５はリードフレーム
の第二電極部、２はリードフレームの配線部、１２は半
導体素子電極９と第一電極部４を電気的に接続する金属
細線、１５は半導体素子を封止する封止樹脂、２２は外
部回路、２３は第二電極部５と半田２４等により接合さ
れる外部回路上に形成された電極である。
【０００７】また、図２５は従来のエッチング加工によ
るリードフレームの形成方法を説明するためのリードフ
レームの断面図である。図において１は厚みが１２５μ
ｍ〜２００μｍの導電金属板（リードフレーム素材）、
３は所定のパターンを有するエッチングマスクで、導電
金属板１の表裏両面に同じパターンが形成されている。
２はエッチング処理を両面から行いエッチングマスクで
被覆されていない部分の導電金属板１を貫通して形成し
たリードフレームの配線部である。従来のリードフレー
ムは以上のような方法で形成されるため、厚みが１２５
μｍの導電金属板１を用いた場合、配線部２の間隔は導
電金属板１の板厚と同程度の寸法が必要であり、リード
フレームの最少ピッチは板厚の約２倍である２１０μｍ
〜２５０μｍがエッチング製造上の保証を得るための限
界であった。
るリードフレームの形成方法を説明するためのリードフ
レームの断面図である。図において１は厚みが１２５μ
ｍ〜２００μｍの導電金属板（リードフレーム素材）、
３は所定のパターンを有するエッチングマスクで、導電
金属板１の表裏両面に同じパターンが形成されている。
２はエッチング処理を両面から行いエッチングマスクで
被覆されていない部分の導電金属板１を貫通して形成し
たリードフレームの配線部である。従来のリードフレー
ムは以上のような方法で形成されるため、厚みが１２５
μｍの導電金属板１を用いた場合、配線部２の間隔は導
電金属板１の板厚と同程度の寸法が必要であり、リード
フレームの最少ピッチは板厚の約２倍である２１０μｍ
〜２５０μｍがエッチング製造上の保証を得るための限
界であった。
【０００８】従来提案されたリードフレームのピッチを
小さくする方法として、リードフレームの半導体素子電
極とワイヤボンディングされる部分を第一電極部、外部
回路と半田接合される部分を第二電極部とすると、第一
電極部の板厚をエッチングにより薄くして配線間隔を小
さくする方法が、特開平２ー４５９６７号公報や、特開
平７ー３３５８０４号公報等に示されている。図２６は
特開平７ー３３５８０４号公報に示されたリードフレー
ムの製造方法を示す工程図である。図において１はリー
ドフレーム素材である導電金属板、３ａ、３ｂはエッチ
ングマスク、４は第一電極部で、導電金属板１の一方の
面に形成されたエッチングマスク３ｂは、第一電極部４
の形状を形成するための開口部を有し、導電金属板１の
他方の面に形成されたエッチングマスク３ａは、第一電
極部４を形成する部分の反対側の面全体を平坦状にエッ
チングする開口部を有している。２３はエッチングマス
ク３ａにより平坦状にエッチングされた凹部、２４はエ
ッチング抵抗層である。まず、導電金属板１の表面にエ
ッチングマスク３ａ、３ｂを形成し（ａ）、両面からエ
ッチング処理を行い、凹部２３の深さが導電金属板１の
板厚の２／３に達した時点で一旦中止し（ｂ）、導電金
属板１の凹部２３を有する面側にエッチング抵抗層２４
を形成しエッチングが進行しないようにする（ｃ）。次
に、導電金属板１の第一電極部４を形成するための開口
部を有している面側のエッチング処理を、エッチングが
エッチング抵抗層２４まで達し第一電極部４が形成され
るまで行う（ｄ）。最後にエッチング抵抗層２４および
エッチングマスク３ａ、３ｂを剥離してリードフレーム
を形成する（ｅ）。図２７はこのようにして形成された
リードフレームを示す断面図で、導電金属板１の板厚Ｔ
を１５０μｍとするとリードの第一電極部４の板厚Ｔ2
は５０μｍとなるため、リードピッチを小さくすること
が可能である。５は半導体装置の外部電極となる第二電
極部、２０は半導体素子を搭載するダイパッドである。
小さくする方法として、リードフレームの半導体素子電
極とワイヤボンディングされる部分を第一電極部、外部
回路と半田接合される部分を第二電極部とすると、第一
電極部の板厚をエッチングにより薄くして配線間隔を小
さくする方法が、特開平２ー４５９６７号公報や、特開
平７ー３３５８０４号公報等に示されている。図２６は
特開平７ー３３５８０４号公報に示されたリードフレー
ムの製造方法を示す工程図である。図において１はリー
ドフレーム素材である導電金属板、３ａ、３ｂはエッチ
ングマスク、４は第一電極部で、導電金属板１の一方の
面に形成されたエッチングマスク３ｂは、第一電極部４
の形状を形成するための開口部を有し、導電金属板１の
他方の面に形成されたエッチングマスク３ａは、第一電
極部４を形成する部分の反対側の面全体を平坦状にエッ
チングする開口部を有している。２３はエッチングマス
ク３ａにより平坦状にエッチングされた凹部、２４はエ
ッチング抵抗層である。まず、導電金属板１の表面にエ
ッチングマスク３ａ、３ｂを形成し（ａ）、両面からエ
ッチング処理を行い、凹部２３の深さが導電金属板１の
板厚の２／３に達した時点で一旦中止し（ｂ）、導電金
属板１の凹部２３を有する面側にエッチング抵抗層２４
を形成しエッチングが進行しないようにする（ｃ）。次
に、導電金属板１の第一電極部４を形成するための開口
部を有している面側のエッチング処理を、エッチングが
エッチング抵抗層２４まで達し第一電極部４が形成され
るまで行う（ｄ）。最後にエッチング抵抗層２４および
エッチングマスク３ａ、３ｂを剥離してリードフレーム
を形成する（ｅ）。図２７はこのようにして形成された
リードフレームを示す断面図で、導電金属板１の板厚Ｔ
を１５０μｍとするとリードの第一電極部４の板厚Ｔ2
は５０μｍとなるため、リードピッチを小さくすること
が可能である。５は半導体装置の外部電極となる第二電
極部、２０は半導体素子を搭載するダイパッドである。
【０００９】また、特開昭６２ー２１６２５７号公報
や、特開平６ー２３２３０５号公報では、図２８に示す
ようにリードフレーム素材である導電金属板１の両面に
交互にエッチングマスク３を形成し、リードの板厚を薄
くすると共に両面にリードを配置してリードピッチを小
さくする方法が提案されている。しかし薄板化されるリ
ードは交互にエッチング面が現れ、これをそのまま電極
として用いて半導体素子とワイヤボンドする場合、荒れ
たエッチング面との間でステッチボンド剥がれを生じる
欠点がある。
や、特開平６ー２３２３０５号公報では、図２８に示す
ようにリードフレーム素材である導電金属板１の両面に
交互にエッチングマスク３を形成し、リードの板厚を薄
くすると共に両面にリードを配置してリードピッチを小
さくする方法が提案されている。しかし薄板化されるリ
ードは交互にエッチング面が現れ、これをそのまま電極
として用いて半導体素子とワイヤボンドする場合、荒れ
たエッチング面との間でステッチボンド剥がれを生じる
欠点がある。
【００１０】
【発明が解決しようとする課題】以上のように、半導体
素子の入出力端子数（半導体素子電極数）の増加および
狭ピッチ化に対応する配線部材として、多層配線基板を
用いるものでは、サイズ的には対応可能ではあるが、配
線基板の異なる層に形成された配線間を電気的に接続す
るスルーホールあるいはブラインドホールをドリル加工
により形成するため、ドリルの破損や、ドリル加工面の
後処理、ドリル加工時に使用する切削油や切粉等からの
配線基板の保護等コスト的に高くなるなどの問題があっ
た。また、配線部材としてリードフレームを用いるもの
では、リードの狭ピッチ化に対応する技術は提案されて
いるが、半導体装置の外部電極に対しては従来のままで
あり、ピッチの小さい第一電極部からピッチの大きな第
二電極部（外部電極）の間は従来通りもしくはそれ以上
の配線距離が必要であると共に、半田バンプ等を形成す
るために大きい配置ピッチ、配置面積を必要とするた
め、半導体装置を小型化できないなどの問題があった。
素子の入出力端子数（半導体素子電極数）の増加および
狭ピッチ化に対応する配線部材として、多層配線基板を
用いるものでは、サイズ的には対応可能ではあるが、配
線基板の異なる層に形成された配線間を電気的に接続す
るスルーホールあるいはブラインドホールをドリル加工
により形成するため、ドリルの破損や、ドリル加工面の
後処理、ドリル加工時に使用する切削油や切粉等からの
配線基板の保護等コスト的に高くなるなどの問題があっ
た。また、配線部材としてリードフレームを用いるもの
では、リードの狭ピッチ化に対応する技術は提案されて
いるが、半導体装置の外部電極に対しては従来のままで
あり、ピッチの小さい第一電極部からピッチの大きな第
二電極部（外部電極）の間は従来通りもしくはそれ以上
の配線距離が必要であると共に、半田バンプ等を形成す
るために大きい配置ピッチ、配置面積を必要とするた
め、半導体装置を小型化できないなどの問題があった。
【００１１】この発明は、上記のような問題を解決する
ためになされたもので、従来多層配線基板でしかできな
かった配線間隔を小さくする構成を、リードフレームと
これを構成する配線部材によって実現しようとするもの
で、半導体素子の入出力端子の多ピン、狭ピッチ化、ひ
いては半導体装置の小型化および低コスト化に対応でき
る配線部材およびこれを有するリードフレームを提供す
ることを目的とする。
ためになされたもので、従来多層配線基板でしかできな
かった配線間隔を小さくする構成を、リードフレームと
これを構成する配線部材によって実現しようとするもの
で、半導体素子の入出力端子の多ピン、狭ピッチ化、ひ
いては半導体装置の小型化および低コスト化に対応でき
る配線部材およびこれを有するリードフレームを提供す
ることを目的とする。
【００１２】
【課題を解決するための手段】この発明に係わる配線部
材は、半導体素子の表面に形成された電極と電気的に接
続された第一電極部と、外部回路に形成された電極と電
気的に接続された第二電極部と、上記第一電極部と上記
第二電極部を結合する配線部とを、板状導電体で形成す
ると共に、上記板状導電体の両面にマスクを設け、両面
から同時にエッチングを行ない、上記板状導電体を部分
的に貫通した時点でエッチングを終了し上記マスクを除
去することにより上記配線部を上記第一電極部または第
二電極部の半分以下の厚さに形成するようにしたもので
ある。また、配線部は板状導電体の片面側に配列されて
いるものである。または、配線部は板状導電体の両面に
分散配置されているものである。また、第一電極部と第
二電極部の厚みは、板状導電体の厚みと同じである。ま
たは、第一電極部と第二電極部のいずれか一方の厚みは
板状導電体の厚みと同じであり、かつ他方の厚みは板状
導電体の半分以下の厚みである。さらに、板状導電体の
半分以下の厚みを有する第一電極部または第二電極部
は、プレス加工され表面が平坦化されているものであ
る。
材は、半導体素子の表面に形成された電極と電気的に接
続された第一電極部と、外部回路に形成された電極と電
気的に接続された第二電極部と、上記第一電極部と上記
第二電極部を結合する配線部とを、板状導電体で形成す
ると共に、上記板状導電体の両面にマスクを設け、両面
から同時にエッチングを行ない、上記板状導電体を部分
的に貫通した時点でエッチングを終了し上記マスクを除
去することにより上記配線部を上記第一電極部または第
二電極部の半分以下の厚さに形成するようにしたもので
ある。また、配線部は板状導電体の片面側に配列されて
いるものである。または、配線部は板状導電体の両面に
分散配置されているものである。また、第一電極部と第
二電極部の厚みは、板状導電体の厚みと同じである。ま
たは、第一電極部と第二電極部のいずれか一方の厚みは
板状導電体の厚みと同じであり、かつ他方の厚みは板状
導電体の半分以下の厚みである。さらに、板状導電体の
半分以下の厚みを有する第一電極部または第二電極部
は、プレス加工され表面が平坦化されているものであ
る。
【００１３】また、半導体素子の表面に形成された電極
と電気的に接続された第一電極部と、外部回路に形成さ
れた電極と電気的に接続された第二電極部と、上記第一
電極部に接続された第一接続部と、上記第二電極部に接
続された第二接続部と、上記第一および第二接続部を結
合する結合部とを有し、上記第一電極部と上記第二電極
部とを結合する配線部とを板状導電部で形成すると共
に、上記板状導電部の両面にマスクを設け、上記第一電
極部および第一接続部に対しては一面からエッチングを
行ない、上記第二電極部および第二接続部に対しては他
面からエッチングを行なうことにより、上記第一電極
部、第一接続部、上記第二電極部および第二接続部の厚
さを上記結合部の半分以下の厚さに形成するようにした
ものである。また、結合部は、配線部と配線部より幅広
構造を有する第一電極部または第二電極部が重なる部分
である。また、隣合う配線部上に形成された第一電極部
または第二電極部を含む結合部は、横一線上に並ばない
よう配置されているものである。また、配線部は、板状
導電体からエッチング加工によって形成されている。ま
た、第一電極部または第二電極部の少なくとも一表面は
エッチング加工されていない。この発明に係るリードフ
レームはこれらの配線部材を複数個備えたものである。
と電気的に接続された第一電極部と、外部回路に形成さ
れた電極と電気的に接続された第二電極部と、上記第一
電極部に接続された第一接続部と、上記第二電極部に接
続された第二接続部と、上記第一および第二接続部を結
合する結合部とを有し、上記第一電極部と上記第二電極
部とを結合する配線部とを板状導電部で形成すると共
に、上記板状導電部の両面にマスクを設け、上記第一電
極部および第一接続部に対しては一面からエッチングを
行ない、上記第二電極部および第二接続部に対しては他
面からエッチングを行なうことにより、上記第一電極
部、第一接続部、上記第二電極部および第二接続部の厚
さを上記結合部の半分以下の厚さに形成するようにした
ものである。また、結合部は、配線部と配線部より幅広
構造を有する第一電極部または第二電極部が重なる部分
である。また、隣合う配線部上に形成された第一電極部
または第二電極部を含む結合部は、横一線上に並ばない
よう配置されているものである。また、配線部は、板状
導電体からエッチング加工によって形成されている。ま
た、第一電極部または第二電極部の少なくとも一表面は
エッチング加工されていない。この発明に係るリードフ
レームはこれらの配線部材を複数個備えたものである。
【００１４】
実施の形態１．以下、この発明の一実施の形態であるリ
ードフレームを図について説明する。図１はこの発明の
リードフレームの構成を示す断面図、図２はリードフレ
ームの概略平面図である。図において、１は導電金属板
（リードフレーム素材）、２はリードフレームの配線
部、４は半導体素子８の表面に形成された電極９と金属
細線等１２で電気的に接続される第一電極部、５は半田
バンプからなる外部端子１４に接続される半導体装置の
外部電極となる第二電極部、１５は封止樹脂、２０は半
導体素子８を搭載するダイパッド、１０１はタイバー、
１０２はリードフレーム枠である。
ードフレームを図について説明する。図１はこの発明の
リードフレームの構成を示す断面図、図２はリードフレ
ームの概略平面図である。図において、１は導電金属板
（リードフレーム素材）、２はリードフレームの配線
部、４は半導体素子８の表面に形成された電極９と金属
細線等１２で電気的に接続される第一電極部、５は半田
バンプからなる外部端子１４に接続される半導体装置の
外部電極となる第二電極部、１５は封止樹脂、２０は半
導体素子８を搭載するダイパッド、１０１はタイバー、
１０２はリードフレーム枠である。
【００１５】図３は本実施の形態によるリードフレーム
の製造方法を示す断面図である。図において、３はエッ
チングマスク、Ｔは導電金属板１の板厚、Ｔ1 は導電金
属板１の配線部２が形成されない面（裏面）側からエッ
チングされた板厚寸法、Ｔ2はエッチングにより薄板化
された配線部２の板厚、Ｍ1 は配線部２を形成するため
のエッチングマスク３のマスクパターン、Ｍ2 は配線部
２の間隔を形成するためのエッチングマスク３の開口
部、Ｗ1 はマスクパターンＭ1 により形成された配線部
２の板厚方向中央部分の幅で、サイドエッチング分だけ
マスクパターンＭ1 の寸法より小さくなっている。Ｗ2
はエッチングされ形成された配線部２の間隔で、サイド
エッチング分だけ開口部Ｍ2 の寸法より大きくなってい
る。Ａ、Ｂは配線部２の下面すなわち導電金属板１の裏
面側からのエッチングにより形成された面のパターン端
となるエッチング端部である。リードフレームは、導電
金属板１の両面に所定のパターンを有するエッチングマ
スク３を形成し、次に両面から同時にエッチングを行
い、導電金属板１が部分的に貫通されて所定のエッチン
グ端部Ａ、Ｂが得られた時点でエッチングを終了し、最
後にエッチングマスク３を除去することにより形成され
る。このとき、裏面側からのエッチング寸法Ｔ1は導電
金属板１の板厚Ｔの１／２より大となり、配線部２の板
厚Ｔ2 は導電金属板１の板厚Ｔの１／２より小となる。
また、図３では、配線部２を導電金属板１の片面にのみ
配置したが、図４に示すように、導電金属板１の両面に
第一の面側の配線部２ａおよび第二の面側の配線部２ｂ
を交互に配置することによりリードピッチをさらに小さ
くすることができる。図において、２ａは導電金属板１
の第一の面側の配線部、２ｂは導電金属板１の第二の面
側の配線部、Ｍ3 は導電金属板１の同じ面に形成される
配線部２ａまたは２ｂの相互間の間隔を形成するための
エッチングマスク３の開口部、Ｗ3 は導電金属板１の異
なる面に形成された隣合う配線部２ａと２ｂの間隔であ
る。
の製造方法を示す断面図である。図において、３はエッ
チングマスク、Ｔは導電金属板１の板厚、Ｔ1 は導電金
属板１の配線部２が形成されない面（裏面）側からエッ
チングされた板厚寸法、Ｔ2はエッチングにより薄板化
された配線部２の板厚、Ｍ1 は配線部２を形成するため
のエッチングマスク３のマスクパターン、Ｍ2 は配線部
２の間隔を形成するためのエッチングマスク３の開口
部、Ｗ1 はマスクパターンＭ1 により形成された配線部
２の板厚方向中央部分の幅で、サイドエッチング分だけ
マスクパターンＭ1 の寸法より小さくなっている。Ｗ2
はエッチングされ形成された配線部２の間隔で、サイド
エッチング分だけ開口部Ｍ2 の寸法より大きくなってい
る。Ａ、Ｂは配線部２の下面すなわち導電金属板１の裏
面側からのエッチングにより形成された面のパターン端
となるエッチング端部である。リードフレームは、導電
金属板１の両面に所定のパターンを有するエッチングマ
スク３を形成し、次に両面から同時にエッチングを行
い、導電金属板１が部分的に貫通されて所定のエッチン
グ端部Ａ、Ｂが得られた時点でエッチングを終了し、最
後にエッチングマスク３を除去することにより形成され
る。このとき、裏面側からのエッチング寸法Ｔ1は導電
金属板１の板厚Ｔの１／２より大となり、配線部２の板
厚Ｔ2 は導電金属板１の板厚Ｔの１／２より小となる。
また、図３では、配線部２を導電金属板１の片面にのみ
配置したが、図４に示すように、導電金属板１の両面に
第一の面側の配線部２ａおよび第二の面側の配線部２ｂ
を交互に配置することによりリードピッチをさらに小さ
くすることができる。図において、２ａは導電金属板１
の第一の面側の配線部、２ｂは導電金属板１の第二の面
側の配線部、Ｍ3 は導電金属板１の同じ面に形成される
配線部２ａまたは２ｂの相互間の間隔を形成するための
エッチングマスク３の開口部、Ｗ3 は導電金属板１の異
なる面に形成された隣合う配線部２ａと２ｂの間隔であ
る。
【００１６】図５および図６は本実施の形態によるリー
ドフレームの一本のリードの断面図である。第一電極部
４および第二電極部５は、エッチング工程時には両面と
もエッチングマスク３に被覆されるため、第一電極部４
と第二電極部５の板厚は導電金属板１の板厚と同じであ
る。また、第一電極部４と第二電極部５の間を繋ぐ配線
部２は、エッチング工程時に片面はエッチングマスク３
により保護されるが、反対側の面からはエッチングされ
るため、第一電極部４および第二電極部５より薄板化さ
れている。また、図５では第一電極部４と第二電極部５
の接合面４ａ、５ａを導電金属板１の同一面側に配置し
た場合、図６では第一電極部４と第二電極部５の接合面
４ａ、５ａを導電金属板１の異なる面側に配置した場合
を示しているが、第一電極部４および第二電極部５は両
表面共に導電金属板１のエッチング加工されていない平
坦面でありボンディング適性上問題を生じないため、第
一電極部４と第二電極部５の接合面は任意に選定でき
る。本実施の形態のリードフレームは、導電金属板１の
両面からエッチングを行い、配線部２の板厚を導電金属
板１の板厚の１／２以下にすることにより、配線部２の
間隔Ｗ2 、または配線部２ａと２ｂの間隔Ｗ3 を、配線
部２、２ａ、２ｂの板厚Ｔ2 と同じ寸法でエッチング加
工できるため、リードピッチを通常どうり配線部２の板
厚Ｔ2 の２倍にしても導電金属板１の板厚Ｔよりも小さ
くすることができる。
ドフレームの一本のリードの断面図である。第一電極部
４および第二電極部５は、エッチング工程時には両面と
もエッチングマスク３に被覆されるため、第一電極部４
と第二電極部５の板厚は導電金属板１の板厚と同じであ
る。また、第一電極部４と第二電極部５の間を繋ぐ配線
部２は、エッチング工程時に片面はエッチングマスク３
により保護されるが、反対側の面からはエッチングされ
るため、第一電極部４および第二電極部５より薄板化さ
れている。また、図５では第一電極部４と第二電極部５
の接合面４ａ、５ａを導電金属板１の同一面側に配置し
た場合、図６では第一電極部４と第二電極部５の接合面
４ａ、５ａを導電金属板１の異なる面側に配置した場合
を示しているが、第一電極部４および第二電極部５は両
表面共に導電金属板１のエッチング加工されていない平
坦面でありボンディング適性上問題を生じないため、第
一電極部４と第二電極部５の接合面は任意に選定でき
る。本実施の形態のリードフレームは、導電金属板１の
両面からエッチングを行い、配線部２の板厚を導電金属
板１の板厚の１／２以下にすることにより、配線部２の
間隔Ｗ2 、または配線部２ａと２ｂの間隔Ｗ3 を、配線
部２、２ａ、２ｂの板厚Ｔ2 と同じ寸法でエッチング加
工できるため、リードピッチを通常どうり配線部２の板
厚Ｔ2 の２倍にしても導電金属板１の板厚Ｔよりも小さ
くすることができる。
【００１７】この発明によれば、リードフレームにおい
て、第一電極部４の内側、すなわちダイパッド２０に搭
載された半導体素子８の裏面側に第二電極部５を配置で
きるため、半導体装置を小型化できる。さらに、配線部
２の板厚Ｔ2 を薄くすることにより、配線部２の間隔Ｗ
2 を配線部２の板厚Ｔ2 と同程度の寸法で加工すること
ができるため、リードピッチが小さくなり、微細な配線
を行うことができる。また、導電金属板１の両面に第一
の面側の配線部２ａおよび第二の面側の配線部２ｂを交
互に配置することにより、導電金属板１の異なる面に形
成された隣合う配線部２ａと２ｂの間隔Ｗ3 を、配線部
２の間隔Ｗ2 より小さくすることができ、リードピッチ
をさらに小さくすることができる。さらに、第一電極部
４および第二電極部５の接合面は任意に選定できるた
め、半導体素子電極と半導体装置の外部電極の配置構成
の自由度が向上する。
て、第一電極部４の内側、すなわちダイパッド２０に搭
載された半導体素子８の裏面側に第二電極部５を配置で
きるため、半導体装置を小型化できる。さらに、配線部
２の板厚Ｔ2 を薄くすることにより、配線部２の間隔Ｗ
2 を配線部２の板厚Ｔ2 と同程度の寸法で加工すること
ができるため、リードピッチが小さくなり、微細な配線
を行うことができる。また、導電金属板１の両面に第一
の面側の配線部２ａおよび第二の面側の配線部２ｂを交
互に配置することにより、導電金属板１の異なる面に形
成された隣合う配線部２ａと２ｂの間隔Ｗ3 を、配線部
２の間隔Ｗ2 より小さくすることができ、リードピッチ
をさらに小さくすることができる。さらに、第一電極部
４および第二電極部５の接合面は任意に選定できるた
め、半導体素子電極と半導体装置の外部電極の配置構成
の自由度が向上する。
【００１８】実施の形態２．実施の形態１では、第一電
極部４と第二電極部５の板厚が導電金属板１の板厚と同
じである場合を示したが、図７および図８に示すよう
に、第二電極部５をエッチング工程時に配線部２と同様
に片面側からはエッチングして薄板化することにより、
第二電極部５相互間の配置間隔を小さくすることができ
る。また、図７では、第二電極部５の接合面５ａをエッ
チングされていない面側に配置しているが、図８に示す
ように、第二電極部５の接合面５ａをエッチング面側に
配置する必要がある場合には、従来よりリード先端部の
平坦化のために行われていたプレス加工８（圧縮加工）
を第二電極部５に適用することによって接合面を平坦化
でき、ボンディング適性上問題を生じさせない。ただ
し、プレス加工により薄板化する場合、薄板化する前の
板厚をＴ2 、リード幅をＷ1 、薄板化量をΔＴ2 とする
と、ΔＴ2 ＝εＴ2 、増加するリード幅＝ν×（ΔＴ2
／Ｔ2 ）×（Ｗ1 ）となり、リード幅の増加量だけリー
ド間隔が小さくなるので、プレス加工による薄板化はエ
ッチング表面の荒れを平坦化する程度にしなければなら
ない。本実施の形態によれば、第二電極部５の板厚を薄
くすることにより電極相互間の配置間隔を小さくできる
ため、半導体装置を小型化することができる。
極部４と第二電極部５の板厚が導電金属板１の板厚と同
じである場合を示したが、図７および図８に示すよう
に、第二電極部５をエッチング工程時に配線部２と同様
に片面側からはエッチングして薄板化することにより、
第二電極部５相互間の配置間隔を小さくすることができ
る。また、図７では、第二電極部５の接合面５ａをエッ
チングされていない面側に配置しているが、図８に示す
ように、第二電極部５の接合面５ａをエッチング面側に
配置する必要がある場合には、従来よりリード先端部の
平坦化のために行われていたプレス加工８（圧縮加工）
を第二電極部５に適用することによって接合面を平坦化
でき、ボンディング適性上問題を生じさせない。ただ
し、プレス加工により薄板化する場合、薄板化する前の
板厚をＴ2 、リード幅をＷ1 、薄板化量をΔＴ2 とする
と、ΔＴ2 ＝εＴ2 、増加するリード幅＝ν×（ΔＴ2
／Ｔ2 ）×（Ｗ1 ）となり、リード幅の増加量だけリー
ド間隔が小さくなるので、プレス加工による薄板化はエ
ッチング表面の荒れを平坦化する程度にしなければなら
ない。本実施の形態によれば、第二電極部５の板厚を薄
くすることにより電極相互間の配置間隔を小さくできる
ため、半導体装置を小型化することができる。
【００１９】実施の形態３．
実施の形態２では、第二電極部５を薄板化する場合を示
したが、図９および図１０に示すように、第一電極部４
をエッチング工程時に配線部２と同様に片面側からエッ
チングして薄板化することにより、第一電極部４相互間
の配置間隔を小さくすることができる。また、図９で
は、第一電極部４の接合面４ａをエッチングされていな
い面側に配置しているが、図１０に示すように、第一電
極部４の接合面４ａをエッチング面側に配置する必要が
ある場合には、実施の形態２と同様にプレス加工するこ
とにより接合面を平坦化でき、ボンディング適性上問題
を生じさせない。本実施の形態によれば、第一電極部４
の板厚を薄くすることにより電極相互間の配置間隔を小
さくでき、半導体素子の多ピン化、狭ピッチ化に対応で
きる。
したが、図９および図１０に示すように、第一電極部４
をエッチング工程時に配線部２と同様に片面側からエッ
チングして薄板化することにより、第一電極部４相互間
の配置間隔を小さくすることができる。また、図９で
は、第一電極部４の接合面４ａをエッチングされていな
い面側に配置しているが、図１０に示すように、第一電
極部４の接合面４ａをエッチング面側に配置する必要が
ある場合には、実施の形態２と同様にプレス加工するこ
とにより接合面を平坦化でき、ボンディング適性上問題
を生じさせない。本実施の形態によれば、第一電極部４
の板厚を薄くすることにより電極相互間の配置間隔を小
さくでき、半導体素子の多ピン化、狭ピッチ化に対応で
きる。
【００２０】実施の形態４．
図１１および図１２はこの発明の実施の形態４を示すリ
ードフレームの一本のリードの平面図および側面図であ
る。図において、２ａ、２ｂはリードフレーム形成時に
片面側からエッチングされることにより薄板化された配
線部で、２ａは導電金属板１の第一の面側に形成され第
二接続部を構成する配線部、２ｂは導電金属板１の第二
の面側に形成され第一接続部を構成する配線部である。
４は第一電極部、５は第二電極部で、第一電極部４およ
び第二電極部５は共に薄板化されている。６は第一の面
側の第二接続部２ａと第二の面側の第一接続部２ｂとの
結合部で、リードフレーム形成時のエッチング工程にお
いては両面がエッチングマスクにより被覆されエッチン
グされない部分である。本実施の形態によれば、結合部
６以外のリード部分は片面側からのエッチングにより薄
板化されているため微細配線が可能であり、また、図１
２に示すように、結合部６を用いることにより、第一電
極部４と第一接続部２ｂは導電金属板１の第一の面側に
配置し、第二電極部５と第二接続部２ａは導電金属板１
の第二の面側に配置することにより立体的に分散配置で
きるため、配線を高密度化でき、半導体装置を小型化で
きる。
ードフレームの一本のリードの平面図および側面図であ
る。図において、２ａ、２ｂはリードフレーム形成時に
片面側からエッチングされることにより薄板化された配
線部で、２ａは導電金属板１の第一の面側に形成され第
二接続部を構成する配線部、２ｂは導電金属板１の第二
の面側に形成され第一接続部を構成する配線部である。
４は第一電極部、５は第二電極部で、第一電極部４およ
び第二電極部５は共に薄板化されている。６は第一の面
側の第二接続部２ａと第二の面側の第一接続部２ｂとの
結合部で、リードフレーム形成時のエッチング工程にお
いては両面がエッチングマスクにより被覆されエッチン
グされない部分である。本実施の形態によれば、結合部
６以外のリード部分は片面側からのエッチングにより薄
板化されているため微細配線が可能であり、また、図１
２に示すように、結合部６を用いることにより、第一電
極部４と第一接続部２ｂは導電金属板１の第一の面側に
配置し、第二電極部５と第二接続部２ａは導電金属板１
の第二の面側に配置することにより立体的に分散配置で
きるため、配線を高密度化でき、半導体装置を小型化で
きる。
【００２１】実施の形態５．実施の形態４では第一電極
部４と第二電極部５および配線部２ａ、２ｂは直線上に
配置されていたが、図１３〜図１５に示すように、第一
電極部４と第二電極部５を繋ぐ配線部２ａ、２ｂを途中
で直角に方向を変えるように配置することにより、第一
電極部４と第二電極部５を任意の位置に配置することが
でき、半導体素子電極と半導体装置の外部電極の配置構
成の自由度が向上し半導体装置をさらに小型化できる。
図１３および図１４は、第一電極部４と第二電極部５お
よび配線部２ａ、２ｂが直線上にない場合に適用できる
リードの平面図および側面図を示し、また、図１５は、
配線部２ａと配線部２ｂを直角に配置する必要がある場
合に適用できるリードの斜視図を示している。本実施の
形態によれば、第一電極部４と第二電極部５を任意の位
置に配置することができるため、半導体素子電極と半導
体装置の外部電極の配置構成の自由度が向上し半導体装
置をさらに小型化できる。
部４と第二電極部５および配線部２ａ、２ｂは直線上に
配置されていたが、図１３〜図１５に示すように、第一
電極部４と第二電極部５を繋ぐ配線部２ａ、２ｂを途中
で直角に方向を変えるように配置することにより、第一
電極部４と第二電極部５を任意の位置に配置することが
でき、半導体素子電極と半導体装置の外部電極の配置構
成の自由度が向上し半導体装置をさらに小型化できる。
図１３および図１４は、第一電極部４と第二電極部５お
よび配線部２ａ、２ｂが直線上にない場合に適用できる
リードの平面図および側面図を示し、また、図１５は、
配線部２ａと配線部２ｂを直角に配置する必要がある場
合に適用できるリードの斜視図を示している。本実施の
形態によれば、第一電極部４と第二電極部５を任意の位
置に配置することができるため、半導体素子電極と半導
体装置の外部電極の配置構成の自由度が向上し半導体装
置をさらに小型化できる。
【００２２】実施の形態６．
図１６はこの発明の実施の形態６を示すリードフレーム
の断面図、図１７および図１８は図１６に用いられるリ
ードフレームの一本のリードの平面図および側面図であ
る。図中の符号は図１における符号と同一部分を示すの
で説明を省略する。図１６に示すように、第一電極部４
および第二電極部５が接近している場合には、図１７お
よび図１８に示すような、配線をコの字型に引き回した
リードを用いることにより配線が可能で、小型化された
半導体装置を構成することができる。
の断面図、図１７および図１８は図１６に用いられるリ
ードフレームの一本のリードの平面図および側面図であ
る。図中の符号は図１における符号と同一部分を示すの
で説明を省略する。図１６に示すように、第一電極部４
および第二電極部５が接近している場合には、図１７お
よび図１８に示すような、配線をコの字型に引き回した
リードを用いることにより配線が可能で、小型化された
半導体装置を構成することができる。
【００２３】実施の形態７．図１９はこの発明の実施の
形態７を示すリードフレームの平面図、図２０は図１９
のＣーＣ線に沿った断面図、図２１は第二電極部５の斜
視図である。配線部２はリードフレーム素材の第二の面
側に形成され、第二電極部５は第一の面側に形成されて
いる。配線部２と第二電極部５が重なる部分では、図２
１に示すように、第一の面側では第二電極部５の形状で
ある円形等にエッチングによりパターンニングされ、第
二の面側では配線パターンがエッチングにより形成され
ている。なお、その他の構成は実施の形態４と同様であ
り、本実施の形態は、図１１に示す結合部６に第二電極
部５が形成された場合を示している。本実施の形態によ
れば、配線部２より幅広となる第二電極部５と配線部２
を互いに異なる面に形成し、かつ第二電極部５間には配
線部２を少なくとも一本以上配置して幅広な第二電極部
５を横一線上に配置しないように構成したため、第二電
極部５形成のために配線部２の間隔を広げなくてよく、
配線を高密度化でき半導体装置を小型化することができ
る。
形態７を示すリードフレームの平面図、図２０は図１９
のＣーＣ線に沿った断面図、図２１は第二電極部５の斜
視図である。配線部２はリードフレーム素材の第二の面
側に形成され、第二電極部５は第一の面側に形成されて
いる。配線部２と第二電極部５が重なる部分では、図２
１に示すように、第一の面側では第二電極部５の形状で
ある円形等にエッチングによりパターンニングされ、第
二の面側では配線パターンがエッチングにより形成され
ている。なお、その他の構成は実施の形態４と同様であ
り、本実施の形態は、図１１に示す結合部６に第二電極
部５が形成された場合を示している。本実施の形態によ
れば、配線部２より幅広となる第二電極部５と配線部２
を互いに異なる面に形成し、かつ第二電極部５間には配
線部２を少なくとも一本以上配置して幅広な第二電極部
５を横一線上に配置しないように構成したため、第二電
極部５形成のために配線部２の間隔を広げなくてよく、
配線を高密度化でき半導体装置を小型化することができ
る。
【００２４】実施の形態８実施の形態７では、第二電極
部５を配線部２と重ねて形成する場合を示したが、第一
電極部４と配線部２を異なる面に形成し、かつ第一電極
部４間に配線部２を配置して第一電極部４が横一線上に
配置されないように構成することにより、半導体素子電
極の狭ピッチ化に対応できる。
部５を配線部２と重ねて形成する場合を示したが、第一
電極部４と配線部２を異なる面に形成し、かつ第一電極
部４間に配線部２を配置して第一電極部４が横一線上に
配置されないように構成することにより、半導体素子電
極の狭ピッチ化に対応できる。
【００２５】
【発明の効果】以上のように、この発明によれば、半導
体素子電極と半導体装置の外部電極の間を電気的に接続
する配線部材として、必要に応じてリードの板厚をリー
ドフレーム素材の１／２以下にすることにより微細配線
を可能にすると共に、リードフレーム素材の両面に配線
および電極部を配置したリードフレームを用いることに
より、半導体素子の多ピン狭ピッチ化に対応できると共
に、外部電極を半導体素子の裏面側に配置することによ
り半導体装置を小型化および低コスト化できる。
体素子電極と半導体装置の外部電極の間を電気的に接続
する配線部材として、必要に応じてリードの板厚をリー
ドフレーム素材の１／２以下にすることにより微細配線
を可能にすると共に、リードフレーム素材の両面に配線
および電極部を配置したリードフレームを用いることに
より、半導体素子の多ピン狭ピッチ化に対応できると共
に、外部電極を半導体素子の裏面側に配置することによ
り半導体装置を小型化および低コスト化できる。
【図１】 この発明の実施の形態１によるリードフレー
ムを示す断面図である。
ムを示す断面図である。
【図２】 この発明の実施の形態１によるリードフレー
ムを示す平面図である。
ムを示す平面図である。
【図３】 この発明の実施の形態１によるリードフレー
ムを示す断面図である。
ムを示す断面図である。
【図４】 この発明の実施の形態１によるリードフレー
ムを示す断面図である。
ムを示す断面図である。
【図５】 この発明の実施の形態１によるリードフレー
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
【図６】 この発明の実施の形態１によるリードフレー
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
【図７】 この発明の実施の形態２によるリードフレー
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
【図８】 この発明の実施の形態２によるリードフレー
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
【図９】 この発明の実施の形態３によるリードフレー
ムのリード部分を示す断面図である。
ムのリード部分を示す断面図である。
【図１０】 この発明の実施の形態３によるリードフレ
ームのリード部分を示す断面図である。
ームのリード部分を示す断面図である。
【図１１】 この発明の実施の形態４によるリードフレ
ームのリード部分を示す平面図である。
ームのリード部分を示す平面図である。
【図１２】 この発明の実施の形態４によるリードフレ
ームのリード部分を示す側面図である。
ームのリード部分を示す側面図である。
【図１３】 この発明の実施の形態５によるリードフレ
ームのリード部分を示す平面図である。
ームのリード部分を示す平面図である。
【図１４】 この発明の実施の形態５によるリードフレ
ームのリード部分を示す側面図である。
ームのリード部分を示す側面図である。
【図１５】 この発明の実施の形態５によるリードフレ
ームのリード部分を示す平面図である。
ームのリード部分を示す平面図である。
【図１６】 この発明の実施の形態６によるリードフレ
ームを示す側断面図である。
ームを示す側断面図である。
【図１７】 この発明の実施の形態６によるリードフレ
ームのリード部分を示す斜視図である。
ームのリード部分を示す斜視図である。
【図１８】 この発明の実施の形態６によるリードフレ
ームのリード部分を示す斜視図である。
ームのリード部分を示す斜視図である。
【図１９】 この発明の実施の形態７によるリードフレ
ームを示す平面図である。
ームを示す平面図である。
【図２０】 この発明の実施の形態７によるリードフレ
ームを示す断面図である。
ームを示す断面図である。
【図２１】 この発明の実施の形態７によるリードフレ
ームの第二電極部を示す斜視図である。
ームの第二電極部を示す斜視図である。
【図２２】 従来のプリント配線基板上に半導体素子を
搭載した樹脂封止型半導体装置を示す断面図である。
搭載した樹脂封止型半導体装置を示す断面図である。
【図２３】 従来のプリント配線基板上に半導体素子を
搭載した他の樹脂封止型半導体装置を示す断面図であ
る。
搭載した他の樹脂封止型半導体装置を示す断面図であ
る。
【図２４】 従来のリードフレームを用いた樹脂封止型
半導体装置を示す断面図である。
半導体装置を示す断面図である。
【図２５】 従来のリードフレームを示す断面図であ
る。
る。
【図２６】 従来の他のリードフレームの形成方法を示
す断面図である。
す断面図である。
【図２７】 従来の他のリードフレームを示す断面図で
ある。
ある。
【図２８】 従来のさらに他のリードフレームの形成方
法を示す断面図である。
法を示す断面図である。
１ 導電金属板（リードフレーム素材）、２ 配線部、
３ エッチングマスク、４ 第一電極部、５ 第二電極
部、６ 結合部、８ 半導体素子、９ 半導体素子電
極、１２ 金属細線、１５ 封止樹脂、２０ ダイパッ
ド、１０１ タイバー、１０２ リードフレーム枠。
３ エッチングマスク、４ 第一電極部、５ 第二電極
部、６ 結合部、８ 半導体素子、９ 半導体素子電
極、１２ 金属細線、１５ 封止樹脂、２０ ダイパッ
ド、１０１ タイバー、１０２ リードフレーム枠。
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭59−227148（ＪＰ，Ａ)
特開 昭59−98547（ＪＰ，Ａ)
特開 昭55−150279（ＪＰ，Ａ)
特開 昭52−8785（ＪＰ，Ａ)
特開 平８−227963（ＪＰ，Ａ)
特開 平８−125066（ＪＰ，Ａ)
特開 平６−232305（ＪＰ，Ａ)
特開 平６−209069（ＪＰ，Ａ)
特開 平５−121622（ＪＰ，Ａ)
国際公開96／003020（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/50
H01L 23/12
Claims (12)
- 【請求項１】 半導体素子の表面に形成された電極と電
気的に接続された第一電極部と、外部回路に形成された
電極と電気的に接続された第二電極部と、上記第一電極
部と上記第二電極部を結合する配線部とを、板状導電体
で形成すると共に、上記板状導電体の両面にマスクを設
け、両面から同時にエッチングを行ない、上記板状導電
体を部分的に貫通した時点でエッチングを終了し上記マ
スクを除去することにより上記配線部を上記第一電極部
または第二電極部の半分以下の厚さに形成するようにし
たことを特徴とする配線部材。 - 【請求項２】 配線部は板状導電体の片面側に配列され
ていることを特徴とする請求項１記載の配線部材。 - 【請求項３】 配線部は板状導電体の両面に分散配置さ
れていることを特徴とする請求項１記載の配線部材。 - 【請求項４】 第一電極部と第二電極部の厚みは、板状
導電体の厚みと同じであることを特徴とする請求項１〜
３のいずれか一項記載の配線部材。 - 【請求項５】 第一電極部と第二電極部のいずれか一方
の厚みは板状導電体の厚みと同じであり、かつ他方の厚
みは上記板状導電体の半分以下の厚みであることを特徴
とする請求項１〜３のいずれか一項記載の配線部材。 - 【請求項６】 板状導電体の半分以下の厚みを有する第
一電極部または第二電極部は、プレス加工され表面が平
坦化されていることを特徴とする請求項５記載の配線部
材。 - 【請求項７】 半導体素子の表面に形成された電極と電
気的に接続された第一電極部と、外部回路に形成された
電極と電気的に接続された第二電極部と、上記第一電極
部に接続された第一接続部と、上記第二電極部に接続さ
れた第二接続部と、上記第一および第二接続部を結合す
る結合部とを有し、上記第一電極部と上記第二電極部と
を結合する配線部とを板状導電部で形成すると共に、上
記板状導電部の両面にマスクを設け、上記第一電極部お
よび第一接続部に対しては一面からエッチングを行な
い、上記第二電極部および第二接続部に対しては他面か
らエッチングを行なうことにより、上記第一電極部、第
一接続部、上記第二電極部および第二接続部の厚さを上
記結合部の半分以下の厚さに形成するようにしたことを
特徴とする配線部材。 - 【請求項８】 結合部は、配線部とこの配線部より幅広
構造を有する第一電極部または第二電極部が重なる部分
であることを特徴とする請求項７記載の配線部材。 - 【請求項９】 隣合う配線部上に形成された第一電極部
または第二電極部を含む結合部は、横一線上に並ばない
よう配置されていることを特徴とする請求項８記載の配
線部材。 - 【請求項１０】 配線部は、板状導電体からエッチング
加工によって形成されることを特徴とする請求項１〜請
求項９のいずれか一項記載の配線部材。 - 【請求項１１】 第一電極部または第二電極部の少なく
とも一表面はエッチング加工されていないことを特徴と
する請求項１〜請求項１０のいずれか一項記載の配線部
材。 - 【請求項１２】 請求項１〜請求項１１のいずれか一項
記載の配線部材を複数個備えたことを特徴とするリード
フレーム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00231097A JP3538290B2 (ja) | 1997-01-09 | 1997-01-09 | 配線部材およびこれを有するリードフレーム |
| TW086107887A TW374232B (en) | 1997-01-09 | 1997-06-07 | Wiring member and a lead frame having such wiring member |
| US08/888,107 US5786639A (en) | 1997-01-09 | 1997-07-03 | Wiring member and lead frame having the same |
| KR1019970035859A KR100249326B1 (ko) | 1997-01-09 | 1997-07-29 | 배선부재 및 이를 소유하는 리드 프래임 |
| DE19734794A DE19734794B4 (de) | 1997-01-09 | 1997-08-11 | Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung |
| CN97121536A CN1127764C (zh) | 1997-01-09 | 1997-10-29 | 布线部件和备有该布线部件的引线框 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00231097A JP3538290B2 (ja) | 1997-01-09 | 1997-01-09 | 配線部材およびこれを有するリードフレーム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200027A JPH10200027A (ja) | 1998-07-31 |
| JP3538290B2 true JP3538290B2 (ja) | 2004-06-14 |
Family
ID=11525789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00231097A Expired - Fee Related JP3538290B2 (ja) | 1997-01-09 | 1997-01-09 | 配線部材およびこれを有するリードフレーム |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5786639A (ja) |
| JP (1) | JP3538290B2 (ja) |
| KR (1) | KR100249326B1 (ja) |
| CN (1) | CN1127764C (ja) |
| DE (1) | DE19734794B4 (ja) |
| TW (1) | TW374232B (ja) |
Families Citing this family (98)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
| US6281568B1 (en) * | 1998-10-21 | 2001-08-28 | Amkor Technology, Inc. | Plastic integrated circuit device package and leadframe having partially undercut leads and die pad |
| US6448633B1 (en) | 1998-11-20 | 2002-09-10 | Amkor Technology, Inc. | Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant |
| US6077766A (en) * | 1999-06-25 | 2000-06-20 | International Business Machines Corporation | Variable thickness pads on a substrate surface |
| US6580159B1 (en) | 1999-11-05 | 2003-06-17 | Amkor Technology, Inc. | Integrated circuit device packages and substrates for making the packages |
| US6847103B1 (en) | 1999-11-09 | 2005-01-25 | Amkor Technology, Inc. | Semiconductor package with exposed die pad and body-locking leadframe |
| US6639308B1 (en) | 1999-12-16 | 2003-10-28 | Amkor Technology, Inc. | Near chip size semiconductor package |
| KR100559664B1 (ko) | 2000-03-25 | 2006-03-10 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| KR100583494B1 (ko) | 2000-03-25 | 2006-05-24 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지 |
| US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| JP3883784B2 (ja) * | 2000-05-24 | 2007-02-21 | 三洋電機株式会社 | 板状体および半導体装置の製造方法 |
| US6556454B1 (en) * | 2000-10-31 | 2003-04-29 | Agilent Technologies, Inc. | High density contact arrangement |
| KR20020058209A (ko) | 2000-12-29 | 2002-07-12 | 마이클 디. 오브라이언 | 반도체패키지 |
| KR100731007B1 (ko) | 2001-01-15 | 2007-06-22 | 앰코 테크놀로지 코리아 주식회사 | 적층형 반도체 패키지 |
| US6605865B2 (en) | 2001-03-19 | 2003-08-12 | Amkor Technology, Inc. | Semiconductor package with optimized leadframe bonding strength |
| US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
| KR100393448B1 (ko) | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR100369393B1 (ko) | 2001-03-27 | 2003-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법 |
| US6756658B1 (en) | 2001-04-06 | 2004-06-29 | Amkor Technology, Inc. | Making two lead surface mounting high power microleadframe semiconductor packages |
| DE10124970B4 (de) * | 2001-05-21 | 2007-02-22 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung |
| JP2003031752A (ja) * | 2001-07-11 | 2003-01-31 | Sony Corp | リードフレーム、半導体装置、およびその製造方法 |
| US7102216B1 (en) | 2001-08-17 | 2006-09-05 | Amkor Technology, Inc. | Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making |
| DE10147375B4 (de) * | 2001-09-26 | 2006-06-08 | Infineon Technologies Ag | Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben |
| DE10147376B4 (de) * | 2001-09-26 | 2009-01-15 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
| US6611047B2 (en) | 2001-10-12 | 2003-08-26 | Amkor Technology, Inc. | Semiconductor package with singulation crease |
| US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
| US6798046B1 (en) | 2002-01-22 | 2004-09-28 | Amkor Technology, Inc. | Semiconductor package including ring structure connected to leads with vertically downset inner ends |
| US6885086B1 (en) | 2002-03-05 | 2005-04-26 | Amkor Technology, Inc. | Reduced copper lead frame for saw-singulated chip package |
| US6608366B1 (en) | 2002-04-15 | 2003-08-19 | Harry J. Fogelson | Lead frame with plated end leads |
| US6627977B1 (en) | 2002-05-09 | 2003-09-30 | Amkor Technology, Inc. | Semiconductor package including isolated ring structure |
| US6841414B1 (en) | 2002-06-19 | 2005-01-11 | Amkor Technology, Inc. | Saw and etch singulation method for a chip package |
| CN1314113C (zh) * | 2002-06-28 | 2007-05-02 | 矽品精密工业股份有限公司 | 防止管脚短路的导线架及具有该导线架的半导体封装件的制法 |
| US6867071B1 (en) | 2002-07-12 | 2005-03-15 | Amkor Technology, Inc. | Leadframe including corner leads and semiconductor package using same |
| US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
| US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
| US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
| US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
| US6847099B1 (en) | 2003-02-05 | 2005-01-25 | Amkor Technology Inc. | Offset etched corner leads for semiconductor package |
| US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
| JP3772983B2 (ja) * | 2003-03-13 | 2006-05-10 | セイコーエプソン株式会社 | 電子装置の製造方法 |
| US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
| US20050253233A1 (en) * | 2004-04-28 | 2005-11-17 | Takayuki Murai | Power module and electric transportation apparatus incorporating the same |
| JP2007088042A (ja) | 2005-09-20 | 2007-04-05 | Tdk Corp | Ｐｔｃ素子及びその製造方法 |
| US7507603B1 (en) | 2005-12-02 | 2009-03-24 | Amkor Technology, Inc. | Etch singulated semiconductor package |
| US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
| JP4735249B2 (ja) * | 2005-12-27 | 2011-07-27 | ヤマハ株式会社 | 半導体装置、リードフレーム及び半導体装置の製造方法 |
| US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
| US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
| US7687893B2 (en) | 2006-12-27 | 2010-03-30 | Amkor Technology, Inc. | Semiconductor package having leadframe with exposed anchor pads |
| US7829990B1 (en) | 2007-01-18 | 2010-11-09 | Amkor Technology, Inc. | Stackable semiconductor package including laminate interposer |
| US7982297B1 (en) | 2007-03-06 | 2011-07-19 | Amkor Technology, Inc. | Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same |
| US7977774B2 (en) | 2007-07-10 | 2011-07-12 | Amkor Technology, Inc. | Fusion quad flat semiconductor package |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| US7777351B1 (en) | 2007-10-01 | 2010-08-17 | Amkor Technology, Inc. | Thin stacked interposer package |
| US8089159B1 (en) | 2007-10-03 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor package with increased I/O density and method of making the same |
| US7847386B1 (en) | 2007-11-05 | 2010-12-07 | Amkor Technology, Inc. | Reduced size stacked semiconductor package and method of making the same |
| US7956453B1 (en) | 2008-01-16 | 2011-06-07 | Amkor Technology, Inc. | Semiconductor package with patterning layer and method of making same |
| US7723852B1 (en) | 2008-01-21 | 2010-05-25 | Amkor Technology, Inc. | Stacked semiconductor package and method of making same |
| US8067821B1 (en) | 2008-04-10 | 2011-11-29 | Amkor Technology, Inc. | Flat semiconductor package with half package molding |
| US7768135B1 (en) | 2008-04-17 | 2010-08-03 | Amkor Technology, Inc. | Semiconductor package with fast power-up cycle and method of making same |
| US7808084B1 (en) | 2008-05-06 | 2010-10-05 | Amkor Technology, Inc. | Semiconductor package with half-etched locking features |
| US8125064B1 (en) | 2008-07-28 | 2012-02-28 | Amkor Technology, Inc. | Increased I/O semiconductor package and method of making same |
| US8184453B1 (en) | 2008-07-31 | 2012-05-22 | Amkor Technology, Inc. | Increased capacity semiconductor package |
| US7847392B1 (en) | 2008-09-30 | 2010-12-07 | Amkor Technology, Inc. | Semiconductor device including leadframe with increased I/O |
| US7989933B1 (en) | 2008-10-06 | 2011-08-02 | Amkor Technology, Inc. | Increased I/O leadframe and semiconductor device including same |
| US8008758B1 (en) | 2008-10-27 | 2011-08-30 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe |
| US8089145B1 (en) | 2008-11-17 | 2012-01-03 | Amkor Technology, Inc. | Semiconductor device including increased capacity leadframe |
| US8072050B1 (en) | 2008-11-18 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including passive device |
| US7875963B1 (en) | 2008-11-21 | 2011-01-25 | Amkor Technology, Inc. | Semiconductor device including leadframe having power bars and increased I/O |
| US7982298B1 (en) | 2008-12-03 | 2011-07-19 | Amkor Technology, Inc. | Package in package semiconductor device |
| US8487420B1 (en) | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US20170117214A1 (en) | 2009-01-05 | 2017-04-27 | Amkor Technology, Inc. | Semiconductor device with through-mold via |
| US8680656B1 (en) | 2009-01-05 | 2014-03-25 | Amkor Technology, Inc. | Leadframe structure for concentrated photovoltaic receiver package |
| US8058715B1 (en) | 2009-01-09 | 2011-11-15 | Amkor Technology, Inc. | Package in package device for RF transceiver module |
| US8026589B1 (en) | 2009-02-23 | 2011-09-27 | Amkor Technology, Inc. | Reduced profile stackable semiconductor package |
| US7960818B1 (en) | 2009-03-04 | 2011-06-14 | Amkor Technology, Inc. | Conformal shield on punch QFN semiconductor package |
| US8575742B1 (en) | 2009-04-06 | 2013-11-05 | Amkor Technology, Inc. | Semiconductor device with increased I/O leadframe including power bars |
| JP2011060927A (ja) * | 2009-09-09 | 2011-03-24 | Hitachi Ltd | 半導体装置 |
| US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
| US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
| US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
| US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
| US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
| US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
| US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
| US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
| US8648450B1 (en) | 2011-01-27 | 2014-02-11 | Amkor Technology, Inc. | Semiconductor device including leadframe with a combination of leads and lands |
| TWI557183B (zh) | 2015-12-16 | 2016-11-11 | 財團法人工業技術研究院 | 矽氧烷組成物、以及包含其之光電裝置 |
| US8866278B1 (en) | 2011-10-10 | 2014-10-21 | Amkor Technology, Inc. | Semiconductor device with increased I/O configuration |
| US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
| US9704725B1 (en) | 2012-03-06 | 2017-07-11 | Amkor Technology, Inc. | Semiconductor device with leadframe configured to facilitate reduced burr formation |
| US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
| US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
| KR101486790B1 (ko) | 2013-05-02 | 2015-01-28 | 앰코 테크놀로지 코리아 주식회사 | 강성보강부를 갖는 마이크로 리드프레임 |
| KR101563911B1 (ko) | 2013-10-24 | 2015-10-28 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 |
| US9673122B2 (en) | 2014-05-02 | 2017-06-06 | Amkor Technology, Inc. | Micro lead frame structure having reinforcing portions and method |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779652A (en) * | 1980-11-05 | 1982-05-18 | Nec Corp | Resin-sealed semiconductor device |
| JPS62216257A (ja) * | 1986-03-17 | 1987-09-22 | Shinko Electric Ind Co Ltd | リ−ドフレ−ムの製造方法 |
| JP2722451B2 (ja) * | 1987-04-15 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
| US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
| US5216278A (en) * | 1990-12-04 | 1993-06-01 | Motorola, Inc. | Semiconductor device having a pad array carrier package |
| JPH04284661A (ja) * | 1991-03-13 | 1992-10-09 | Toshiba Corp | 半導体装置 |
| JP2850606B2 (ja) * | 1991-11-25 | 1999-01-27 | 富士電機株式会社 | トランジスタモジュール |
| JPH06232305A (ja) * | 1993-02-05 | 1994-08-19 | Toshiba Corp | リ−ドフレ−ムの製造方法 |
| JP2560974B2 (ja) * | 1993-06-04 | 1996-12-04 | 日本電気株式会社 | 半導体装置 |
| JPH07254673A (ja) * | 1994-03-15 | 1995-10-03 | Fujitsu Ltd | リードフレームの製造方法 |
| JPH07335804A (ja) * | 1994-06-14 | 1995-12-22 | Dainippon Printing Co Ltd | リードフレーム及びリードフレームの製造方法 |
| JP2992985B2 (ja) * | 1994-07-12 | 1999-12-20 | 凸版印刷株式会社 | リードフレーム及びその製造方法 |
| JPH08125102A (ja) * | 1994-10-24 | 1996-05-17 | Dainippon Printing Co Ltd | リードフレーム |
| JPH08148603A (ja) * | 1994-11-22 | 1996-06-07 | Nec Kyushu Ltd | ボールグリッドアレイ型半導体装置およびその製造方法 |
-
1997
- 1997-01-09 JP JP00231097A patent/JP3538290B2/ja not_active Expired - Fee Related
- 1997-06-07 TW TW086107887A patent/TW374232B/zh not_active IP Right Cessation
- 1997-07-03 US US08/888,107 patent/US5786639A/en not_active Expired - Lifetime
- 1997-07-29 KR KR1019970035859A patent/KR100249326B1/ko not_active IP Right Cessation
- 1997-08-11 DE DE19734794A patent/DE19734794B4/de not_active Expired - Fee Related
- 1997-10-29 CN CN97121536A patent/CN1127764C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5786639A (en) | 1998-07-28 |
| KR100249326B1 (ko) | 2000-03-15 |
| DE19734794B4 (de) | 2004-09-23 |
| JPH10200027A (ja) | 1998-07-31 |
| CN1187692A (zh) | 1998-07-15 |
| DE19734794A1 (de) | 1998-07-16 |
| KR19980069861A (ko) | 1998-10-26 |
| CN1127764C (zh) | 2003-11-12 |
| TW374232B (en) | 1999-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3538290B2 (ja) | 配線部材およびこれを有するリードフレーム | |
| JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2647001B2 (ja) | テープキャリアならびに半導体デバイスの実装構造およびその製造方法 | |
| JP2006134912A (ja) | 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ | |
| JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
| JPH04196555A (ja) | Ｔａｂパッケージ | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JP3550057B2 (ja) | テープフィルム及び半導体パッケージ | |
| JP2784248B2 (ja) | 半導体装置の製造方法 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3360492B2 (ja) | 電子回路基板 | |
| JP3576228B2 (ja) | 表面実装型半導体装置 | |
| JP2974819B2 (ja) | 半導体装置およびその製造方法 | |
| KR20020069675A (ko) | 연성인쇄회로기판의 접합방법 | |
| JP3271500B2 (ja) | 半導体装置 | |
| JP2009141229A (ja) | 半導体装置およびその製造方法 | |
| JP2836597B2 (ja) | フィルムキャリアテープ及びこれを用いた半導体装置 | |
| JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| JPH09246416A (ja) | 半導体装置 | |
| JP3239004B2 (ja) | 半導体装置及びその製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JPH06338539A (ja) | 半導体素子の接続方法 | |
| JPH07283274A (ja) | 半導体装置及び接合シート |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040319 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |