JPH06232305A - リ−ドフレ−ムの製造方法 - Google Patents

リ−ドフレ−ムの製造方法

Info

Publication number
JPH06232305A
JPH06232305A JP5018594A JP1859493A JPH06232305A JP H06232305 A JPH06232305 A JP H06232305A JP 5018594 A JP5018594 A JP 5018594A JP 1859493 A JP1859493 A JP 1859493A JP H06232305 A JPH06232305 A JP H06232305A
Authority
JP
Japan
Prior art keywords
lead
etching
width
plate material
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5018594A
Other languages
English (en)
Inventor
Seigo Ito
誠悟 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5018594A priority Critical patent/JPH06232305A/ja
Publication of JPH06232305A publication Critical patent/JPH06232305A/ja
Priority to US08/422,647 priority patent/US5466966A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【目的】 従来金属板材料の板厚の２倍程度であったリ
−ドのピッチを板厚程度にまで小さくするリ−ドフレ−
ムの製造方法を提供することを目的とする。 【構成】 成形するリ−ド５の幅ａに対応する幅ａのレ
ジスト膜６ａ、６ｂをそれぞれ金属板材料の表面および
裏面に表裏交互に設けた後、ウエットエッチングを行う
ことでこの金属板材料１の表側および裏側に沿ってリ−
ド５…を成形し、表側に成形されたリ−ド５と裏側に成
形されたリ−ド５の先端部をそれぞれ変形させること
で、両者の先端部の高さを略等しくする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ＬＳＩパッケ−ジに
用いるリ−ドフレ−ムの製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体集積回路の高集積化、高密
度化に伴い、半導体素子の大型化および多ピン化が進行
している。例えば、ゲ−ト数に比例して端子数が増加す
るゲ−トアレイでは、すでに３００ピン以上のものが生
産されている。
【０００３】このような半導体素子に対応するパッケ−
ジを製造するにあたっては、上記半導体素子が搭載され
るリ−ドフレ−ムのリ−ド形状のさらなる微細化、精密
化およびリ−ドの狭ピッチ化が要求される。
【０００４】従来、リ−ドフレ−ムのリ−ドの微細加工
はエッチング加工により行われている。特に、ここで用
いられるエッチング加工はウエットエッチング法が採用
されている。
【０００５】このウエットエッチング法は、図４に示す
ように、まず素材である板厚寸法ｔの金属板材料１の表
面および裏面に、それぞれ成形するリ−ドと同じ幅ａ、
間隔ｂでレジスト膜２を設ける。ついで、この金属板材
料１の両面にエッチング液を吹き付けることで、同図
（ｂ）〜（ｄ）に円弧Ａで示すように、上記レジスト膜
２が設けられた部分以外の金属板材料１をエッチング除
去していく。エッチングが終了したならば、上記レジス
ト膜２を洗浄除去することで同図（ｅ）に示すようにリ
−ド３…が成形される。
【０００６】
【この発明が解決すべき課題】ところで、ウエットエッ
チング法においては、エッチングが進行するに従い同図
（ｄ）にＢで示すように、上記リ−ド３の横方向にもエ
ッチングが進行するサイドエッチング現象が生じる。
【０００７】形成するリ−ド３のピッチを小さくする場
合には、エッチングの幅（隣り合うリ−ド３の間隔ｂ）
に比べてエッチングの深さ（板厚ｔ）が大きくなるので
サイドエッチング現象が大きく生じる。このため、従
来、金属板材料１の板厚ｔよりも小さい間隔、すなわち
板厚ｔの２倍以下のピッチでリ−ド３を成形することは
困難であった。
【０００８】この発明は、このような事情に鑑みてなさ
れたもので、従来金属板材料の板厚の２倍程度であった
リ−ドのピッチを板厚程度にまで小さくするリ−ドフレ
−ムの製造方法を提供することを目的とするものであ
る。
【０００９】
【課題を解決するための手段】この発明の第１の手段
は、成形するリ−ドの幅に対応する幅のレジストパタ−
ンを金属板材料の表面および裏面に表裏交互に設けた
後、エッチングを行うことでリ−ドを成形することを特
徴とするリ−ドフレ−ムの製造方法である。
【００１０】第２の手段は、上記第１の手段において、
金属板材料の表側に成形されたリ−ドと裏側に成形され
たリ−ドをそれぞれ変形させることで、両者の先端部の
高さを略等しく成形する工程を具備することを特徴とす
る請求項１記載のリ−ドフレ−ムの製造方法である。
【００１１】
【作用】このような手段によれば、エッチングの幅を小
さくすることなく、成形するリ−ドのピッチを小さくす
ることができる。
【００１２】
【実施例】以下、この発明の一実施例を図１〜図３を参
照して説明する。なお、従来例と同一の構成要素につい
ては、同一符号を付してその説明は省略する。まず、リ
−ドフレ−ム全体の製造について説明する。
【００１３】このリ−ドフレ−ムは、所定板厚寸法ｔの
金属板材料１をプレス加工およびエッチング加工するこ
と一体的に製造されるもので、半導体素子を保持するダ
イパッドと、このダイパッドに先端部を対向させて設け
られられる複数本のリ−ドと、このダイパッドおよびリ
−ドの外側に成形され上記ダイパッドおよびリ−ドを吊
りピンを介して支持するフレ−ム枠とを具備する。以
下、このリ−ドフレ−ムの製造工程のうち、この発明の
要部であるリ−ドの成形工程のみについて説明する。
【００１４】図１（ａ）中１は、このリ−ドフレ−ムの
材料である板厚寸法ｔの金属板材料である。この金属板
材料１から同図（ｅ）に示すように幅ａ、間隔ｂ、すな
わちピッチＰ＝ａ＋ｂで複数本のリ−ド５…を成形する
場合について説明する。
【００１５】まず、上記金属板材料１の表面に、成形す
るリ−ド５と略同じ幅ａを有するレジスト膜６ａ…をａ
＋２ｂ間隔で設ける（被着する）。一方、この金属板材
料１の裏面には、上記表面に設けられたレジスト膜６ａ
…と表裏交互になるように、同じく、ａ＋２ｂ間隔で幅
ａのレジスト膜６ｂ…を設ける。なお、寸法ａ＋２ｂ
は、金属板材料１の板厚寸法ｔよりも大きいものとす
る。
【００１６】このレジスト膜６ａ、６ｂが設けられたな
らば、この金属板材料１の表面および裏面にエッチング
液を吹き付ける。このことで、同図（ｂ）に円弧Ａで示
すように、この金属板材料１は、上記レジスト膜６ａ、
６ｂにより覆われた部分を除いてエッチング除去されて
いく。エッチングが進行して、同図（ｃ）に示すように
エッチング量を示す円弧Ａどうしが接し、両面が貫通し
たならば、エッチングは終了する。
【００１７】ついで、上記レジスト膜６ａ、６ｂを洗浄
除去する。レジスト膜６ａ、６ｂを除去することで、同
図（ｄ）および図２（ａ）に示すように、表面（表側）
および裏面（裏側）に沿ってそれぞれ幅ａのリ−ド５が
表裏交互に成形される。なお、図中７は、このリ−ド５
の基端部を保持するリ−ドフレ−ム枠である。
【００１８】そして、このリ−ド５の先端部５ａを表側
および裏側から押圧し、コイニング（平坦化）作業を施
すことで、図１（ｅ）および図２（ｂ）に示すようにす
べてのリ−ド５の先端部５ａの高さが揃えられる。この
ことで、幅ａのリ−ド５が間隔ｂ（ピッチＰ＝ａ＋ｂ）
で成形される。このような構成によれば以下に説明する
効果がある。
【００１９】従来例では、狭ピッチのリ−ド３を成形す
る際にエッチング幅（リ−ドの間隔ｂ）が板厚寸法ｔ以
下になると、このエッチング幅に対してエッチング深さ
が大きくなるためにサイドエッチング現象が顕著に生
じ、このためリ−ド３の間隔ｂを板厚寸法ｔ以下にする
ことが困難であった。
【００２０】しかし、この発明では成形されるリ−ド５
の間隔ｂをエッチング幅（ａ＋２ｂ）以下にすることが
できる。このことで、上記エッチング幅を板厚寸法ｔ以
上に保ったままで、上記リ−ド５の間隔ｂを板厚寸法ｔ
以下にすることができる。
【００２１】すなわち、従来例において、上記エッチン
グ幅はリ−ド３の間隔ｂと同じであったから、エッチン
グ幅が板厚寸法ｔ程度に制限されると、このリ−ド３の
間隔ｂを板厚寸法ｔ程度以下にすることができず、リ−
ド３のピッチＰは板厚寸法ｔの２倍程度になっていた
（図４）。
【００２２】しかし、この発明では、エッチング幅ａ＋
２ｂが板厚寸法ｔ程度に制限されても、リ−ド５のピッ
チＰ＝ａ＋ｂは板厚寸法以下にすることができる（Ｐ＝
ａ＋ｂ＜ａ＋２ｂ）。また、幅ｂは、上記リ−ド５の幅
ａによっては、この板厚寸法Ｔの１／２以下にすること
も可能である。
【００２３】図３に示すグラフは、金属板材料１の板厚
を１．０として、上記エッチング加工を両面からのエッ
チング除去量を示す円弧Ａが互いに接する時点で停止さ
せた場合の、上記リ−ド５の幅ａおよび隣り合うリ−ド
５、５の間隔ｂの寸法（縦軸）とリ−ドピッチＰ＝ａ＋
ｂ（横軸）との関係を示すグラフである。
【００２４】このグラフによれば、幅ａ＝０．４５、間
隔ｂ＝０．４５の場合にピッチＰ＝０．９となり、従来
例がａ＝１．０、ｂ＝１．０、Ｐ＝２．０であったのに
対して大幅に狭ピッチ化を図ることができる。
【００２５】また、理論的には、エッチング加工を、上
述したように両面からのエッチング除去量を示す円弧Ａ
どうしが接する時点で停止することができるから、エッ
チング幅に対してエッチング深さが大きくなることがな
い。このことで、サイドエッチング現象を極小に止める
ことができる。さらに、このリ−ドフレ−ムの製造工程
は、コイニングを含めて従来のリ−ドフレ−ムと略同じ
設備で実施することができるので、コスト上の利点もあ
る。これらのことにより、半導体素子の多ピン狭ピッチ
化に十分対応可能なリ−ドフレ−ムを簡単な方法で製造
することができる効果がある。なお、この発明は、上記
一実施例に限定されるものではなく、発明の要旨を変更
しない範囲で種々変形可能である。
【００２６】例えば、上記リ−ド５の幅ａと間隔ｂは図
３に示すグラフによらなくても良く、上記一実施例のよ
うにエッチング除去量を示す円弧Ａが互いに重なる程度
まで進行させても良い。
【００２７】例えば、上記一実施例を示す図２では、上
記リ−ド５は、リ−ドフレ−ム枠７によって直接保持さ
れていたが、これに限定されるものではない。例えば、
上記リ−ド５の長手方向中途部を封止用樹脂を塞き止め
るための図示しないダムバ−で支持するようにしても良
い。
【００２８】
【発明の効果】この発明によれば、エッチング幅が金属
板材料の板厚寸法以上に制限されても、金属板材料の板
厚寸法以下のピッチでリ−ドを成形することができる。
このことにより、従来金属板材料の板厚の２倍程度であ
ったリ−ドのピッチを板厚程度にまで小さくすることが
でき、半導体素子のさらなる多ピン狭ピッチ化に対応可
能なリ−ドフレ−ムを得ることができる効果がある。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、この発明の一実施例を示す
工程図。
【図２】（ａ）、（ｂ）は、同じく、工程を示す斜視
図。
【図３】同じく、リ−ドの幅および間隔とピッチとの関
係を示すグラフ。
【図４】（ａ）〜（ｅ）は、従来例を示す工程図。
【符号の説明】
５…リ−ド、１…金属板材料、６ａ…レジスト膜（レジ
ストパタ−ン）、６ｂ…レジスト膜、ｔ…板厚寸法、ａ
…幅寸法、ｂ…間隔寸法、ａ＋２ｂ…エッチング幅。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 成形するリ−ドの幅に対応する幅のレジ
    ストパタ−ンを金属板材料の表面および裏面に表裏交互
    に設けた後、エッチングを行うことで上記金属板材料の
    表側と裏側に表裏交互にリ−ドを成形することを特徴と
    するリ−ドフレ−ムの製造方法。
  2. 【請求項２】 金属板材料の表側に成形されたリ−ドと
    裏側に成形されたリ−ドをそれぞれ変形させることで、
    両者の高さを略等しく成形する工程を具備することを特
    徴とする請求項１記載のリ−ドフレ−ムの製造方法。
JP5018594A 1993-02-05 1993-02-05 リ−ドフレ−ムの製造方法 Pending JPH06232305A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5018594A JPH06232305A (ja) 1993-02-05 1993-02-05 リ−ドフレ−ムの製造方法
US08/422,647 US5466966A (en) 1993-02-05 1995-04-14 Lead frame with leads projecting alternately from opposite sides of a lead frame block

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5018594A JPH06232305A (ja) 1993-02-05 1993-02-05 リ−ドフレ−ムの製造方法

Publications (1)

Publication Number Publication Date
JPH06232305A true JPH06232305A (ja) 1994-08-19

Family

ID=11975971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5018594A Pending JPH06232305A (ja) 1993-02-05 1993-02-05 リ−ドフレ−ムの製造方法

Country Status (2)

Country Link
US (1) US5466966A (ja)
JP (1) JPH06232305A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
CN102927429A (zh) * 2011-08-12 2013-02-13 上海格林赛高新材料有限公司 一种用于加工t型截面金属带材的带坯断面形状
CN111787706A (zh) * 2020-07-16 2020-10-16 田秋国 一种无基材电路板的加工方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08306853A (ja) * 1995-05-09 1996-11-22 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6429050B1 (en) * 1997-12-18 2002-08-06 Texas Instruments Incorporated Fine pitch lead frame and method
KR20010037247A (ko) * 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
US7102216B1 (en) * 2001-08-17 2006-09-05 Amkor Technology, Inc. Semiconductor package and leadframe with horizontal leads spaced in the vertical direction and method of making
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
TWI236721B (en) * 2004-06-29 2005-07-21 Advanced Semiconductor Eng Leadframe for leadless flip-chip package and method for manufacturing the same
US20060181861A1 (en) * 2005-02-17 2006-08-17 Walker Harold Y Jr Etched leadframe for reducing metal gaps
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
WO2008057770A2 (en) * 2006-10-27 2008-05-15 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8829685B2 (en) * 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
US8502357B2 (en) * 2009-10-01 2013-08-06 Stats Chippac Ltd. Integrated circuit packaging system with shaped lead and method of manufacture thereof
US9978669B2 (en) * 2016-06-30 2018-05-22 Nxp Usa, Inc. Packaged semiconductor device having a lead frame and inner and outer leads and method for forming

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
US4872260A (en) * 1988-01-19 1989-10-10 Gte Products Corporation Method of making pre-formed lead-ins for an IC package
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
DE19734794B4 (de) * 1997-01-09 2004-09-23 Mitsubishi Denki K.K. Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
JP2002208664A (ja) * 2001-01-12 2002-07-26 Rohm Co Ltd リードフレームの製造方法および半導体装置
JP4574868B2 (ja) * 2001-01-12 2010-11-04 ローム株式会社 半導体装置
CN102927429A (zh) * 2011-08-12 2013-02-13 上海格林赛高新材料有限公司 一种用于加工t型截面金属带材的带坯断面形状
CN111787706A (zh) * 2020-07-16 2020-10-16 田秋国 一种无基材电路板的加工方法

Also Published As

Publication number Publication date
US5466966A (en) 1995-11-14

Similar Documents

Publication Publication Date Title
JPH06232305A (ja) リ−ドフレ−ムの製造方法
JPS61269345A (ja) 半導体装置
JP5453642B2 (ja) リードフレームの製造方法
JPH02228052A (ja) 半導体装置用リードフレームの製造方法
JP2704128B2 (ja) 半導体装置用リードフレームおよびその製造方法
KR100384706B1 (ko) 리드프레임 제조 방법
JPH0483391A (ja) モールド成形回路基板の製造方法
KR100833929B1 (ko) Ｔｂｇａ 반도체 패키지용 방열판에 캐비티를 형성하는 방법
JPH02158160A (ja) リードフレームの製造方法
JPH0831550B2 (ja) 半導体の切断整形金型
JPH0821658B2 (ja) リードフレームの製造方法
JPS62216257A (ja) リ−ドフレ−ムの製造方法
JPH0677384A (ja) 表面実装型ｉｃパッケージおよびその製造方法
JPH03190270A (ja) 半導体装置
JPS59117243A (ja) 半導体装置用パツケ−ジの製造方法
JPS6158261A (ja) 半導体装置の製造方法
JPS5824020B2 (ja) 半導体装置
JP2004031775A (ja) リードフレーム及びその製造方法
JPH04180662A (ja) リードフレームの製造方法
JPS58182858A (ja) リ−ドフレ−ム
JPH0677373A (ja) 半導体パッケージの外部リード折曲装置におけるフォーミングダイ
JPH0237756A (ja) 放熱板付半導体装置
JPH0215661A (ja) 半導体装置のリード成形方法
JPH0329783A (ja) 半導体集積回路の包装方法
JPS6243159A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040831

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040903

A02 Decision of refusal

Effective date: 20050222

Free format text: JAPANESE INTERMEDIATE CODE: A02