JPS59117243A - 半導体装置用パツケ−ジの製造方法 - Google Patents
半導体装置用パツケ−ジの製造方法Info
- Publication number
- JPS59117243A JPS59117243A JP22640182A JP22640182A JPS59117243A JP S59117243 A JPS59117243 A JP S59117243A JP 22640182 A JP22640182 A JP 22640182A JP 22640182 A JP22640182 A JP 22640182A JP S59117243 A JPS59117243 A JP S59117243A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- electrode plate
- chemical etching
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、半導体装置用パッケージの製造方法に係り、
特にパッケージの高ぎが数ｍｍ以下の半導体装置用パッ
ケージを得ることを特徴とする製造方法に関する。
特にパッケージの高ぎが数ｍｍ以下の半導体装置用パッ
ケージを得ることを特徴とする製造方法に関する。
近年、電子機器類の小型化は著しく、それに伴い電子機
器類に組み込まれる半導体装置等の電子部品の小型化の
要請が強い。
器類に組み込まれる半導体装置等の電子部品の小型化の
要請が強い。
たとえば半導体装置では、かかる要請を満すために樹脂
モールド化が進んでいるが、モールド°工程において必
然的にモールドするための金型を必要とし、金型内の樹
脂の流れやモールド後の製品の取り出し等の制約から完
成された樹脂モールドの最小寸法は、高さ２〜３ ｍｍ
程度が限度であった。
モールド化が進んでいるが、モールド°工程において必
然的にモールドするための金型を必要とし、金型内の樹
脂の流れやモールド後の製品の取り出し等の制約から完
成された樹脂モールドの最小寸法は、高さ２〜３ ｍｍ
程度が限度であった。
電子機器類に使用するこの種の半導体装置の使用数量が
多くなると、上記の程度の縮少率では：未だ十分な装置
の小型化が実現できない。
多くなると、上記の程度の縮少率では：未だ十分な装置
の小型化が実現できない。
また、上記の樹脂モールド形半導体装置は、一般に半導
体ベレットとリード部とが金属細線を用いてワイヤボン
デングされるが、樹脂モールド時に金属細線が切断され
やすい。
体ベレットとリード部とが金属細線を用いてワイヤボン
デングされるが、樹脂モールド時に金属細線が切断され
やすい。
さらに、樹脂モールド後の製品に樹脂のパリが形成され
、このパリを除去する作業を必要とし、作業工数を増大
させ、製品コストを高揚させていた。
、このパリを除去する作業を必要とし、作業工数を増大
させ、製品コストを高揚させていた。
本発明は、上記の事情に基づきなされたもので、半導体
装置の樹脂モールド部が従来のそれに比較して著しく小
型化された半導体装置用パッケージを得ることを特徴と
する製造方法を提供することを目的とする。
装置の樹脂モールド部が従来のそれに比較して著しく小
型化された半導体装置用パッケージを得ることを特徴と
する製造方法を提供することを目的とする。
すなわち、本発明は絶縁樹脂層の両面または片面に金属
層を有する積層板上にホトレジストにより所定のパター
ンを形成し、これを写真製版により選択的に化学エツチ
ングして互いに連続した多数の半導体装置用パッケージ
を得ることを特徴とする半導体装置用パッケージの製造
方法である。
層を有する積層板上にホトレジストにより所定のパター
ンを形成し、これを写真製版により選択的に化学エツチ
ングして互いに連続した多数の半導体装置用パッケージ
を得ることを特徴とする半導体装置用パッケージの製造
方法である。
以下に、本発明の一実施例につき図面を参照して説明す
る。
る。
第１図において、１は、絶縁樹脂層であり、たとえば、
ポリイミド系樹脂より成り、この樹脂層１の一方または
双方の表面、この実施例では双方の表面に薄金属製の電
極板２１．２２が設けられている。
ポリイミド系樹脂より成り、この樹脂層１の一方または
双方の表面、この実施例では双方の表面に薄金属製の電
極板２１．２２が設けられている。
上記樹脂層１に設けられた下部の電極板２２には第２図
に示すように公知の化学エツチング法等により、紙面に
対して直角方向の線状の溝３が形成される。
に示すように公知の化学エツチング法等により、紙面に
対して直角方向の線状の溝３が形成される。
この溝３によって電極板２２ａ、 ２２ｂが互に絶縁分
離され、同時に第３図に示す上部の金属板２１０部分の
みを残し、他は除去される。これは、一方の金属板２０
表面にホトレジストによって所定のパターンを形成し、
写真製版（Ｐｈｏｔｏｌ ｉ ｔｈｏｇｒａｐｈｉｅ
）により選択的に化学エツチングして形成される。
離され、同時に第３図に示す上部の金属板２１０部分の
みを残し、他は除去される。これは、一方の金属板２０
表面にホトレジストによって所定のパターンを形成し、
写真製版（Ｐｈｏｔｏｌ ｉ ｔｈｏｇｒａｐｈｉｅ
）により選択的に化学エツチングして形成される。
すなわち線状の溝３が形成されていない他方の電極板２
１側から化学エツチング法等により、一方の電極板２２
側に向って堀り込み、四部４を形成する（第３図参照）
。
１側から化学エツチング法等により、一方の電極板２２
側に向って堀り込み、四部４を形成する（第３図参照）
。
かくして、第４図、第５図および第６図に示すような半
導体用パッケージ５が完成するが、これは、前記パッケ
ージ５を拡大して示したもので、実際に次のようにして
形成される。
導体用パッケージ５が完成するが、これは、前記パッケ
ージ５を拡大して示したもので、実際に次のようにして
形成される。
すなわち、第７図の表面図あるいは第８図の裏面図に示
すように公知のフォトレジスト技術により、所定のマス
クパターンを形成し、その後、化学エツチング法等によ
り縦横に整列された多数の半導体装置用パッケージ５を
形成する。
すように公知のフォトレジスト技術により、所定のマス
クパターンを形成し、その後、化学エツチング法等によ
り縦横に整列された多数の半導体装置用パッケージ５を
形成する。
この状態で、第９図に示すように個々のパッケージ５内
に半導体ペレット６を収容し、あらかじめ形成した半導
体ペレット６０表面のソルダ層（図示せず）を溶融して
、前記パッケージ５内の底面の所定の位置（図示２ｂ）
に半導体ペレット６を固定する。このペレット６０表面
電極部（図示せず）と電極板２ａとを金属細線７を用い
てワイヤボングする。その後、個々の半導体パッケージ
５内に樹脂８を充填し、硬化させる。
に半導体ペレット６を収容し、あらかじめ形成した半導
体ペレット６０表面のソルダ層（図示せず）を溶融して
、前記パッケージ５内の底面の所定の位置（図示２ｂ）
に半導体ペレット６を固定する。このペレット６０表面
電極部（図示せず）と電極板２ａとを金属細線７を用い
てワイヤボングする。その後、個々の半導体パッケージ
５内に樹脂８を充填し、硬化させる。
最後に第７図、第８図に示す電極板２の接続部９かも切
り離して個々の半導体装置とする。
り離して個々の半導体装置とする。
本発明は、上記のように絶縁樹脂層の両面または片面に
金属層を有する積層板上にホトレジストにより所定のパ
ターンを形成し、これを写真製版により選択的に化学エ
ツチングして互いに連続した多数の半導体装置用パッケ
ージを得られるようにしたものであり、個々の半導体装
置を製作する場合に従来のようにモールド用の金型を不
要とし、した−がって著しく小型化したモールド型半導
体装置を得ることが可能となる。すなわち、パッケージ
の高さが１朋以下のものの製作が可能となり、電子機器
類の小型化に寄与するところが大きい。
金属層を有する積層板上にホトレジストにより所定のパ
ターンを形成し、これを写真製版により選択的に化学エ
ツチングして互いに連続した多数の半導体装置用パッケ
ージを得られるようにしたものであり、個々の半導体装
置を製作する場合に従来のようにモールド用の金型を不
要とし、した−がって著しく小型化したモールド型半導
体装置を得ることが可能となる。すなわち、パッケージ
の高さが１朋以下のものの製作が可能となり、電子機器
類の小型化に寄与するところが大きい。
さらに、本発明によれば一度に多数の半導体装置用パッ
ケージが形成されるので、それを用いて短時間に多量の
モールド形半導体装置を製作することができ、生産効率
を向上させることが可能となる。
ケージが形成されるので、それを用いて短時間に多量の
モールド形半導体装置を製作することができ、生産効率
を向上させることが可能となる。
なお、本発明の実施例では、１個の半導体ペレットを収
容したダイオード形式の半導体装置用のパッケージを製
造する方法について図示し、かつ説明したが、勿論これ
に限定されるものではなく、たとえば電極板を４つの島
に分離し、この島にそれぞれ半導体ペレットを固定し、
所定の結線を施こしていわゆるダイオードブリッジ回路
を形成した複合半導体装置のパッケージの製造方法にも
応用可能である。また、絶縁性樹脂もポリイミド系樹脂
に限らず、化学エツチングが可能な樹脂であれば良いこ
とはいうまでもない。
容したダイオード形式の半導体装置用のパッケージを製
造する方法について図示し、かつ説明したが、勿論これ
に限定されるものではなく、たとえば電極板を４つの島
に分離し、この島にそれぞれ半導体ペレットを固定し、
所定の結線を施こしていわゆるダイオードブリッジ回路
を形成した複合半導体装置のパッケージの製造方法にも
応用可能である。また、絶縁性樹脂もポリイミド系樹脂
に限らず、化学エツチングが可能な樹脂であれば良いこ
とはいうまでもない。
さらに本発明の実施例では、絶縁性樹脂の両面に電極板
を形成し、一方の面の電極板を残して補強を図ったが、
たとえば下部の電極板の厚さを変える等して上部電極板
を省略することも可能である。
を形成し、一方の面の電極板を残して補強を図ったが、
たとえば下部の電極板の厚さを変える等して上部電極板
を省略することも可能である。
第１図ないし第３図は本発明に係る半導体装置用パッケ
ージの製造方法を工程順に示す断面図、第４図は、上記
の方法により・製作された半導体装置用パッケージの１
つを示す平面図、第５図はその裏面図、第６図は、その
斜視図、第７図および第８図は、互いに多数連結された
個々に切断される前の本発明方法によって製造された半
導体パッケージを示し、第７図は、その平面図、第８図
は、その裏面図、第９図は、上記のパンケージを用いて
半導体装置を組立てた場合の一部切欠断面図である。 ■・・絶縁性樹脂、 ２１．２２・・電極板、３・
・・溝、 ４・・・凹 部、５・・・半導
体装置用パッケージ、 ６・・・半導体ペレット、７・・・金属細線、８・・・
樹 脂 出願代理人 弁理士 菊 池 五 部 第 ｌ 図 ４ ン ／４，７ 一二二二。 ２５ ≠ヒ Ｊ Ｚ ν２ Ｚａ ｆ 第 ５ 図 第 ６ 図 ２／ 第 ′／ 図 ２２（１２２６ 第 ７ 図 第 ６ 図 １８４ｍ
ージの製造方法を工程順に示す断面図、第４図は、上記
の方法により・製作された半導体装置用パッケージの１
つを示す平面図、第５図はその裏面図、第６図は、その
斜視図、第７図および第８図は、互いに多数連結された
個々に切断される前の本発明方法によって製造された半
導体パッケージを示し、第７図は、その平面図、第８図
は、その裏面図、第９図は、上記のパンケージを用いて
半導体装置を組立てた場合の一部切欠断面図である。 ■・・絶縁性樹脂、 ２１．２２・・電極板、３・
・・溝、 ４・・・凹 部、５・・・半導
体装置用パッケージ、 ６・・・半導体ペレット、７・・・金属細線、８・・・
樹 脂 出願代理人 弁理士 菊 池 五 部 第 ｌ 図 ４ ン ／４，７ 一二二二。 ２５ ≠ヒ Ｊ Ｚ ν２ Ｚａ ｆ 第 ５ 図 第 ６ 図 ２／ 第 ′／ 図 ２２（１２２６ 第 ７ 図 第 ６ 図 １８４ｍ
Claims (1)
- 【特許請求の範囲】 （１ン 絶縁樹脂層の両面または片面に金属層を有す
る積層板を写真蝕刻法により連続した多数の半導体装置
用パッケージを得ることを特徴とする半導体装置用パッ
ケージの製造方法。 （２）前記絶縁樹脂層は、ポリイミド系樹脂で形成され
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置用パンケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22640182A JPS59117243A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置用パツケ−ジの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22640182A JPS59117243A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置用パツケ−ジの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59117243A true JPS59117243A (ja) | 1984-07-06 |
Family
ID=16844542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22640182A Pending JPS59117243A (ja) | 1982-12-24 | 1982-12-24 | 半導体装置用パツケ−ジの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59117243A (ja) |
-
1982
- 1982-12-24 JP JP22640182A patent/JPS59117243A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4711700A (en) | Method for densifying leadframe conductor spacing | |
| US5977613A (en) | Electronic component, method for making the same, and lead frame and mold assembly for use therein | |
| US8354741B2 (en) | Lead frame manufactured from low-priced material and not requiring strict process control, semiconductor package including the same, and method of manufacturing the lead frame and the semiconductor package | |
| US6818998B2 (en) | Stacked chip package having upper chip provided with trenches and method of manufacturing the same | |
| US6479887B1 (en) | Circuit pattern tape for wafer-scale production of chip size semiconductor packages | |
| CN205609512U (zh) | 半导体封装体 | |
| JPH09298256A (ja) | 電子部品とその製造方法及びそれに用いるリードフレームと金型 | |
| KR100891334B1 (ko) | 회로기판, 이를 구비하는 반도체 패키지, 회로기판의제조방법 및 반도체 패키지 제조방법 | |
| JPH06232305A (ja) | リ−ドフレ−ムの製造方法 | |
| TWI421993B (zh) | 四方扁平無導腳之半導體封裝件及其製法及用於製造該半導體封裝件之金屬板 | |
| CN110034078A (zh) | 用于半导体器件的封装内嵌结构和制造方法 | |
| JP2936769B2 (ja) | 半導体装置用リードフレーム | |
| JP2008227410A (ja) | 半導体装置およびその製造方法 | |
| JPS59117243A (ja) | 半導体装置用パツケ−ジの製造方法 | |
| US5118556A (en) | Film material for film carrier manufacture and a method for manufacturing film carrier | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP3214619B2 (ja) | 半導体パッケージの製造方法 | |
| JPH09162342A (ja) | 半導体装置及びその製造方法 | |
| JP2704128B2 (ja) | 半導体装置用リードフレームおよびその製造方法 | |
| CN112151433B (zh) | 基板结构、封装结构及其制作方法 | |
| JPS6123352A (ja) | リ−ドフレ−ムおよび半導体装置 | |
| TWI766684B (zh) | 晶片電阻批量半成品、晶片電阻及其製法 | |
| JPH0458695B2 (ja) | ||
| JP3908689B2 (ja) | 半導体装置 | |
| JP3136194B2 (ja) | リードフレームの製造方法 |