JPH0677384A - 表面実装型ｉｃパッケージおよびその製造方法 - Google Patents

表面実装型ｉｃパッケージおよびその製造方法

Info

Publication number
JPH0677384A
JPH0677384A JP22955392A JP22955392A JPH0677384A JP H0677384 A JPH0677384 A JP H0677384A JP 22955392 A JP22955392 A JP 22955392A JP 22955392 A JP22955392 A JP 22955392A JP H0677384 A JPH0677384 A JP H0677384A
Authority
JP
Japan
Prior art keywords
package
lead
leads
pitch
mounting type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22955392A
Other languages
English (en)
Inventor
Naoyuki Sadahira
尚之 定平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP22955392A priority Critical patent/JPH0677384A/ja
Publication of JPH0677384A publication Critical patent/JPH0677384A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 実装型ＩＣパッケージの製造工程において、
外部リードのピッチの微細化に伴うフットプリント間の
ハンダブリッジを防止し、さらにピッチの微細化を図
る。 【構成】 アウターリードの成形工程において、一つの
パッケージでＬリードとＪリードを交互に成形すること
により、アウターリードのフットプリント１が交互に２
列に配置する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、と
くに表面実装型ＩＣパッケージとその製造方法に係わ
る。
【０００２】
【従来の技術】表面実装型ＩＣパッケージにはアウター
リードとしてその形状から図２に示すようにＬリード
２、Ｊリード３、Ｉリード４などがあり、それぞれの特
徴を生かして用いられてきた。その用い方は、１つのＩ
ＣパッケージについてはＬリードならＬリードと単一の
タイプにアウターリードが成形されているのが従来の技
術である。したがって図３に示すようにそのアウターリ
ードの先端であるフットプリント１は、直線状に並んで
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、ＩＣの
集積度向上に伴ってパッケージの多ピン化が進み、外部
リードのファインピッチ化が進んでいる。先端技術とし
て０．３ｍｍピッチにもなり、これはＰＣＢ基板などへ
のパッケージの実装が困難になってきている。とくにハ
ンダつけ工程でのハンダブリッジによる歩留りの低下は
重大な問題である。
【０００４】しかし、個々のフットプリントのこれ以上
の微細化は困難である。現在のリード成形方法、フット
プリントの寸法限界を前提として、上記の問題を解決
し、ハンダブリッジによる歩留りの低下に対する対策を
施した製品を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、アウターリー
ドのフットプリントが交互に２列に配列したことを特徴
とする表面実装型ＩＣパッケージであり、半導体装置の
アウターリードの成形工程において、一つのパッケージ
でＬリードとＪリードを交互に成形することを特徴とす
る表面実装型ＩＣパッケージの製造方法である。
【０００６】
【作用】本発明によれば、リード成形工程において成形
方法をＬリードの成形方法とＪリードの成形方法を組み
合わせるので、同一リードピッチでありながらフットプ
リント相互間の間隔を拡大でき、外部リードのファイン
ピッチ化によるパッケージのＰＣＢ基板などへの実装に
よる種々の技術的課題が解決できるようになった。
【０００７】
【実施例】本発明の実施例について説明すると、図１に
示すように、本発明の実装型ＩＣパッケージのアウター
リードのフットプリント１は千鳥状に交互に２列に配列
して構成される。このアウターリードの成形工程は、Ｊ
リードをまず成形し、その後Ｌリードの成形を行う。Ｌ
リードの方がリード変形を起こしやすいので、Ｊリード
を先に成形することが望ましい。 この方法により、リ
ードピッチが０．５ｍｍと同一でありながら、フットプ
リントの配置が千鳥格子模様となり、フットプリント相
互間の間隔を拡大することができ、ハンダブリッジによ
る不良率を１／２以下に低く抑えることができた。また
リードピッチをさらに縮めることも可能である。
【０００８】なお、上ではＬリードとＪリードの組み合
わせの例を述べたが、ＩリードとＬリードの組み合わせ
でもフットプリントの間隔は拡大できる。
【０００９】
【発明の効果】本発明により、実装型ＩＣパッケージの
アウターリードのリードピッチが同一でありながら、そ
のフットプリントの間隔を拡大することができ、ハンダ
ブリッジによる不良率を低下させることができた。また
さらにリードピッチを縮めることも可能であり、パッケ
ージの一層の高集積化にも対応できる。
【図面の簡単な説明】
【図１】本発明によるアウターリードのフットプリント
の例を示す説明図。
【図２】従来のアウターリードの形状を示す説明図。
【図３】従来の方法によるアウターリードのフットプリ
ントを示す説明図。
【符号の説明】
１ フットプリント ２ Ｌリード ３ Ｊリード ４ Ｉリード

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 アウターリードのフットプリントが交互
    に２列に配列したことを特徴とする表面実装型ＩＣパッ
    ケージ。
  2. 【請求項２】 半導体装置のアウターリードの成形工程
    において、一つのパッケージでＬリードとＪリードを交
    互に成形することを特徴とする表面実装型ＩＣパッケー
    ジの製造方法。
JP22955392A 1992-08-28 1992-08-28 表面実装型ｉｃパッケージおよびその製造方法 Pending JPH0677384A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22955392A JPH0677384A (ja) 1992-08-28 1992-08-28 表面実装型ｉｃパッケージおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22955392A JPH0677384A (ja) 1992-08-28 1992-08-28 表面実装型ｉｃパッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH0677384A true JPH0677384A (ja) 1994-03-18

Family

ID=16893975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22955392A Pending JPH0677384A (ja) 1992-08-28 1992-08-28 表面実装型ｉｃパッケージおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH0677384A (ja)

Similar Documents

Publication Publication Date Title
US6359221B1 (en) Resin sealed semiconductor device, circuit member for use therein
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US7732258B2 (en) Lead frame and method for fabricating semiconductor package employing the same
US5541447A (en) Lead frame
US5856212A (en) Method of producing semiconductor package having solder balls
US5466966A (en) Lead frame with leads projecting alternately from opposite sides of a lead frame block
JP2936769B2 (ja) 半導体装置用リードフレーム
JPH0677384A (ja) 表面実装型ｉｃパッケージおよびその製造方法
JPH08125062A (ja) 半導体装置とその製造方法
US6319418B1 (en) Zig-zagged plating bus lines
JPH058859B2 (ja)
JPH0645476A (ja) 混成集積回路の製造方法
JPH0458695B2 (ja)
JPH0661378A (ja) 半導体装置
JP3019497B2 (ja) 半導体装置とその製造方法
KR0169818B1 (ko) 반도체 소자의 마이크로 범프 제조방법
JPH03230556A (ja) 半導体装置用リードフレーム
JP2000349196A (ja) 電子部品の電解めっき方法および電子部品の製造方法
JPH01216563A (ja) リードフレームの製造方法
KR100306133B1 (ko) 멀티플 라인 그리드 어레이 패키지
JPH04170057A (ja) Ｉｃパッケージ
JPS62144349A (ja) 半導体装置用リ−ドフレ−ムおよびその製造方法
JPH05109967A (ja) 樹脂封止型半導体装置
KR100231824B1 (ko) 다핀 리드 프레임 및 그 제조방법
JPS6097653A (ja) 半導体装置