JP2011060927A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011060927A
JP2011060927A JP2009207685A JP2009207685A JP2011060927A JP 2011060927 A JP2011060927 A JP 2011060927A JP 2009207685 A JP2009207685 A JP 2009207685A JP 2009207685 A JP2009207685 A JP 2009207685A JP 2011060927 A JP2011060927 A JP 2011060927A
Authority
JP
Japan
Prior art keywords
lead frame
layer
electronic component
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009207685A
Other languages
English (en)
Inventor
Shinya Kawakita
心哉 河喜多
Shiro Yamashita
志郎 山下
Ukyo Ikeda
宇亨 池田
Takuto Yamaguchi
拓人 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2009207685A priority Critical patent/JP2011060927A/ja
Priority to CN2010102359519A priority patent/CN102024799A/zh
Priority to US12/868,303 priority patent/US20110058342A1/en
Publication of JP2011060927A publication Critical patent/JP2011060927A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49537Plurality of lead frames mounted in one device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】小型、薄型、高放熱な多層フレーム実装構造を有する半導体装置を提供する。
【解決手段】電子部品104が実装されたリードフレーム101、102、103を複数層重ねて配置して樹脂105にて樹脂封止した多層フレームの半導体装置において、電子部品が実装されたリードフレームと、その上方に積層して配置され電子部品が実装されたリードフレームとの間の層間の距離が、リードフレーム面から電子部品上面までの距離より短くされた構造の半導体装置。
【選択図】図1

Description

本発明は、多層フレーム実装構造を有する半導体装置に関する。
パワーMOSFETやIGBTなどに代表されるパワー半導体素子(消費電力が0.1ワット以上)のような電子部品を、配線基板上に実装し、モジュール化した、所謂パワーモジュールが、車載用や産業用の半導体装置で、一般的に用いられている。パワーモジュールでは、主にパワー半導体素子が実装された面と反対側の面より、該パワーモジュールが固定された筐体などの冷却板へ熱を伝導することで、排熱される構造になっている。
従来、パワーモジュールを用いた電子制御装置は、制御対象機器ごとに設けられていた。ところが近年、これらの電子制御装置は小型化、一体化、低コスト化が求められており、パワーモジュールにおいても、小型化が求められている。
小型化が図れる多層フレーム実装構造については例えば、特許文献1〜6に開示されている。
特開平5−47559号公報 特開2001―77488号公報 特開2005―56982号公報 特開2005―101262号公報 特開平6―291362号公報 特開平9―233649号公報
従来の配線基板の多層化ではコスト増加、基板面積増加などの課題があることから、多層リードフレーム実装構造が提案された。特許文献1および2には、電子部品等が実装されたリードフレームを1枚ごとに樹脂封止して積層し、各リードフレームを電気的に接続する技術が開示されている。しかしながら、この技術では、各リードフレーム間の樹脂層が厚くなるとともに、リードフレーム間に空気層が介在する可能性があるため、放熱性が低下するという課題がある。
また特許文献3および4には大電流(電力)が伝送される電力系部品を実装するリードフレームと、電流量(電力)が小さい制御系部品を実装するリードフレームを別々に作製し、積層する技術が開示されている。しかしながら、この技術では、分離溝に絶縁樹脂が注入されたリードフレームに、電子部品を実装し、積層した後に、全体を樹脂封止しており、樹脂封止の際に、リードフレームの厚さ方向や平面方向の中央部、大型部品の周囲などに空気や異物などを巻き込みやすくなり、放熱性が悪化する、また、電気的信頼性が低下するという課題がある。さらに部品の大きさで実装するリードフレームを分けることで、半導体装置設計の自由度が低下するという課題がある。
また特許文献5には電子部品が実装されたリードフレームに放熱用リードフレームを取り付ける技術が開始されている。また特許文献6には電子部品が実装されたリードフレームと放熱用リードフレームの間を、電気絶縁性で且つ熱伝導性材料で接続し、放熱性を向上させる技術が開示されている。しかしながら、本技術では、電子部品が実装されない放熱用リードフレームを設けることで、電子部品の実装可能な面積が狭くなり、パワーモジュールを小型化しにくいという課題がある。
本発明の目的は、前記の課題を鑑み、小型、薄型、高放熱な多層フレーム実装構造を有する半導体装置を提供することにある。
上記目的を達成するために、本発明では、
第一及び第二の電子部品と、第一の電子部品が実装された第一の層のリードフレームと、前記第一の層のリードフレームの上方に積層して配置され、前記第二の電子部品が実装された第二の層のリードフレームと、前記第一及び第二の層のリードフレームと前記第一及び第二の電子部品とを封止する封止樹脂を有する半導体装置において、前記第一の電子部品は、前記第一の層のリードフレームの前記第二の層のリードフレームと対向する面に実装され、前記第一の層のリードフレームと前記第二の層のリードフレームとの間の距離が、前記第一の層のリードフレームから前記第一の電子部品の上面までの距離より短いことを特徴とする半導体装置を提供する。
小型、高放熱な多層フレーム実装構造を有する半導体装置を提供することができる。
第1の実施例における多層フレーム実装構造を有する半導体装置を模式的に示した側面図である。 第1の実施例における1層目、および2層目のリードフレーム近傍要部の斜視図である。 図2で示した要部の側面図である。 従来の多層リードフレーム実装構造である比較例1の側面図である。 実施例1と比較例1のモジュール厚さを比較した図である。 比較例1と実施例1における、1層目リードフレームに実装された電子部品の温度上昇値の比較図である。 図1に示した多層リードフレームモジュールの1層目の上面図である。 図1に示した多層リードフレームモジュールの2層目の上面図である。 図1に示した多層リードフレームモジュールの3層目の上面図である。 実施例1にて実施した多層リードフレームモジュール作製の工程表である。 図1に示したリードフレームモジュールにおける、回路パターンを形成した直後の1層目リードフレームである。 図11に示した回路パターン形成済みリードフレームに導電性材料を用いて、電子部品、チップ部品等の電子部品以外の電子部品を実装し、ブリッジ部を切断した状態での1層目リードフレーム上面図である。 封止樹脂で多層リードフレームモジュールを封止した後、タイバーを切断した状態での1層目リードフレーム上面図である。 他の多層フレーム実装構造を有する半導体装置を模式的に示した側面図である。 実施例2の形態における、1層目リードフレームに実装された電子部品の温度上昇値を、比較例1における1層目リードフレームに実装された電子部品と比較した結果である。 ソース電極―ドレイン電極間の電圧差と温度の関係の一例である。 2層目リードフレームのグランド電位面と、グランド電位面と対向する、1層目リードフレームの信号端子に超音波接続した銅の直方体の間に、封止樹脂より比誘電率が高い樹脂を塗布し、全体を封止樹脂で封止したリードフレームモジュールの要部断面図である。 実施例3におけるグランド電位面と対向する、リードフレームの信号端子間距離H3と静電容量の関係を示した図である。 電子部品から伸びる2本のリード部の先端部分とリード部の間を樹脂で被覆したのち、全体を封止樹脂で封止したリードフレーム構造を有する半導体装置の要部側面図である。 図19に示した要部の右側面図である。
以下、実施例により説明する。
第1の実施例を図1〜図13を用いて具体的に説明する。図1は、第1の実施例における多層フレーム実装構造を有する半導体装置を模式的に示した側面図である。
図1に示すように、複数の電子部品104が実装された、第1層目のリードフレーム101、第2層目のリードフレーム102、第3層目のリードフレーム103を積層し、全体を封止樹脂105で封止し、放熱シート106を介して筐体107にボルト(図1には未記載)で固定することで、多層リードフレームモジュールを製作した。図1において、符号108はリードフレーム層間接続材、符号101−3は第1層目リードフレームで構成された信号入力端子、符号102−1は第2層目リードフレームで構成された大電流入力端子、符号102−2は第2層目リードフレームで構成された大電流出力端子、符号102−3は第2層目リードフレームで構成された信号入力端子、符号103−3は第3層目リードフレームで構成された信号入力端子である。また、符号109は電子部品104と各リードフレーム101、102、103、との電気的接続及び機械的固定等に用いる導電性材料、符号110は導電性材料109より融点が低い導電性材料である。
ここで示した電子部品104は、交流を直流に変換したり、電圧を昇圧するなどによりモータを駆動したり、バッテリを充電したり、マイコンやLSIを動作させるなど、電源あるいは電力の制御や供給を行う半導体素子(パワーMOSFETやIGBT、ダイオードなど)である。他の電子部品(図1には未記載)として、コイルやコンデンサ、抵抗がある。
第1層目、第2層目、及び第3層目のリードフレーム101、102、103には厚さ1.0mmの銅合金(Cu−0.1Fe−0.03P(wt%))を用い、プレス加工にて回路パターンを形成した。実施例に用いることができるリードフレームは、Cu(銅)の他、Al(アルミニウム)、Ni(ニッケル)、Fe(鉄)を主成分とする金属板である。厚さ0.2mm以上2.0mm以下のものが一般的であるが、熱伝導性の観点から0.5mm以上が好ましい。この金属板を厚さ方向に貫通する分離溝により所望の回路を形成できる。リードフレームと封止樹脂間の密着性を向上させるため、リードフレームの表面にNi(ニッケル)、Sn(スズ)、はんだ等のメッキを施してもよい。
導電性材料には、はんだ(Sn−3.0Ag−0.5Cu(wt%))を用いた。導電性材料109の溶融温度は、導電性材料110の溶融温度より高い材料を用いればよい。これは、層間接続材108と各リードフレーム101、102、103を接続するときに、電子部品を電気的接続および機械的固定をしている導電性材料109が溶融することを防止するためである。本実施例に用いる導電性材料は、加熱処理により電気的接続と機械的固定が同時に行えるものであれば特に限定されないが、はんだや導電性ペーストが望ましい。これは、印刷やディスペンサにてリードフレーム上に導電性材料を塗布でき、生産性が高いためである。例えば、はんだを用いる場合には溶融開始温度が封止樹脂の効果処理温度以上のものであれば特に制限されないが、例えばはんだにはSn(スズ)とAu(金)合金系、Sn(スズ)とPb(鉛)合金系、Sn(スズ)とAg(銀)合金系、Sn(スズ)とAg(銀)とCu(銅)合金系、Sn(スズ)とAg(銀)とBi(ビスマス)合金系等のはんだやこれらに5wt%以下のIn(インジウム)、Ni(ニッケル)、Sb(アンチモン)、Bi(ビスマス)等を添加したものが用いられる。導電性ペーストは、導電性材料と接着性材料を混合したものである。
導電性ペーストを用いる場合、導電性材料としては特に制限されないが、Ag(銀)、Cu(銅)、Sn(スズ)、Pb(鉛)、Al(アルミニウム)、Pt(白金)、Au(金)等の金属系材料、ポリアセチレン等の有機系材料、黒鉛、フラーレン、カーボンナノチューブ等の炭素、または炭素化合物の何れか一つが、又は二つ以上が併用して用いられる。接着性成分として熱硬化性樹脂を用いる場合は、エポキシ樹脂、アクリル樹脂、ビスマレイミド系樹脂等が用いられる。接着性成分として熱可塑性樹脂を用いる場合は、熱可塑性ポリイミド、ポリエーテルイミド、ポリアミドイミド等の融点が250℃以上の樹脂を沸点が100℃以上300℃以下の有機溶媒に溶解して用いるのであれば特に限定されない。
封止樹脂105には、ビフェニル型エポキシ樹脂とAl2O3(酸化アルミニウム)を主成分とする樹脂を用いた。封止樹脂としては、樹脂封止成形できる熱硬化性樹脂組成物であればよく、特に望ましくはエポキシ樹脂、硬化剤、硬化促進剤並びに無機質充填材を有する、エポキシ樹脂組成物が望ましい。エポキシ樹脂組成物は、1分子中にエポキシ基を2個以上有するものであれば特に限定されない。例えば、o―クレゾールノボラック型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、臭素化エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂等が挙げられ、溶融粘度が低いビスフェニル型エポキシ樹脂が好ましい。硬化剤は、フェノール性水酸基、アミノ基、カルボニル基、酸無水物基等エポキシ樹脂を硬化する官能基を有するものであれば、特に限定されない。例えば、フェノールノボラック、キシリレン型フェノール樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールフェノールノボラック等が挙げられ、溶融粘度が低いフェノールノボラックが好ましい。
無機質充填材には、SiO2(シリカ)、Al2O3(酸化アルミニウム)、MgO(酸化マグネシウム)、BeO(酸化ベリリウム)のような酸化物や、Si3N4(窒化珪素)、BN(窒化ホウ素)、AlN(窒化アルミニウム)のような窒化物、AlSiC(アルミニウムシリコンカーバイト)等が用いられるが、機械的特性、硬化性、耐腐食性等のバランスのとれたSiO2(シリカ)が望ましい。SiO2(シリカ)は溶融SiO2(シリカ)及び結晶SiO2(シリカ)があるが、熱膨張係数が小さい溶融SiO2(シリカ)が好ましい。粒子形状は球、角、燐片状のどの形状でもよいが、高い流動性を有する球が好ましい。電気絶縁性としては、25℃の体積抵抗率が1×10^10(10の10乗)Ω・cm以上であればよい。無機質充填剤は、充填剤の95wt%以上が粒径0.1〜100μmの範囲にあり、かつ平均粒径が2〜20μmで球状の粉末が好ましい。この範囲の充填剤は最大充填分率が高く、高充填してもエポキシ樹脂組成物の溶融粘度は上昇しにくい。無機質充填剤の充填量は加熱硬化中に揮発する溶媒等の成分を除いたエポキシ樹脂組成物の全容積に対して50vol%以上であるのが好ましい。これは、腐食性成分が封止材中に存在できる量が少なくなるためである。
硬化促進剤は、エポキシ樹脂との場合には硬化反応を促進させるものならば種類は限定されない。例えば、トリフェニルホスフィン、トリフェニルホスフィン・トリフェニルボロン、テトラフェニルホスホニウム・テトラフェニルボレート、ブチルトリフェニルホスホニウム・テトラフェニルボレート等のリン化合物、2−フェニル−4−ベンジル−5−ヒドロキシメチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシメチルイミダゾール、2−エチル−4−メチルイミダゾール等のイミダゾール化合物、1,8−ジアザビシクロ[5.4.0]ウンデセン−7、ジアミノジフェニルメタン、トリエチレンジアミン等のアミン化合物等が挙げられる。エポキシ樹脂組成物には、必要に応じて離型剤、着色剤、可とう化剤、難燃助剤、溶媒等を添加することができる。
樹脂封止成形の成形方法にはトランスファーモールド成形、射出成形、ポッティング成形等を用いることができるが、トランスファーモールド成形が望ましい。これは、トランスファーモールド成形が量産性、信頼性の点で優れているからである。エポキシ樹脂組成物を用いトランスファーモールド成形する場合、成形温度は150℃以上200℃未満の範囲で設定される。これは、150℃未満では硬化反応が遅く、離型性が悪いためである。また離型性を上げるには長い成形時間が必要となり量産性が悪くなる。また、200℃以上では、硬化反応が早く進行し流動性が低下するため未充填となってしまう。このため、通常175℃付近の成形温度で成形される。
また、放熱シート106には、シリコーン樹脂と無機充填材であるAl2O3(酸化アルミニウム)を主成分とする樹脂シートを用いた。放熱シートには、シリコーン系樹脂のほか、オレフィン系樹脂等を用いてもよく、耐熱温度等の使用環境から樹脂を選定すればよい。無機充填材には、Al2O3(酸化アルミニウム)のほか、SiO2(シリカ)、MgO(酸化マグネシウム)、BeO(酸化ベリリウム)のような酸化物や、Si3N4(窒化珪素)、BN(窒化ホウ素)、AlN(窒化アルミニウム)のような窒化物、AlSiC(アルミニウムシリコンカーバイト)等が用いられるが、熱伝導率、粒子形状等のからAl2O3(酸化アルミニウム)が望ましい。また放熱シートと同様の組成であれば、放熱グリースを用いてもよい。
図2は、図1の1層目リードフレーム101および2層目リードフレーム102近傍の要部斜視図(導電性材料109は記載)である。リードフレーム102に実装された電子部品104が、リードフレーム101から構成される回路パターンの間に存在するように配置することにより、リードフレーム101とリードフレーム102の距離H1を、電子部品104が実装されたリードフレーム面から電子部品104の上面までの距離H2より短くした。本実施例においては、電子部品104が実装されたリードフレーム面から電子部品104の上面までの距離H2は概ね5mmとした。また、電子部品104のドレイン電極は略10mm角である。図3は、図2の側面図である。1層目リードフレームと2層目リードフレームとの距離H1は4mmとした。図4は、従来の多層リードフレーム実装構造である比較例1の側面図である。従来構造で実施例1で用いた電子部品104と同一の電子部品を実装した場合、リードフレーム間の距離H1は概ね6mmとなった。
図5は、実施例1と比較例1のモジュール厚さを比較した図である。モジュール厚さとは、第3層目のリードフレーム103の電子部品実装面と反対側の面から、封止樹脂105で封止された多層リードフレームモジュールの上面までの距離をいう。リードフレーム間距離H1を電子部品が実装されたリードフレーム面から電子部品の上面までの距離H2より短かくすることにより、全体のモジュール厚さを低減できた。またリードフレーム間の熱抵抗が低減され、比較例1の多層リードフレーム実装構造に比べ第1層目のリードフレーム101に実装された電子部品104、および第2層目のリードフレーム102に実装された電子部品104の放熱性が向上できる。図6は、比較例1と実施例1における、1層目リードフレームに実装された電子部品の温度上昇値の比較図である。図6のとおり、比較例1の構造での1層目リードフレーム101に実装された電子部品104の温度上昇は、実施例1の構造での1層目リードフレーム101に実装された電子部品104の温度上昇より高かった。
図7は、図1に示した多層リードフレームモジュールの1層目の上面図である。1層目リードフレーム101には、複数個の電子部品104や複数のチップ部品(シャント抵抗、チップコンデンサ等、図示せず)が導電性材料109(図示せず)にて実装されている。符号101−3は信号伝送用端子であり、1層目リードフレーム101から構成されている。信号伝送用端子101−3は、電子部品104のON/OFFを制御するための電極に電気的に接続され、例えば、パワーMOSFETやIGBTのゲート電極に接続され、電子部品104の制御に用いられる。さらに、層間接続材108にて、1層目リードフレーム101と2層目リードフレーム102が電気的に接続されている。符号105は封止樹脂を示す。符号104−2は、2層目リードフレーム102に実装された電子部品104の実装位置を示す。1層目リードフレーム101は、2層目リードフレーム102に実装された電子部品104の実装位置104−2を避けて回路パターンが形成されることで、1層目リードフレーム101と2層目リードフレーム102との距離H1を、電子部品104が実装されたリードフレーム面から電子部品104の上面までの距離H2より短くした。信号用端子101−3を封止樹脂の外側で筐体や放熱フィンと熱的に接続することで、多層リードフレームモジュールの放熱性を向上できる。熱的に接続するとは、接続部の等価熱伝導率が雰囲気の熱伝導率以上であることを示す。信号用端子と筐体、放熱フィンなどを熱的に接続するには、超音波接続、溶接、はんだなどによる金属接続、高熱伝導性樹脂塑性物から選ばれる1種を用いればよい。より好ましくは、超音波接続、溶接を用いることで、信号用端子と筐体間に空気層や介在物が存在しない接続がよい。層間接続材108は、リードフレームは横5mm、縦5mm、高さ7mmの銅合金(Cu−0.1Fe−0.03P(wt%))を用いた。実施例に用いることができる層間接続材は、Cu(銅)の他、Al(アルミニウム)、Ni(ニッケル)を主成分とする立方体である。層間接続材と封止樹脂間の密着性を向上させるため、層間接続材の表面にNi(ニッケル)、Sn(スズ)、はんだ等のメッキを施したりてもよい。
図8は、図1に示した多層リードフレームモジュールの2層目の上面図である。1層目リードフレームと同様、2個の電子部品104が導電性材料109(図示せず)にて2層目リードフレーム102に実装されている。2層目リードフレーム102には、外部より電源系となる大電流入力端子102−1と、出力端子102−2と、信号伝送用端子102−3が設けられている。大電流入力端子102−1より入力された電流は、複数個の電子部品(パワーMOSFETやIGBT等)104がONになっているリードフレームに通電されるとともに、複数個の電子部品(パワーMOSFETやIGBT等)104がONになっているリードフレームに実装された、複数のチップ部品111(シャント抵抗、チップコンデンサ等)に通電される。符号104−3は、3層目リードフレーム103に実装された電子部品104の実装位置を示す。2層目リードフレーム102は、3層目リードフレーム103に実装された電子部品104の実装位置104−3を避けて回路パターンが形成されている。
図9は、図1に示した多層リードフレームモジュールの3層目の上面図である。1層目リードフレームと同様、2個の電子部品104が導電性材料109(図示せず)にて3層目リードフレーム103に実装されている。符号103−3は信号伝送用端子であり、3層目リードフレーム103から構成されており、電子部品104のON/OFFを制御するための電極に電気的に接続されている。
図10は、実施例1にて実施した多層リードフレームモジュール作製の工程表である。まず所望の回路パターンに対応したリードフレームを作製した(S801)。本実施例では、プレス加工にて回路パターンを作製した。プレス加工に代えて、エッチングにてリードフレームに所望の回路パターンを形成してもよい。エッチングで回路パターンを形成されるリードフレームの厚さは2.0mm以下が好ましく、1.5mm以下がより好ましい。1.5mm以下にすることで、寸法の10%以下の精度でパターン形成可能となる。
その後、リードフレーム表面を粗化した(S802)。本実施例では、射出圧力0.25MPaでジルコングリットを3分間射出するサンドブラスト法を用いた。表面粗化後、リードフレーム上に導電性材料109をディスペンサで供給した(S803)。その後、層間接続材を2層目リードフレーム、3層目リードフレーム上に搭載し、続いて電子部品をリードフレーム上に搭載した(S804)。リードフレーム、電子部品搭載後、加熱により電気的、機械的に電子部品とリードフレームを接続した(S805)。
接続後、Ar(アルゴン)プラズマ洗浄を施した(S806)。洗浄条件はAr(アルゴン)流量は8sccm、圧力12Pa、処理時間180秒とした。洗浄後、リードフレーム上に供給した導電性材料109より低融点の導電性材料110を、層間接続材上面にディスペンサで供給した(S807)。その後、3枚のリードフレームを積層し(S808)、加熱により3枚のリードフレームを接続した(S809)。その後、前記と同条件のAr(アルゴン)プラズマ洗浄を施した(S810)。洗浄後、封止材にて封止した(S811)。封止にはトランスファーモールド成形機を用いた。成形条件は、金型温度180℃、トランスファー圧力1500kg、成形時間3分とした。樹脂封止が完了したのち、金型からリードフレームモジュールを取り出した。その後、175℃恒温槽にて5時間、封止材を後硬化した(S812)。最後に、封止材105の外側にある、端子以外のリードフレームであるタイバーを切断し、端子をNi(ニッケル)メッキした(S813)。
図11は、図1に示したリードフレームモジュールにおける、回路パターンを形成した直後の1層目リードフレーム101である。浮島となるリードフレーム101−4は、ブリッジ部101−5にて、仮固定した。ここで浮島となるリードフレーム101−4とは、ブリッジ部101−5を除くと、リードフレームの外枠101−6から独立したリードフレームのことを示す。図11において、符号101−7は1層目リードフレームから形成されるタイバー、符号101−8はリードフレームを積層して配置する際に用いる、位置合わせ用の貫通孔である。
図12は、図11に示した回路パターン形成済みリードフレーム101に導電性材料109(図12には未記載)を用いて、電子部品104、チップ部品等の電子部品104以外の電子部品111を実装し、ブリッジ部101−5を切断した状態での1層目リードフレーム上面図を示す。符号108−1は、層間接続材108が1層目リードフレーム101に接続される位置を示す。
図13は、封止樹脂105で多層リードフレームモジュールを封止した後、タイバー101−7を切断した状態での1層目リードフレーム上面図である。なお、タイバー101−7は1層目リードフレーム101の一部からなり、封止時に封止樹脂105の流出をせき止めるものであり本実施例では、幅1.5mmとした。
本実施例では、リードフレームの表面粗化は、サンドブラスト法を用いたが、本実施例に限らず、例えば黒化処理や表面粗化剤による処理も有効である。また本実施例では、銅の直方体を導電性材料にてリードフレームに電気的接続するとともに、機械的固定したが、これに限定する必要はなく、電子部品を実装する前に、銅の直方体の一面をリードフレームに超音波接続し、銅の直方体の超音波接続した面と反対側の面に導電性材料を塗布しておき、電子部品搭載時に、電子部品とリードフレーム間に塗布した導電性材料と同時に加熱することで電気的接続、および機械的固定してもよい。銅の直方体をリードフレームに超音波接続することで、多層リードフレームモジュール内で使用する導電性材料を1種類にすることができ、工程管理が容易になる。また導電性材料の加熱硬化工程数が減るため、多層リードフレームモジュール作製工程を省エネルギ化できる。
本実施例では、多層リードフレームパッケージは、電気絶縁性があるシリコーン樹脂と無機充填材Al2O3(酸化アルミニウム)を主成分とする放熱シート106を介して、筐体107にボルトで固定されていたが、放熱シートに限らず、熱伝導率や電気絶縁性等の同等の物性を有するのグリースを用いてもよく、スクリーン印刷、またはディスペンサで供給可能な放熱グリースならより好ましい。
かかる結果、小型、薄型で高放熱な多層リードフレーム実装構造を提供できる。
本実施例に係る半導体装置は、エンジン用電子制御装置、電動パワーステアリング用電子制御装置、電動ブレーキ用電子制御装置などの車載機器や、鉄道用インバータ装置、昇降機の制御など都市インフラの制御装置などに適用できる。
第2の実施例を図14〜図16を用いて説明する。なお、実施例1に記載され、本実施例に未記載の事項は実施例1と同様である。
図14は、他の多層フレーム実装構造を有する半導体装置を模式的に示した側面図である。図1と同じ符号のものは同じものを示す。本実施例では、1層目リードフレーム101の各電子部品104、111搭載面と、2層目リードフレーム102の各電子部品104、111搭載面を対向するように積層し、1層目リードフレーム101の各電子部品104、111搭載面の反対側の面が封止樹脂105より露出するよう、リードフレームモジュール全体を封止樹脂105にて樹脂封止した。ここで、層間接続材108と各リードフレーム101、102、103を電気的に接続し、且つ機械的に固定する導電性材料109の厚さばらつきにより、1層目リードフレーム101の各電子部品104、111搭載面の反対側の面の一部、または全面が封止樹脂105に覆われる場合がある。その場合は、1層目リードフレーム101の各電子部品104、111搭載面の反対側の面を研磨することで、1層目リードフレーム101の各電子部品104、111搭載面の反対側の面を封止樹脂105から露出させることができる。その後、本実施例で作製した多層リードフレームモジュールの、1層目リードフレーム101の封止樹脂105より露出した面上に、接着剤112を用いて放熱フィン113を搭載した。接着剤にはシリコーン樹脂とAl2O3(酸化アルミニウム)を主成分とする接着剤を用いたが、これに限らず、熱伝導率が0.2W/mK以上の接着剤であれば、多層フレームパッケージと放熱フィン113の間の接触熱抵抗を低減でき、フィンを用いることの放熱性向上を妨げることがない。
図15は、実施例2の形態における、1層目リードフレーム101に実装された電子部品104の温度上昇値を、比較例1における1層目リードフレーム101に実装された電子部品104と比較した結果である。なお、温度は次の方法で測定した。まずジャンクション温度を測定する電子部品104(パワーMOSFET)単体で、ソース電極―ドレイン電極間の電圧差と温度の関係を実測した。図16に、ソース電極―ドレイン電極間の電圧差と温度の関係の一例である。本実施例で使用した電子部品104(パワーMOSFET)と比較例1で使用した電子部品104(パワーMOSFET)はほぼ同じ値であった。ジャンクション温度は図16を用いて、ソース電極―ドレイン電極間の電圧差から換算した。
本実施例のごとく、1層目リードフレーム101の各電子部品104、111搭載面の反対側の面を封止樹脂105から露出させ、接着剤112を介して放熱フィン113を搭載することで、放熱性が向上できることを見出した。かかる結果、小型、薄型で高放熱な多層リードフレーム実装構造を提供できる。
第3の実施例を図17〜図18を用いて説明する。なお、実施例1〜2に記載され、本実施例に未記載の事項は実施例1〜2と同様である。
図17は、2層目リードフレーム102のグランド電位面と、2層目リードフレーム102のグランド電位面と対向する、1層目リードフレーム101の信号伝送回路に超音波接続した銅の直方体118の間に、封止樹脂105(図17に未記載)より比誘電率が高い樹脂115を塗布し、全体を封止樹脂105(図17に未記載)で封止したリードフレームモジュールの要部断面図である。超音波接続は、振幅20μm、超音波発振時間0.5s、ツール押し付け圧力200MPaの条件で、室温中、大気中で行った。符号116は、1層目リードフレーム101の信号端子に銅の直方体118を超音波接続した際、超音波を発振したツール痕を示す。ツール痕116のバリがリードフレー面から大きく盛り上がった場合は、研磨等によりバリを除去してから、リードフレームを積層し、全体を樹脂封止してもよい。符号117は、1層目リードフレーム101の信号伝送回路と銅の直方体118の接合界面を示す。超音波接続することで、1層目リードフレーム101の信号伝送回路と銅の直方体118が一体になった部分と、界面が残る部分ができる。ここでグランド電位面とは、2層目リードフレームで形成された大電流出力端子102−2と同電位のリードフレーム面を示す。
本実施例の場合、封止樹脂105より比誘電率が高い樹脂115は、イオン性基を含有するポリイミド樹脂と、Al2O3(酸化アルミニウム)を主成分とした樹脂を用いた。本実施例で用いた樹脂の比誘電率は、1MHz、0.1V印加で30であった。グランド電位面と対向する、リードフレームの信号端子間距離H3を20μm以上150μm未満とし、グランド電位面と信号端子間に封止樹脂105(図17に未記載)より比誘電率が高い樹脂115を塗布することで、グランド電位面と信号伝送回路間にコンデンサ部を作製でき、ノイズ低減できる。すなわち、グランド電位面と対向する、リードフレームの信号伝送回路間距離H3が20μm未満であると電気絶縁性が低下し、短絡不良が発生し易くなる。一方、グランド電位面と対向する、リードフレームの信号端子間距離H3が150μm以上になると、封止樹脂105(図17に未記載)より比誘電率が高い樹脂115を塗布しても、図18に示すとおり、静電容量が大きくならず、ノイズ低減効果が発現しない。ここで図18は、実施例3におけるグランド電位面と対向する、リードフレームの信号伝送回路間距離H3と静電容量の関係を示した図である。
封止樹脂より比誘電率が高い樹脂115としては、イオン性基を含有するポリイミド樹脂、該ポリイミド樹脂を溶融可能な有機溶剤、水、イオン性基と極性が異なるイオン性化合物に、必要に応じて高誘電率粉末を含有させた組成物を用いることで、機械的、化学的に安定したコンデンサ部を形成できる。
樹脂115としては、アニオン性、またはカチオン性高分子樹脂である、アクリル系、エポキシ系、ポリイミド系等を単独で、または、これらの樹脂の任意の組合せによる混合物として使用できる。また高分子樹脂に粘着性を付与するため、ロジン系、テルペン系、石油樹脂等の粘着性付与樹脂を必要に応じて添加することも可能である。高誘電率粉末は、TiO2(酸化チタン),BaTiO3(チタン酸バリウム),Al2O3(酸化アルミニウム)などが挙げられることができるが、これに限定はされない。これらを1種または複数種を樹脂組成物に含有させることにより、リードフレーム間の誘電率を制御することができる。なお、通常、ポリイミド樹脂単独では、誘電率3.5程度であるが、高誘電率粉体を含有させつことにより、20程度まで誘電率を変えることができる。
かかる結果、低ノイズ、小型、薄型で高放熱な多層リードフレーム実装構造を提供できる。
第4の実施例を図19を用いて説明する。なお、実施例1〜3に記載され、本実施例に未記載の事項は実施例1〜3と同様である。
図19は、電子部品104から伸びる2本のリード部104−4の先端部分とリード部104−4の間を樹脂114で被覆したのち、全体を封止樹脂105で封止したリードフレーム構造を有する半導体装置の要部側面図である。図20は、図19に示した要部の右側面図である。図19、図20に示したとおり、樹脂114を滴下することで、電子部品104のリード部104−4とリードフレームとの電気的接続と、機械的固定のために用いる導電性材料109が、塗布時にリード部104−1に垂れたり、導電性材料109溶融時に電子部品104が回転等の位置ずれが生じても、電子部品104が実装されたリードフレームの上に積層され配置されたリードフレームのとの短絡不良を防止できる。
本実施例で用いた樹脂114は、25℃の体積抵抗率が10の10乗Ωcm以上の樹脂を用いた。樹脂114のその他の組成、物性は、封止樹脂105や導電性材料に対して密着性を有するものであれば、特に限定されない。体積抵抗率が10の10乗Ωcm以上の樹脂を用いることにより、樹脂114がリードフレームと接触しても短絡不良の原因とならないことを見出した。
また、硬化前物性がチクソ性1.2以上及び粘度400Pa・s以下の液状である樹脂が、ディスペンサによって滴下された後、加熱硬化させられることで、電気絶縁性を有する樹脂の皮膜を容易に形成でき、作業性が向上することを見出した。
チクソ性とは、25℃における、ずり速度1(1/s)の粘度をずり速度10(1/s)の粘度で割った値であり、粘度とは、25℃におけるずり速度10(1/s)の時の粘度である。これは、液状材料のチクソ性が1.2より小さいと、ディスペンサで塗布する際にリードフレームの一部に限定して被覆しにくいためであり、液状材料の粘度が、400Pa・sより大きいとディスペンサで塗布する際に流れにくく作業性が低下するためである。
具体的には、液状材料として、エポキシ樹脂、アクリル樹脂、ビスマレイミド系樹脂等を主成分として用いることができる。この中に必要に応じて粒径1μm以下のセラミクス等の絶縁性粒子を0.01〜50wt%添加してもよい。また、液状材料として、ポリイミド、ポリエーテルイミド、ポリアミドイミド、ポリアミド等の熱可塑性樹脂を沸点が100〜300℃の有機溶媒に溶かしたものを用いることができる。この中に必要に応じて粒径1μm以下のセラミクス等の絶縁性粒子を0.01〜50wt%添加してもよい。絶縁性粒子を添加すると、熱伝導率とチクソ性、粘度、弾性率を調整することができる。
以上、実施例1〜4により多層フレーム実装構造を有する半導体装置について説明したが、本発明は、これら実施例に限定されるものではなく、種々の設計変更を行うことができるものである。
101・・・1層目のリードフレーム、101−3・・・1層目のリードフレームで形成された信号端子、101−4・・・浮島となる1層目リードフレーム、101−5・・・1層目リードフレームで形成されたブリッジ部、101−6・・・1層目リードフレームの外枠、101−7・・・1層目リードフレームで形成されたタイバー、102・・・2層目のリードフレーム、102−1・・・2層目のリードフレームで形成された大電流入力端子、102−2・・・2層目のリードフレームで形成された大電流出力端子、102−3・・・2層目のリードフレームで形成された信号端子、103・・・3層目のリードフレーム、103−3・・・3層目のリードフレームで形成された信号端子、104・・・電子部品、104−2・・・2層目のリードフレームに実装された電子部品の実装位置、104−3・・・3層目のリードフレームに実装された電子部品の実装位置、104−4・・・電子部品のリード部、105・・・封止樹脂、106・・・放熱シート、107・・・筐体、108・・・リードフレーム層間接続材、109・・・導電性材料、110・・・導電性材料109より融点が低い導電性材料、111・・・電子部品104以外の電子部品、112・・・接着剤、113・・・放熱フィン、114・・・電子部品104のリード部を被覆する樹脂、115・・・封止樹脂105より比誘電率が高い樹脂、116・・・ツール痕、117・・・接続界面、118・・・銅の直方体。

Claims (12)

  1. 第一及び第二の電子部品と、
    第一の電子部品が実装された第一の層のリードフレームと、
    前記第一の層のリードフレームの上方に積層して配置され、前記第二の電子部品が実装された第二の層のリードフレームと、
    前記第一及び第二の層のリードフレームと前記第一及び第二の電子部品とを封止する封止樹脂を有する半導体装置において、
    前記第一の電子部品は、前記第一の層のリードフレームの前記第二の層のリードフレームと対向する面に実装され、前記第一の層のリードフレームと前記第二の層のリードフレームとの間の距離が、前記第一の層のリードフレームから前記第一の電子部品の上面までの距離より短いことを特徴とする半導体装置。
  2. 請求項1において、
    前記第二の層のリードフレームは、複数のリードフレームで構成され、
    前記第一の電子部品は、前記第二の層の複数のリードフレームに囲まれた空間に配置されていることを特徴とする半導体装置。
  3. 請求項1に記載の半導体装置において、
    前記第一のリードフレームの前記第一の電子部品を実装した面とは反対の面は、前記封止樹脂より露出していることを特徴とする半導体装置。
  4. 請求項1に記載の半導体装置において、
    前記第一の層のリードフレームと前記第二の層のリードフレームとは、層間接続材により接続され、
    前記層間接続材は、前記封止樹脂により封止されていることを特徴とする半導体装置。
  5. 請求項4に記載の半導体装置において、
    前記層間接続材によって接続されることにより、前記第一の層のリードフレームと前記第二の層のリードフレームとは電気的に接続されていることを特徴とする半導体装置。
  6. 請求項1に記載の半導体装置において、
    第三の電子部品と、当該第三の電子部品を実装した第三の層のリードフレームとを備え、
    前記第三の層のリードフレームは、前記第二の層のリードフレームの上方に配置されるとともに、前記第二の層のリードフレームと対向した面に前記第三の電子装置を実装しており、
    前記第二の層のリードフレームは、前記第三の層のリードフレームと対向した面に前記第二の電子装置を実装しており、
    前記第二の層のリードフレームから、前記第三の電子装置までの距離は、前記第二の電子装置の上面までの距離よりも小さいことを特徴とする半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記第三のリードフレームの前記第三の電子部品を実装した面とは反対の面は、前記封止樹脂より露出していることを特徴とする半導体装置。
  8. 請求項3または請求項7に記載の半導体装置において、
    前記第一の層のリードフレームまたは前記第三の層のリードフレームの露出した部分に接続された放熱部材を備えたことを特徴とする半導体装置。
  9. 請求項1に記載の半導体装置において、
    前記第一の層のリードフレームと前記第二の層のリードフレームとの間に、前記封止樹脂より比誘電率が高い樹脂が存在していることを特徴とする半導体装置。
  10. 請求項9において、
    前記比誘電率の高い樹脂をはさむリードフレームは、一方が信号伝送回路であり、他方がグラウンド回路であることを特徴とする半導体装置。
  11. 請求項10に記載の半導体装置において、
    前記樹脂をはさむ前記信号伝送回路と前記グラウンド回路との距離が20μm以上150μm未満であることを特徴とする半導体装置。
  12. 請求項1乃至11のいずれか一項に記載の半導体装置において、
    前記第一の層のリードフレームまたは前記第二の層のリードフレームは、複数のリードフレームで構成され、
    当該リードフレームは、同じ層の他のリードフレームと、前記封止樹脂とは異なる樹脂で接続されていることを特徴とする半導体装置。
JP2009207685A 2009-09-09 2009-09-09 半導体装置 Pending JP2011060927A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009207685A JP2011060927A (ja) 2009-09-09 2009-09-09 半導体装置
CN2010102359519A CN102024799A (zh) 2009-09-09 2010-07-22 半导体装置
US12/868,303 US20110058342A1 (en) 2009-09-09 2010-08-25 Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009207685A JP2011060927A (ja) 2009-09-09 2009-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JP2011060927A true JP2011060927A (ja) 2011-03-24

Family

ID=43647628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009207685A Pending JP2011060927A (ja) 2009-09-09 2009-09-09 半導体装置

Country Status (3)

Country Link
US (1) US20110058342A1 (ja)
JP (1) JP2011060927A (ja)
CN (1) CN102024799A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511073A (ja) * 2012-03-23 2015-04-13 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
WO2016084180A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 半導体モジュールおよび半導体駆動装置
JP2020077781A (ja) * 2018-11-08 2020-05-21 新光電気工業株式会社 電子部品及び電子部品の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054513A (ja) * 2010-09-03 2012-03-15 Toshiba Corp 半導体パッケージ
JP6141064B2 (ja) * 2013-03-21 2017-06-07 日立オートモティブシステムズ株式会社 回路基板と筐体の接続方法
JP5932704B2 (ja) * 2013-04-04 2016-06-08 株式会社日本自動車部品総合研究所 電力変換装置
KR20150090616A (ko) * 2014-01-29 2015-08-06 삼성전기주식회사 전력반도체 모듈
TWI550823B (zh) * 2014-04-10 2016-09-21 南茂科技股份有限公司 晶片封裝結構
US11416046B2 (en) * 2015-11-05 2022-08-16 Henkel Ag & Co. Kgaa Compositions having a matrix and encapsulated phase change materials dispersed therein, and electronic devices assembled therewith
JP6722568B2 (ja) * 2016-11-17 2020-07-15 サンコール株式会社 半導体素子取付用基板端子板の製造方法
EP3499560B1 (en) * 2017-12-15 2021-08-18 Infineon Technologies AG Semiconductor module and method for producing the same
EP4003632B1 (en) 2019-07-25 2023-12-13 Hitachi Energy Ltd Power semiconductor module and method of forming the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JP3538290B2 (ja) * 1997-01-09 2004-06-14 株式会社ルネサステクノロジ 配線部材およびこれを有するリードフレーム
WO2004070792A2 (en) * 2003-02-04 2004-08-19 Advanced Interconnect Technologies Limited Thin multiple semiconductor die package
JP4037810B2 (ja) * 2003-09-05 2008-01-23 Necアクセステクニカ株式会社 小型無線装置及びその実装方法
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor
US7612439B2 (en) * 2005-12-22 2009-11-03 Alpha And Omega Semiconductor Limited Semiconductor package having improved thermal performance
US7375415B2 (en) * 2005-06-30 2008-05-20 Sandisk Corporation Die package with asymmetric leadframe connection
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
SG149726A1 (en) * 2007-07-24 2009-02-27 Micron Technology Inc Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2009064854A (ja) * 2007-09-05 2009-03-26 Nec Electronics Corp リードフレーム、半導体装置、及び半導体装置の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511073A (ja) * 2012-03-23 2015-04-13 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
JP2018137466A (ja) * 2012-03-23 2018-08-30 日本テキサス・インスツルメンツ株式会社 モジュールとして構成されるマルチレベルリードフレームを有するパッケージングされた半導体デバイス
WO2016084180A1 (ja) * 2014-11-27 2016-06-02 三菱電機株式会社 半導体モジュールおよび半導体駆動装置
JPWO2016084180A1 (ja) * 2014-11-27 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体駆動装置
US9978670B2 (en) 2014-11-27 2018-05-22 Mitsubishi Electric Corporation Semiconductor module and semiconductor driving device
JP2020077781A (ja) * 2018-11-08 2020-05-21 新光電気工業株式会社 電子部品及び電子部品の製造方法
JP7268988B2 (ja) 2018-11-08 2023-05-08 新光電気工業株式会社 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
CN102024799A (zh) 2011-04-20
US20110058342A1 (en) 2011-03-10

Similar Documents

Publication Publication Date Title
JP2011060927A (ja) 半導体装置
JP4089636B2 (ja) 熱伝導性樹脂シートの製造方法およびパワーモジュールの製造方法
CN104637832B (zh) 半导体装置及其制造方法
JP5472498B2 (ja) パワーモジュールの製造方法
JP4023397B2 (ja) 半導体モジュールおよびその製造方法
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JP2010034238A (ja) 配線板
JP2009289920A (ja) 半導体装置の製造方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP4967701B2 (ja) 電力半導体装置
JP2006013080A (ja) 半導体モジュールおよびその製造方法
JP3830860B2 (ja) パワーモジュールとその製造方法
JP2010192591A (ja) 電力用半導体装置とその製造方法
JP2008218617A (ja) 放熱基板及びこれを用いた回路モジュール
JP2011100757A (ja) 電子部品及びその製造方法
JP4784150B2 (ja) 半導体装置および、半導体装置の製造方法
JP4283741B2 (ja) 樹脂モールド型モジュールとその製造方法
JP2001057408A (ja) パワーモジュールとその製造方法
JP2005056944A (ja) 電子回路装置
JP2002076190A (ja) 回路基板、半導体装置及びこれらの製造方法
JP2010192807A (ja) 半導体装置
JP2010003718A (ja) 放熱基板とその製造方法及びこれを用いたモジュール
JP4635977B2 (ja) 放熱性配線基板
JP4492257B2 (ja) 半導体モジュールおよびその製造方法
JP5613100B2 (ja) 半導体装置の製造方法