JP6722568B2 - 半導体素子取付用基板端子板の製造方法 - Google Patents

Description

本発明は、半導体素子、例えば消費電力の大きく発熱量が多いＬＥＤチップ、ＬＳＩ、ＣＰＵなどの素子を取り付けるための部分を有するとともに、電極線との接続を行なう端子部分も有する半導体素子取付用基板端子板の製造方法に関するものである。

従来から消費電力が大きいＬＥＤ素子においては、チップをガラスエポキシ材に封じ込めて端子を表出した構成としているものがある。そしてこの種のＬＥＤ素子では発熱量が大きいことから、特許文献１、２、３に示されているようにＬＥＤ素子を取り付けた基板に、放熱板の役割も兼ねるベース基板を接着したり、ＬＥＤ実装基板に対してＬＥＤ素子の実装面とは反対となる面に別部材としてヒートシンクを取り付けており、さらにはＬＥＤ実装基板の反対面に熱伝導シートを介して放熱板を重ねて、その放熱板に切り起こしした板片を設けるようにした工夫も行われている。

特開２０１０−２６７４６８号公報 特開２００８−１９２９４０号公報 特開２０１１−１２９４４０号公報

しかしながら、上述した従来の技術は、ＬＥＤ素子が実装されている基板やＬＥＤチップが接続されている基板（ＬＥＤチップにワイヤボンディングにて接続の基板）に、別部品である放熱板やヒートシンクを取り付けており、部品点数が多くなるという不具合がある。そして部品同士を重ね合わせした面が増して熱損失が大きくなり、ＬＥＤ素子やＬＥＤチップからの熱を逃がし難くなる不具合がある。

また別部品である上記放熱板やヒートシンクを密着させるようにして取り付けなければならず、この放熱板やヒートシンクの取付作業が煩雑になるという不具合もあった。

上述した点はＬＥＤ素子やＬＥＤチップ用のものに限られた欠点ではなく、発熱するＬＳＩ，ＣＰＵなどの半導体素子製品用のものの場合でも同様の欠点であった。

そこで本発明は上記事情に鑑み、基板端子板を構成する導体板自体を利用して放熱性を確保しながら部品点数を削減することを課題とし、簡易な構造でありながらも放熱が良好となる基板端子板を得ることを目的とするものである。

（請求項１の発明）
本発明は上記課題を考慮してなされたもので、半導体素子を配置可能にした素子取付部を有し、前記素子取付部に配される半導体素子に電気を供給する電極線を取付可能にした電極端子部を有する半導体素子取付用基板端子板を、それぞれ導電性を有する上基板と下基板とを重ね合わせして得る方法であって、
導電性金属板からなる上基板用導体板に、該上基板用導体板での前記素子取付部の周囲となる複数位置で放熱フィンの切り起こしを行なって、放熱フィンとこの放熱フィンの切り起こしにより開いた放熱口とを設けた後、この上基板用導体板を絶縁性の塗装膜で被覆して前記上基板を形成し、
導電性金属板からなる下基板用導体板を絶縁性の塗装膜で被覆して前記下基板を形成し、
前記下基板と前記上基板とを重ね合わせて上下から加圧するとともに加熱する加圧加熱処理を下基板と上基板とに施して、塗装膜を完全硬化させることにより、下基板の塗装膜と上基板の塗装膜とを接着させ、
前記接着により下基板と上基板とが電気的に絶縁された積層状態で連結されて、素子取付部の周囲に、起きた形状にして塗装膜で被覆された放熱フィンが放熱口の辺部に位置している半導体素子取付用基板端子板を得ることを特徴とする半導体素子取付用基板端子板の製造方法を提供して、上記課題を解消するものである。

（請求項２の発明）
そして本発明において、上記下基板用導体板には、上記上基板用導体板での放熱口に対応する位置にして放熱口が設けられていて、この放熱口を設けた下基板用導体板を上記塗装膜で被覆して上記下基板を形成することが可能である。

（請求項３の発明）
また本発明において、上記下基板用導体板に、上記上基板用導体板での放熱口に対応する位置で切り起こしを行なって、上基板用導体板での前記放熱口に挿入可能な放熱フィンとこの放熱フィンを切り起こしにより開いた放熱口とを設けた後、この放熱フィンと放熱口とが設けられた下基板用導体板を上記塗装膜で被覆して上記下基板を形成し、
下基板の前記放熱フィンを上基板の放熱口に挿入させるとともに、下基板の前記放熱口を上基板の放熱口に対応位置させるようにして、下基板と上基板との上記重ね合わせをし、
この下基板と上基板との重ね合わせにより、下基板の放熱口と上基板の放熱口とが重なって端子板厚さ方向に通る貫通部を形成し、下基板の放熱フィンを上基板の放熱口を通して上基板の放熱フィンと同方向に起立させることが可能である。

（請求項４の発明）
また本発明において、上記下基板の塗装膜を、下基板と上基板との上記重ね合わせをする前に下基板に加熱処理を施すことにより完全硬化させるとともに、上記上基板の塗装膜を、下基板と上基板との重ね合わせをする前に上基板に加熱処理を施すことにより半硬化させ、
塗装膜が完全硬化の前記下基板と塗装膜が半硬化の前記上基板とを重ね合わせ、この重ね合わせた下基板と上基板とに上記加圧加熱処理を施して、上基板の前記半硬化の塗装膜を完全硬化させることにより、下基板の塗装膜と上基板の塗装膜とを接着させることが可能である。

（請求項５の発明）
また本発明において、上記下基板の塗装膜を、下基板と上基板との上記重ね合わせをする前に下基板に加熱処理を施すことにより半硬化させるとともに、上記上基板の塗装膜を、下基板と上基板との重ね合わせをする前に上基板に加熱処理を施すことにより半硬化させ、
塗装膜が半硬化の前記下基板と塗装膜が半硬化の前記上基板とを、下基板の塗装膜と上基板の塗装膜との間に空間保持部材を介在させて重ね合わせ、この重ね合わせた下基板と上基板とに上記加圧加熱処理を施して、上基板の前記半硬化の塗装膜を完全硬化させることにより、前記空間保持部材を介在させた状態で下基板の塗装膜と上基板の塗装膜とを接着させることが可能である。

（請求項６の発明）
また本発明において、上記素子取付部の近傍に位置する上記放熱フィンは、素子取付部側とは反対の外方に向けて傾斜する角度で切り起こされていることが可能である。

（請求項１の発明の効果）
請求項１の発明によれば、半導体素子取付用基板端子板を構成する上基板自体に放熱フィンを設けてこの上基板を下基板と重ね合わせるようにしたので、放熱板やヒートシンクなどの別部品を取り付けなくとも、放熱性が向上する半導体素子取付用基板端子板を簡易な構成で安価に得ることができるという効果を奏する。

（請求項２の発明の効果）
請求項２の発明によれば、下基板に上基板の放熱口の位置に対応する放熱口を設けているので、半導体素子取付用基板端子板にこの端子板の厚さ方向に貫通する開口を形成することとなり、そのため、点灯したＬＥＤなどのように半導体素子の発熱によって半導体素子取付用基板端子板の周りの空気の対流が放熱口を通り、その対流の空気が放熱フィンに触れて流れるようになるので、半導体素子取付用基板端子板の放熱性をより高めることができる。

（請求項３の発明の効果）
請求項３の発明によれば、下基板に上基板の放熱口の位置に対応する放熱口と放熱フィンを設けているので、半導体素子取付用基板端子板にこの端子板の厚さ方向に貫通する開口を形成することとなり、そのため、上述したように半導体素子の発熱によって半導体素子取付用基板端子板の周りの空気の対流が放熱口を通り、その対流の空気が上基板と下基板との放熱フィンに触れて流れるようになるので、半導体素子取付用基板端子板の放熱性をより高めることができる。

（請求項４の発明の効果）
請求項４の発明によれば、上基板の塗装膜を完全硬化させることで下基板の塗装膜と上基板の塗装膜との接着を行なうので、接着剤を使用することなしに下基板と上基板とを連結させることができ、半導体素子取付用基板端子板の製造が簡易になるという効果を奏する。

（請求項５の発明の効果）
請求項５の発明によれば、共に塗装膜が半硬化の下基板と上基板とを重ね合わせて、その間に空間保持部材を挟み込んだ状態で加圧加熱処理をして、塗装膜をを完全硬化させることにより、下基板の上面の塗装膜と上基板の前記塗装膜との接着を行なうので、空間保持部材の存在によって下基板と上基板との間を均一な間隔に保持できるとともに、この空間保持部材の厚さを適宜に選ぶことにより下基板と上基板との間隔を容易に所望の間隔に設定することができるという効果を奏する。

（請求項６の発明の効果）
請求項６の発明によれば、上記素子取付部の近傍に位置する上記放熱フィンを、素子取付部側とは反対の外方に向けて傾斜する角度で切り起こすことで、その素子取付部にＬＥＤチップを取り付けた場合に際し、ＬＥＤチップからの光放射を損なわないようになる。また、ＬＥＤチップに限らず素子取付部に配置した半導体素子に対してワイヤボンディングマシンなどの機械を用いて配線接続する際にも、前記機器と放熱フィンとの干渉を避ける上で頗る有利な半導体素子取付用基板端子板が得られる。

本発明の第一の実施の形態における半導体素子取付用基板端子板を示すもので、（ａ）は斜視の状態で示す説明図、（ｂ）は下基板と上基板とに分離した状態で示す説明図である。 第一の実施の形態における下基板を図１Ａ−Ａ線に沿った断面で示すもので、（ａ）は下基板用導体板の断面を示す説明図、（ｂ）は下基板用導体板に塗装膜を施した状態を断面で示す説明図、（ｃ）は塗装膜を完全硬化させた下基板を断面で示す説明図である。 第一の実施の形態における上基板を図１Ａ−Ａ線に沿った断面で示すもので、（ａ）は上基板用導体板の断面を示す説明図、（ｂ）は上基板用導体板に塗装膜を施した状態を断面で示す説明図、（ｃ）は塗装膜を半硬化させた上基板を断面で示す説明図である。 第一の実施の形態における下基板と上基板との連結を示すもので、（ａ）は下基板と上基板との重ね合わせを断面で示す説明図、（ｂ）は加圧加熱して塗装膜を接着させた状態を断面で示す説明図である。 第二の実施の形態を示すもので、（ａ）は半導体素子取付用基板端子板を下基板と上基板とを分離した状態で示す説明図、（ｂ）は半導体素子取付用基板端子板を斜視の状態で示す説明図である。 第三の実施の形態を示すもので、（ａ）は半導体素子取付用基板端子板を下基板と上基板とを分離した状態で示す説明図、（ｂ）は半導体素子取付用基板端子板を斜視の状態で示す説明図である。 第四の実施の形態における下基板と上基板との連結を示すもので、（ａ）は空間保持部材を挟み込んた下基板と上基板との重ね合わせを断面で示す説明図、（ｂ）は空間保持部材を配して加圧加熱して塗装膜を接着させた状態を断面で示す説明図である。 比較例を示すもので、（ａ）は半導体素子取付用基板端子板を下基板と上基板とを分離した状態で示す説明図、（ｂ）は半導体素子取付用基板端子板を斜視の状態で示す説明図である。

つぎに本発明を図１から図７に示す実施の形態に基づいて詳細に説明する。なお、ＬＥＤチップを配するための例を実施の形態として挙げて本発明を説明するが、本発明はＬＥＤチップを配するものに限定されず、ＬＳＩやＣＰＵなどの半導体素子を配するものとすることもできる。

図１から図４は第一の実施の形態からなるものを示していて、図中１は半導体素子取付用基板端子板で、図１に示すように下基板２と上基板３とを重ね合わせて一体化して形成されているものである。この半導体素子取付用基板端子板１にあっては、端子板上面中央にしてＬＥＤチップを配置可能にした素子取付部４を有するとともに、端子板辺部で離間する配置にして、素子取付部に配されるＬＥＤチップに電気を供給するために電気ケーブルなどの電極線を接続できるようにした電極端子部５を有している。

（下基板、第一素子接続端子部）
半導体素子取付用基板端子板１を形成している上下基板の内の下基板２は、銅材などの導電性金属板からなる下基板用導体板６の導体板表面を、絶縁性の塗装膜７で被覆したものである。そして中央には凸面があり、その凸面を、塗装膜７が存在せずに下基板用導体板６の導体板表面が表出する部分にしてＬＥＤチップを接続するための第一素子接続端子部８が設けられている。

（下基板、第一電極端子部）
また下基板２での端子板辺部一隅側の表面に、塗装膜７が存在せずに下基板用導体板６の導体板表面が長方形状にして表出する上記電極端子部５の一方である第一電極端子部９が設けられている。

（上基板、第二素子接続端子部）
上記上基板３は、下基板２と同じく銅材などの導電性金属板からなる上基板用導体板１０の導体板表面を、絶縁性の塗装膜７で被覆したものである。そして上記下基板用導体板６の第一素子接続端子部８に対応して開口している透孔１１の周辺の薄板状とした板部の表面に、前記塗装膜７が存在せずに上基板用導体板１０の導体板表面が表出する部分にしてＬＥＤチップを接続するための第二素子接続端子部１２が設けられている。

半導体素子取付用基板端子板１では、下基板２の上に上基板３を重ね合わせて一体とすることで、この半導体素子取付用基板端子板１の中央にして、第一素子接続端子部８と第二素子接続端子部１２とが表出した上記素子取付部４が形成されている。

（上基板、第二電極端子部）
上基板３での端子板辺部一隅側であって上記第一電極端子部９とは反対側の隅部の表面に、第一電極端子部９と同様に塗装膜７が存在せずに上基板用導体板１０の導体板表面が長方形状にして表出して対の電極端子部の内の他方である第二電極端子部１３が設けられている。

半導体素子取付用基板端子板１では、下基板２の上に上基板３を重ね合わせて一体とすることで、この半導体素子取付用基板端子板１の端子板辺部において、上記第一電極端子部９と第二電極端子部１３とからなる対の電極端子部５が対向して配置されている。

（上基板−放熱フィン、放熱口）
さらに上基板３には、半導体素子取付用基板端子板１での素子取付部４の周囲となる複数の位置、即ち上記透孔１１を取り囲む位置とその外側となる位置に、縦横に整列して放熱フィン１４と放熱口１５とが設けられている。放熱フィン１４それぞれは、前記複数位置で上基板用導体板１０を切り起こしを行なってなるものであり、放熱口１５は放熱フィン１４の切り起こしによって上基板用導体板１０の厚さ方向に貫通して開いた部分として設けられているものである。

なお、本実施の形態にあっては、素子取付部４となる透孔１１の近傍の放熱フィン１４は、切り起こし開口である放熱口１５の透孔１１側の辺を折元にして折り起こされるが、素子取付部４に取り付けられるＬＥＤチップからの光放射を損なわないように、透孔側とは反対の外方に向けて傾斜する角度で切り起こされている。

（下基板−放熱フィン、放熱口）
下基板２には、半導体素子取付用基板端子板１での素子取付部４の周囲となる複数の位置、即ち第一素子接続端子部８の部分を取り囲む位置とその外側となる位置に、縦横に整列して放熱フィン１６と放熱口１７とが設けられている。放熱フィン１６それぞれは、前記複数位置で下基板用導体板６に切り起こしを行なってなるものであり、放熱口１７は前記放熱フィン１６の切り起こしによって下基板用導体板６の厚さ方向に貫通して開いた部分として設けられているものである。

この下基板２の放熱フィン１６は、上基板３の放熱口１５に対応してこの放熱口１５に挿入できるように切り起こされており、下基板２と上基板３との重ね合わせをすることで、下基板２の放熱フィン１６は前記放熱口１５に挿入され、上基板３での放熱フィン１４と離間した状態で対向するようにして放熱フィン１４と同方向に起立している。

下基板２の放熱口１７は上基板３の放熱口１５に対応位置していて、下基板２と上基板３との上記重ね合わせをすることで、下基板２の放熱口１７と上基板３の放熱口１５とが重なり合って、半導体素子取付用基板端子板１にこの端子板１の厚さ方向に通る貫通部を形成している。

そして下基板２の第一素子接続端子部８の周囲については、上基板３との重ね合わせでその上基板３の放熱フィン１４との干渉を避けるために、放熱フィン１６の起立高さを小さくしたり、放熱口１７のみを形成して放熱フィンを設けないようにしている。

（上下基板、塗装膜）
下基板２と上基板３とのそれぞれの塗装膜７は、各導体板表面に耐熱性と絶縁性とを有する電着塗料を用いた電着塗装を施して、電着塗料を析出させて後述のように加熱処理を施して形成したものである。電着塗料としては、優れた耐熱性及び絶縁性を有するポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、好ましくはポリアミドイミド樹脂などを用いることが可能であり、本実施の形態では塗装膜７は耐熱性及び絶縁性を有する樹脂膜層として形成されている。

下基板２の上に上基板３を重ね合わせて一体化した状態においても、下基板２の上面側の塗装膜７と上基板３の下面側の塗装膜７が、下基板用導体板６と上基板用導体板１０との間に存在して、下基板用導体板６と上基板用導体板１０との間の絶縁を行なっているものである。

（製造方法）
つぎに第一の形態の製造方法について説明する。なお、図において示す断面は、図１におけるＡ−Ａ線に沿った位置と同一部分での断面である。

（下基板用導体板、上基板用導体板、図２（ａ）、図３（ａ））
まず図２（ａ）と図３（ａ）とに示すように、打ち抜き用のプレス金型を用いた打ち抜き加工などによって所定の形状とされた下基板用導体板６と上基板用導体板１０とを準備する。この打ち抜き加工などによって下基板２を得る下基板用導体板６に放熱フィン１６が切り起こしされて放熱口１７が形成されるとともに、上基板３を得る上基板用導体板１０に放熱フィン１４が切り起こしされて放熱口１５が形成されている。透孔１１も同様である。

（電着塗料の電着塗装、図２（ｂ）、図３（ｂ））
つぎに下基板用導体板６と上基板用導体板１０とに電着塗料の電着塗装を行なう。また電着塗料の塗工を行なう前に、下基板用導体板６には、第一素子接続端子部８と第一電極端子部９とする部分についてマスキング１９を施し、上基板用導体板１０には、第二素子接続端子部１２と第二電極端子部１３とする部分にマスキングを施しておく。そして必要部分にマスキングが施された下基板用導体板６と上基板用導体板１０とに電着塗料を電着塗装にて施し、下基板用導体板６と上基板用導体板１０との全面に塗装膜７を析出形成させる。なお、図においては第一素子接続端子部８に施すマスキング１９のみを示す。

（下基板用導体板、焼付−完全硬化、図２（ｃ））
全面に塗装膜７が析出形成された下基板用導体板６については、適宜な温度で加熱処理（焼付）を施して、図２（ｃ）に示すように塗装膜７を焼付乾燥して塗装膜７を完全硬化した状態にする。これにより所定の厚みでかつ厚さが均一とされた完全硬化の塗装膜７を有した下基板２を得る。

（上基板用導体板、焼付−半硬化、図３（ｃ））
一方、全面に塗装膜７が形成された上基板用導体板１０については、適宜な温度で加熱処理（焼付）を施して、図３（ｃ）に示すように塗装膜７を半硬化させて軟質状態に形成し、半硬化の塗装膜７を有した上基板３を得る。

（重ね合わせ、図４（ａ））
つぎに、完全硬化の塗装膜７を有する下基板２の上面に、上述したように半硬化の塗装膜７を有する上基板３を重ね合わせる。この重ね合わせの際には、図４（ａ）に示されているように上基板３の放熱口１５に下基板２の放熱フィン１６を通し、上基板３の放熱口１５と下基板２の放熱口１７とが重なるようにする。

また下基板２のマスキング１９が施されている第一素子接続端子部８の部分が上基板３の透孔１１を通して外部に位置するようにし、共にマスキングされている第一素子接続端子部８（下基板２）と第二素子接続端子部１２（上基板３）とが外部に表われるようにしている。そして共にマスキングされている第一電極端子部９の部分と第二電極端子部１３の部分も外部に表われる状態にして下基板２と上基板３との重ね合わせが行われる。

（加圧加熱、図４（ｂ））
重ね合わされた下基板２と上基板３に対して、上下方向から適宜な圧力で加圧しながら適宜な温度で加熱する加圧加熱処理を施し、上基板３の半硬化の塗装膜７を完全硬化させる。重ね合わせによって下基板２の完全硬化している塗装膜７と上基板３の半硬化の塗装膜７とが相対して密着しており、加圧加熱処理を施すことにより半硬化の塗装膜７が完全硬化する。そして半硬化の塗装膜７が完全硬化する過程で、下基板２の塗装膜７と上基板３の塗装膜７とが接着して、下基板２と上基板３とが強固に貼り合わされる。図４（ｂ）においては、共に塗装膜７が完全硬化して接着している状態を示している。

図４（ｂ）に示されているように、上記加圧加熱処理によって貼り合わされて一体となる下基板２と上基板３との間には絶縁性を有する塗装膜７が存在しており、下基板２と上基板３とは電気的に絶縁された積層状態で連結されている。

（マスキング除去）
加圧加熱処理を施して下基板２と上基板３とを塗膜層７同士の接着で積層状態で連結した後にマスキングを除去する。これによって第一素子接続端子部８と第二素子接続端子部１２とが外方に表出した素子取付部４を有するとともに、第一電極端子部９と第二電極端子部１３とが外方に表出した電極端子部５を有し、前記素子取付部４の周囲に、上下に放熱口１５、１７が重なった状態で配置され、放熱口１５の位置に上方に向けて切り起こされた状態で放熱フィン１４、１６を配した半導体素子取付用基板端子板１が完成する。

（第二の実施の形態 図５）
上述した第一の実施の形態では、放熱フィン１６と放熱口１７とを備えた下基板２と、放熱フィン１４と放熱口１５とを備えた上基板３とを重ね合わせるようにしたが、本発明はこの実施の形態に限定されるものではない。図５は第二の実施の形態を示していて、図５（ａ）に示されているように下基板２に放熱フィンを設けずに、上記第一の実施の形態で示されている上基板３の放熱口１６に対応する位置に、放熱口１７のみを設けたものとしている。

そして第二の実施の形態では、図５（ｂ）に示すように下基板２の放熱口１７と上基板２の放熱口１５が重なるようにして下基板２と上基板３とを重ね合わせ、加圧加熱処理を施して下基板２と上基板３とを連結し、マスキングを除去することで半導体素子取付用基板端子板１を得る。

（第三の実施の形態 図６）
さらに図６は第三の実施の形態を示していて、この第三の実施の形態では、図６（ａ）に示されているように下基板２については放熱フィンと放熱口とを設けていない。そして第三の実施の形態においても図６（ｂ）に示すように下基板２と上基板３とを重ね合わせ、第一、第二の実施の形態の場合と同様に加圧加熱処理を施して下基板２と上基板３とを連結し、マスキングを除去することで半導体素子取付用基板端子板１を得る。

（第四の実施の形態 図７）
上述した第一、第二、第三の実施の形態では、下基板２の完全硬化した塗装膜７に上基板３の半硬化した塗装膜７が接するように下基板２に上基板３を重ね合わせているが、以下に説明する第四の実施の形態によっても半導体素子取付用基板端子板１を得ることができる。

この第四の実施の形態は、塗装膜７で被覆された下基板２と同じく塗装膜７で被覆された上基板３との間に空間保持部材１８を配置した状態で下基板２の塗装膜７と上基板３の塗装膜７とが接着して、下基板２と上基板３とが積層状態で連結されるようにするものであり、空間保持部材１８を配置することで、下基板用導体板６と上基板用導体板１０との間の間隔をより一層、均一に確保された半導体素子取付用基板端子板１が得られるようにしたものである。

（上、下基板用導体板、塗装膜−半硬化）
この第四の実施の形態においては、電着塗料を用いた電着塗装によって全面に塗装膜７が析出形成された下基板用導体板６と下基板用導体板１０とのそれぞれに適宜な温度で加熱処理を施して、塗装膜７を半硬化した軟質状態に形成し、半硬化の塗装膜７を有した下基板２と同じく半硬化の塗装膜７を有した上基板３とを得るようにする。

（重ね合わせ、空間保持部材）
そして下基板２と上基板３との重ね合わせに際して、下基板２の上面側の塗装膜７と上基板３の下面側の塗装膜７との間に、均一な径を有するガラスビーズ或いはシリカビーズなどからなる空間保持部材１８をほぼ一定の間隔で配置し、この空間保持部材１４を挟んだ状態で下基板２と上基板３とを重ね合わせる。図７（ａ）

勿論、上述の第一、第二の実施の形態での重ね合わせと同様に下基板２に放熱口１７を備え、上基板３に放熱口１５を備えるものである場合には、下基板２の放熱口１７を上基板３の放熱口１５に重なるようにして、さらに第一の実施の形態と同様に下基板２に放熱フィン１６を備え、上基板３に放熱フィン１４を備えるものである場合には、下基板２の放熱フィン１６を上基板２の放熱口１５に差し入れるようにして、下基板２と上基板３の重ね合わせを行なうことになる。

（加圧加熱）
つぎに重ね合わせた下基板２と上基板３とに対して上下方向から適宜な圧力で加圧した状態を保ちながら加熱する加圧加熱処理を施して、上述したように半硬化の状態であった下基板２の塗装膜７と上基板３の塗装膜７とを完全硬化させる。半硬化の塗装膜７が完全硬化する過程で、下基板２の塗装膜７と上基板３の塗装膜７とが接着して、下基板２と上基板３とが強固に貼り合わされる。図７（ｂ）

図７に示されているように、下基板２の塗装膜７と上基板３の塗装膜７との間に空間保持部材１４を挟み込むようにして塗装膜７相互の接着が行われているので、下基板用導体板６と上基板用導体板１０との間隔がより確実にして均一に確保されて下基板２と上基板３とが連結される。

そして上記加圧加熱処理を施して下基板２と上基板３とを塗膜層７同士の接着で積層状態で連結した後にマスキングを除去することにより、半導体素子取付用基板端子板１が完成する。

上記第四の実施の形態では空間保持部材１４をガラスビーズ或いはシリカビーズなどからなるものとして示したが、ガラスビーズ、シリカビーズに代わって上記電着塗料の材料と同類の材料からなるシート材を空間保持部材１４とすることが可能であり、例えばポリアミドイミド樹脂シートを用いることができる。

（基板端子板の比較）
つぎに、実施例１、２、３、比較例１とした半導体素子取付用基板端子板を寸法５０ｍｍ×４２ｍｍとし、それぞれにＬＥＤチップを取り付けた状態で電気を供給したものとしてＬＥＤチップのジャンクション温度Ｔｊ（℃）をシミュレーション解析し、そのシミュレーション解析で得られた温度にて実施例１〜３と比較例１の比較を行なった。なお図８にて比較例１である半導体素子取付用基板端子板と下基板と上基板とに分離した状態とを示していて、図面の符号については実施の形態と同部については同じ符号を付している。

実施例１として、上記第一の実施の形態からなるものであって、下基板と上基板とのそれぞれに放熱フィン、放熱口を有する半導体素子取付用基板端子板を設定した。実施例２として、上記第二の実施の形態からなるものであって、下基板に放熱口、上基板に放熱フィンと放熱口を有する半導体素子取付用基板端子板を設定した。実施例３として、上記第三の実施の形態からなるものであって、下基板には放熱口と放熱フィンが存在せず、上基板に放熱フィン、放熱口を有する半導体素子取付用基板端子板を設定した。そしてそれぞれの基板端子板に取り付けたＬＥＤ素子のジャンクション温度が得られるようにした。

また比較例１として、下基板と上基板ともに放熱口と放熱フィンが存在しない半導体素子取付用基板端子板を設定し、その基板端子板に取り付けたＬＥＤ素子のジャンクション温度が得られるようにした。

（解析結果）
実施例１ Ｔｊ＝１５７．５℃
実施例２ Ｔｊ＝１５７．２℃
実施例３ Ｔｊ＝１５８．０℃
比較例１ Ｔｊ＝１６２．０℃

上記解析結果から比較例１に比べて、放熱フィンや放熱口を有する実施例１〜３でのジャンクション温度が低いことから、基板自体に放熱フィンや放熱口を設けるようにすることが、その基板に取り付けられているＬＥＤチップの温度を低減させる上で良好であると判断できる。

（シミュレーションによる温度分布、流速分布）
また実施例１〜３と比較例１について、発光時の光源面側（上基板側）の温度分布と、半導体素子取付側基板端子板の下方から上方に向けて移動する空気の流速分布とをシミュレーションにより解析して確認したところ、比較例１では基板端子板の基板広がり方向に高熱の温度領域が広範囲に広がり、基板端子板の下方から上方に向けて空気流れの流速が小さいことが認められた。

一方、実施例１、２、３については、高熱の温度領域が基板端子板の基板広がり方向の広範囲には広がらず、基板端子板の下方から上方に向けて空気流れの流速も比較例１の場合に比べて大きいことが認められた。そして特に実施例１、２については高熱の温度領域がＬＥＤ取付部周りのみであるとともに、基板端子板の下方から上方に向けて空気流れの流速が大きいことが認められた。

このように実施例１〜３と比較例１との比較から、放熱フィンを基板からの切り起こしで備えた半導体素子取付用基板端子板の放熱性が良好であり、放熱フィンと放熱口とを備える半導体素子取付用基板端子板の放熱性がより良好であると判断できた。

（輻射）
実施例１〜３及び比較例１での半導体素子取付用基板端子板の上方向に対する輻射に関して比較検討を行なった。実施例１〜３と比較例１とを比較すれば、比較例１が上基板の下面と下基板の上面が接着している構成であるのに対して、実施例１〜３においては、上基板の下面が、そして下基板の上面が放熱フィンの面として立ち上がって表面に出てくることから、実施例１〜３は比較例１より表面積が広くなっている。そのため、実施例１〜３は比較例１に比べて輻射による放熱効果が高いと判断できた。

実施例１と実施例３とは、比較例１に対する表面積の増量分がほぼ等しいとから、実施例１と実施例３とを比較すれば、輻射による放熱効果は同等と判断できる。また実施例２については、下基板が放熱口のみを有して立ち上がる放熱フィンを有しないことから、実施例１、３と比較すると表面積がこの実施例１、３よりは僅かに小さくなる。そのため、輻射による放熱効果について、実施例２は実施例１、３に比べると少し少ないと判断できる。

しかしながら、上述したように実施例１〜３は比較例１に比べて表面積が大きいことから、本発明により半導体素子取付用基板端子板を得るようにすれば、その半導体素子取付用基板端子板の輻射による放熱効果は十分に高いものとなる。

１…半導体素子取付用基板端子板
２…下基板
３…上基板
４…素子取付部
５…電極端子部
６…下基板用導体板
７…塗装膜
８…第一素子接続取付部
９…第一電極端子部
１０…上基板用導体板
１２…第二素子接続端子部
１３…第二電極端子部
１４、１６…放熱フィン
１５、１７…放熱口

Claims (6)

1. 半導体素子を配置可能にした素子取付部を有し、前記素子取付部に配される半導体素子に電気を供給する電極線を取付可能にした電極端子部を有する半導体素子取付用基板端子板を、それぞれ導電性を有する上基板と下基板とを重ね合わせして得る方法であって、
   導電性金属板からなる上基板用導体板に、該上基板用導体板での前記素子取付部の周囲となる複数位置で放熱フィンの切り起こしを行なって、放熱フィンとこの放熱フィンの切り起こしにより開いた放熱口とを設けた後、この上基板用導体板を絶縁性の塗装膜で被覆して前記上基板を形成し、
   導電性金属板からなる下基板用導体板を絶縁性の塗装膜で被覆して前記下基板を形成し、
   前記下基板と前記上基板とを重ね合わせて上下から加圧するとともに加熱する加圧加熱処理を下基板と上基板とに施して、塗装膜を完全硬化させることにより、下基板の塗装膜と上基板の塗装膜とを接着させ、
   前記接着により下基板と上基板とが電気的に絶縁された積層状態で連結されて、素子取付部の周囲に、起きた形状にして塗装膜で被覆された放熱フィンが放熱口の辺部に位置している半導体素子取付用基板端子板を得ることを特徴とする半導体素子取付用基板端子板の製造方法。
2. 上記下基板用導体板には、上記上基板用導体板での放熱口に対応する位置にして放熱口が設けられていて、この放熱口を設けた下基板用導体板を上記塗装膜で被覆して上記下基板を形成する請求項１に記載の半導体素子取付用基板端子板の製造方法。
3. 上記下基板用導体板に、上記上基板用導体板での放熱口に対応する位置で切り起こしを行なって、上基板用導体板での前記放熱口に挿入可能な放熱フィンとこの放熱フィンを切り起こしにより開いた放熱口とを設けた後、この放熱フィンと放熱口とが設けられた下基板用導体板を上記塗装膜で被覆して上記下基板を形成し、
   下基板の前記放熱フィンを上基板の放熱口に挿入させるとともに、下基板の前記放熱口を上基板の放熱口に対応位置させるようにして、下基板と上基板との上記重ね合わせをし、
   この下基板と上基板との重ね合わせにより、下基板の放熱口と上基板の放熱口とが重なって端子板厚さ方向に通る貫通部を形成し、下基板の放熱フィンを上基板の放熱口を通して上基板の放熱フィンと同方向に起立させる請求項１に記載の半導体素子取付用基板端子板の製造方法。
4. 上記下基板の塗装膜を、下基板と上基板との上記重ね合わせをする前に下基板に加熱処理を施すことにより完全硬化させるとともに、上記上基板の塗装膜を、下基板と上基板との重ね合わせをする前に上基板に加熱処理を施すことにより半硬化させ、
   塗装膜が完全硬化の前記下基板と塗装膜が半硬化の前記上基板とを重ね合わせ、この重ね合わせた下基板と上基板とに上記加圧加熱処理を施して、上基板の前記半硬化の塗装膜を完全硬化させることにより、下基板の塗装膜と上基板の塗装膜とを接着させる請求項１から３の何れか一項に記載の半導体素子取付用基板端子板の製造方法。
5. 上記下基板の塗装膜を、下基板と上基板との上記重ね合わせをする前に下基板に加熱処理を施すことにより半硬化させるとともに、上記上基板の塗装膜を、下基板と上基板との重ね合わせをする前に上基板に加熱処理を施すことにより半硬化させ、
   塗装膜が半硬化の前記下基板と塗装膜が半硬化の前記上基板とを、下基板の塗装膜と上基板の塗装膜との間に空間保持部材を介在させて重ね合わせ、この重ね合わせた下基板と上基板とに上記加圧加熱処理を施して、上基板の前記半硬化の塗装膜を完全硬化させることにより、前記空間保持部材を介在させた状態で下基板の塗装膜と上基板の塗装膜とを接着させる請求項１から３の何れか一項に記載の半導体素子取付用基板端子板の製造方法。
6. 上記素子取付部の近傍に位置する上記放熱フィンは、素子取付部側とは反対の外方に向けて傾斜する角度で切り起こされている請求項１から５の何れか一項に記載の半導体素子取付用基板端子板の製造方法。