CN109964312A - 半导体元件安装用基板端子板的制造方法 - Google Patents
半导体元件安装用基板端子板的制造方法 Download PDFInfo
- Publication number
- CN109964312A CN109964312A CN201780070951.8A CN201780070951A CN109964312A CN 109964312 A CN109964312 A CN 109964312A CN 201780070951 A CN201780070951 A CN 201780070951A CN 109964312 A CN109964312 A CN 109964312A
- Authority
- CN
- China
- Prior art keywords
- substrate
- upper substrate
- coating film
- lower substrate
- thermovent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 458
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000011248 coating agent Substances 0.000 claims abstract description 119
- 238000000576 coating method Methods 0.000 claims abstract description 119
- 239000004020 conductor Substances 0.000 claims abstract description 82
- 238000001816 cooling Methods 0.000 claims abstract description 66
- 238000005520 cutting process Methods 0.000 claims abstract description 19
- 239000007787 solid Substances 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 abstract description 10
- 230000000052 comparative effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 9
- 238000004070 electrodeposition Methods 0.000 description 8
- 239000003973 paint Substances 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000011324 bead Substances 0.000 description 5
- 238000009434 installation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 206010037660 Pyrexia Diseases 0.000 description 3
- 208000021760 high fever Diseases 0.000 description 3
- 238000004080 punching Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/64—Heat extraction or cooling elements
- H01L33/642—Heat extraction or cooling elements characterized by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Led Device Packages (AREA)
- Fastening Of Light Sources Or Lamp Holders (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
获得利用构成基板端子板的导体板自身来确保散热性并削减部件个数，虽然结构简单但散热好的基板端子板。在位于上基板用导体板(10)中的元件安装部的周围的多个位置处进行散热片(14)的切割抬起从而设置散热片(14)和散热口(15)，利用涂覆膜7覆盖该上基板用导体板(10)从而形成上基板(3)，并且利用涂覆膜(7)覆盖下基板用导体板(6)从而形成下基板(2)，将下基板(2)与上基板(3)重叠而对下基板(2)和上基板(3)实施从上下加压并进行加热的加压加热处理，从而使涂覆膜(7)完全固化，由此使下基板(2)的涂覆膜(7)与上基板(3)的涂覆膜(7)粘接。
Description
技术领域
本发明涉及半导体元件安装用基板端子板的制造方法，该半导体元件安装用基板端子板具有用于安装半导体元件、例如功耗大发热量多的LED芯片、LSI、CPU等元件的部分，并且还具有进行与电极线的连接的端子部分。
背景技术
以往，在功耗大的LED元件中，有时构成为将芯片封入玻璃环氧树脂材料中并使端子露出。而且，在这样的LED元件中，还下了如下的功夫：由于发热量大，因此，如专利文献1、2、3所示，在安装有LED元件的基板上粘接还兼具散热板的作用的基底基板并且对LED安装基板在与LED元件的安装面相反的面上安装散热器作为其他部件，并且经由导热片将散热板重叠在LED安装基板的相反面上，并在该散热板上设置切割抬起的板片。
现有技术文献
专利文献
专利文献1：日本特开2010-267468号公报
专利文献2：日本特开2008-192940号公报
专利文献3：日本特开2011-129440号公报
发明内容
发明要解决的问题
但是，在上述的现有技术中，在安装有LED元件的基板、与LED芯片连接的基板(通过打线(wire bonding)与LED芯片连接的基板)上安装作为其他部件的散热板、散热器，存在部件个数增多的不良情况。而且，存在如下不良情况：部件彼此重叠的面增加，热损耗变大，难以释放来自LED元件、LED芯片的热。
此外，不得不以使作为其他部件的所述散热板、散热器紧贴的方式进行安装，还存在该散热板、散热器的安装作业变得复杂的不良情况。
上述的问题不是仅限于LED元件、LED芯片用的部件的缺陷，在发热的LSI、CPU等半导体元件制品用的部件的情况下，也是相同的缺陷。
因此，本发明鉴于上述情况，其课题在于利用构成基板端子板的导体板自身来确保散热性并削减部件个数，其目的在于获得虽然结构简单但散热好的基板端子板。
用于解决问题的手段
本发明是考虑到上述课题而完成的，提供一种半导体元件安装用基板端子板的制造方法来解决上述课题，将分别具有导电性的上基板与下基板重叠而获得半导体元件安装用基板端子板，该半导体元件安装用基板端子板具有能够配置半导体元件的元件安装部，并具有能够安装电极线的电极端子部，该电极线对配置于所述元件安装部的半导体元件供电，其特征在于，
在由导电性金属板构成的上基板用导体板上，在该上基板用导体板中的位于所述元件安装部的周围的多个位置处进行散热片的切割抬起，从而设置散热片和通过该散热片的切割抬起而开设的散热口之后，用绝缘性的涂覆膜覆盖该上基板用导体板而形成所述上基板；
用绝缘性的涂覆膜覆盖由导电性金属板构成的下基板用导体板而形成所述下基板；
使所述下基板与所述上基板重叠并通过对下基板和上基板实施从上下加压并且进行加热的加压加热处理，使涂覆膜完全固化，使下基板的涂覆膜与上基板的涂覆膜粘接；以及
通过所述粘接将下基板与上基板在电绝缘的层叠状态下连结，而获得在元件安装部的周围形成为抬起的形状且被涂覆膜覆盖的散热片位于散热口的边部的半导体元件安装用基板端子板。
而且，在本发明中，也可以是，在所述下基板用导体板中，在与所述上基板用导体板中的散热口对应的位置处设置有散热口，利用所述涂覆膜覆盖设置有该散热口的下基板用导体板，从而形成所述下基板。
此外，在本发明中，也可以是，在所述下基板用导体板上，在与所述上基板用导体板中的散热口对应的位置进行切割抬起从而设置能够插入到上基板用导体板中的所述散热口中的散热片和通过切割抬起该散热片而开设的散热口，然后利用所述涂覆膜覆盖设置有该散热片和散热口的下基板用导体板，从而形成所述下基板，
使下基板的所述散热片插入到上基板的散热口中并且使下基板的所述散热口位于与上基板的散热口对应的位置来进行下基板与上基板的所述重叠，通过该下基板与上基板的重叠，使下基板的散热口与上基板的散热口重叠从而形成在端子板厚度方向上穿过的贯穿部，使下基板的散热片穿过上基板的散热口而向与上基板的散热片相同的方向立起。
此外，在本发明中，也可以是，在进行下基板与上基板的所述重叠之前对下基板实施加热处理，使所述下基板的涂覆膜完全固化，并且在进行下基板与上基板的重叠之前对上基板实施加热处理，使所述上基板的涂覆膜半固化，
使涂覆膜完全固化的所述下基板与涂覆膜半固化的所述上基板重叠，对该重叠后的下基板和上基板实施所述加压加热处理而使上基板的所述半固化的涂覆膜完全固化，由此使下基板的涂覆膜与上基板的涂覆膜粘接。
此外，在本发明中，也可以是，在进行下基板与上基板的所述重叠之前对下基板实施加热处理，使所述下基板的涂覆膜半固化，并且在进行下基板与上基板的重叠之前对上基板实施加热处理，使所述上基板的涂覆膜半固化，
以在下基板的涂覆膜与上基板的涂覆膜之间介着空间保持部件的方式使涂覆膜半固化的所述下基板与涂覆膜半固化的所述上基板重叠，对该重叠后的下基板和上基板实施所述加压加热处理，使上基板的所述半固化的涂覆膜完全固化，从而在介着所述空间保持部件的状态下使下基板的涂覆膜与上基板的涂覆膜粘接。
此外，在本发明中，也可以是，位于所述元件安装部的附近的所述散热片以朝向与元件安装部侧相反的外侧倾斜的角度被切割抬起。
发明效果
根据本发明的一个方式，起到如下效果：由于设置成在构成半导体元件安装用基板端子板的上基板自身上设置散热片并使该上基板与下基板重叠，所以即使不安装散热板、散热器等其他部件，也能够以简单的结构廉价地获得散热性提高的半导体元件安装用基板端子板。
根据本发明的另一方式，由于在下基板上设置有与上基板的散热口的位置对应的散热口，因此，在半导体元件安装用基板端子板上形成在该端子板的厚度方向上贯穿的开口，因此，由于如点亮的LED等那样半导体元件的发热使半导体元件安装用基板端子板的周围的空气的对流通过散热口，该对流的空气与散热片接触并流动，因此，能够进一步提高半导体元件安装用基板端子板的散热性。
根据本发明的又一方式，由于在下基板上设置有与上基板的散热口的位置对应的散热口和散热片，因此，在半导体元件安装用基板端子板上形成在该端子板的厚度方向上贯穿的开口，因此，如上所述，由于半导体元件的发热而引起的半导体元件安装用基板端子板的周围的空气的对流通过散热口，该对流的空气与上基板和下基板的散热片接触并流动，因此，能够进一步提高半导体元件安装用基板端子板的散热性。
根据本发明的又一方式，起到如下效果：由于通过使上基板的涂覆膜完全固化，进行下基板的涂覆膜与上基板的涂覆膜的粘接，所以能够在不使用粘接剂的情况下使下基板与上基板连结，半导体元件安装用基板端子板的制造变得简单。
根据本发明的又一方式，起到如下效果：由于通过将涂覆膜均为半固化的下基板与上基板重叠并在该下基板与上基板之间夹入空间保持部件的状态下进行加压加热处理而使涂覆膜完全固化，进行下基板的上表面的涂覆膜与上基板的所述涂覆膜的粘接，所以能够利用空间保持部件的存在将下基板与上基板之间保持为均匀的间隔，并且，通过适当地选择该空间保持部件的厚度，能够将下基板与上基板的间隔容易地设定为期望的间隔。
根据本发明的又一方式，以朝向与元件安装部侧相反的外侧倾斜的角度将位于所述元件安装部的附近的所述散热片进行切割抬起，因此将LED芯片安装于该元件安装部时，不损伤来自LED芯片的光放射。此外，不限于LED芯片，能够获得在使用焊线机(wirebonding machine)等机械与配置于元件安装部的半导体元件布线连接时，在避免所述机器与散热片的干扰方面较有利的半导体元件安装用基板端子板。
附图说明
图1是示出本发明的第一实施方式中的半导体元件安装用基板端子板的图，(a)是以立体的状态示出的说明图，(b)是以分离为下基板和上基板的状态示出的说明图。
图2是用沿着图1的A-A线的截面示出第一实施方式中的下基板的图，(a)是示出下基板用导体板的截面的说明图，(b)是用截面示出在下基板用导体板上涂覆涂覆膜的状态的说明图，(c)是用截面示出使涂覆膜完全固化后的下基板的说明图。
图3是用沿着图1的A-A线的截面示出第一实施方式中的上基板的图，(a)是示出上基板用导体板的截面的说明图，(b)是用截面示出在上基板用导体板上涂覆涂覆膜的状态的说明图，(c)是用截面示出使涂覆膜半固化后的上基板的说明图。
图4是示出第一实施方式中的下基板与上基板的连结的图，(a)是用截面示出下基板与上基板的重叠的说明图，(b)是用截面示出进行加压加热而使涂覆膜粘接的状态的说明图。
图5是示出第二实施方式的图，(a)是以分离为下基板和上基板的状态示出半导体元件安装用基板端子板的说明图，(b)是以立体的状态示出半导体元件安装用基板端子板的说明图。
图6是示出第三实施方式的图，(a)是以分离为下基板和上基板的状态示出半导体元件安装用基板端子板的说明图，(b)是以立体的状态示出半导体元件安装用基板端子板的说明图。
图7是示出第四实施方式中的下基板与上基板的连结的图，(a)是用截面示出夹入空间保持部件的下基板与上基板的重叠的说明图，(b)是用截面示出配置空间保持部件并进行加压加热而使涂覆膜粘接的状态的说明图。
图8是示出比较例的图，(a)是以分离为下基板和上基板的状态示出半导体元件安装用基板端子板的说明图，(b)是以立体的状态示出半导体元件安装用基板端子板的说明图。
具体实施方式
接着，根据图1至图7所示的实施方式详细地说明本发明。另外，列举用于配置LED芯片的例子作为实施方式来说明本发明，但本发明不限定于配置LED芯片，还可以配置LSI、CPU等半导体元件。
图1至图4示出由第一实施方式构成的内容，图中1为半导体元件安装用基板端子板，如图1所示，将下基板2与上基板3重叠并进行一体化而形成。在该半导体元件安装用基板端子板1中，在端子板的上表面中央处具有能够配置LED芯片的元件安装部4，并且具有电极端子部5，该电极端子部5在端子板边部分离配置，并能够将电缆等电极线连接到配置于元件安装部的LED芯片以便供电。
(下基板、第一元件连接端子部)
形成半导体元件安装用基板端子板1的上下基板中的下基板2利用绝缘性的涂覆膜7覆盖由铜材等导电性金属板构成的下基板用导体板6的导体板表面。而且，在中央存在凸面，将该凸面作为不存在涂覆膜7、下基板用导体板6的导体板表面露出的部分，设置有用于连接LED芯片的第一元件连接端子部8。
(下基板、第一电极端子部)
此外，在下基板2中的端子板边部一角侧的表面上设置有作为所述电极端子部5中的一个的第一电极端子部9，在该第一电极端子部9中，下基板用导体板6的导体板表面呈长方形状并露出而不存在涂覆膜7。
(上基板、第二元件连接端子部)
所述上基板3是用绝缘性的涂覆膜7覆盖与下基板2同样由铜材等导电性金属板构成的上基板用导体板10的导体板表面而成的。而且，在所述下基板用导体板6的与第一元件连接端子部8对应地开口的透孔11的周边的形成为薄板状的板部的表面上设置有用于连接LED芯片的第二元件连接端子部12，该第二元件连接端子部12形成为上基板用导体板10的导体板表面露出而不存在涂覆膜7的部分。
在半导体元件安装用基板端子板1中，通过将上基板3重叠于下基板2之上并形成为一体，在该半导体元件安装用基板端子板1的中央处形成第一元件连接端子部8和第二元件连接端子部12露出的所述元件安装部4。
(上基板、第二电极端子部)
在上基板3中的端子板边部一角侧、与所述第一电极端子部9相反的一侧的角部的表面，设置有作为成对的电极端子部中的另一个的第二电极端子部13，该第二电极端子部13与第一电极端子部9同样使上基板用导体板10的导体板表面呈长方形状地露出而不存在涂覆膜7。
在半导体元件安装用基板端子板1中，通过将上基板3重叠于下基板2之上并形成为一体，在该半导体元件安装用基板端子板1的端子板边部，由所述第一电极端子部9和第二电极端子部13构成的成对的电极端子部5以对置的方式配置。
(上基板-散热片、散热口)
并且，在上基板3上，在半导体元件安装用基板端子板1的元件安装部4的周围的多个位置、即包围所述透孔11的位置和作为该位置的外侧的位置处纵横地排列设置有散热片14和散热口15。散热片14分别是在所述多个位置处对上基板用导体板10进行切割并抬起而形成的，散热口15设置成通过散热片14的切割抬起而沿上基板用导体板10的厚度方向贯穿而开设的部分。
另外，在本实施方式中，作为元件安装部4的透孔11的附近的散热片14将作为切割抬起开口的散热口15的透孔11侧的边作为折叠源折起，但是以朝向与透孔侧相反的外侧倾斜的角度切割抬起，以便不损害来自安装在元件安装部4上的LED芯片的光放射。
(下基板-散热片、散热口)
在下基板2上，在半导体元件安装用基板端子板1中的作为元件安装部4的周围的多个位置、即包围第一元件连接端子部的部分的位置和作为该位置的外侧的位置处纵横地排列设置有散热片16和散热口17。散热片16分别是在所述多个位置处对下基板用导体板6进行切割抬起而形成的，散热口17设置为通过所述散热片16的切割抬起而沿下基板用导体板6的厚度方向贯穿开设的部分。
该下基板2的散热片16对应于上基板3的散热口15而切割抬起成能够插入该散热口15中，通过进行下基板2与上基板3的重叠，下基板2的散热片16被插入所述散热口15中，在与上基板3的散热片14分离的状态下以对置的方式在与散热片14相同的方向上抬起。
下基板2的散热口17位于与上基板3的散热口15对应的位置，进行下基板2与上基板3的所述重叠，由此，下基板2的散热口17与上基板3的散热口15重叠，在半导体元件安装用基板端子板1上形成沿该端子板1的厚度方向穿过的贯穿部。
而且，对于下基板2的第一元件连接端子部8的周围，为了避免由于与上基板3的重叠而导致的与该上基板3的散热片14的干扰，减小散热片16的抬起高度，仅形成散热口17，不设置散热片。
(上下基板、涂覆膜)
下基板2和上基板3各自的涂覆膜7是对各导体板表面实施使用了具有耐热性和绝缘性的电沉积涂料的电沉积涂层并使电沉积涂料析出并如后所述地实施加热处理而形成的。作为电沉积涂料，可以使用具有优异的耐热性和绝缘性的聚酰亚胺树脂、聚酰胺树脂、环氧树脂，优选聚酰胺酰亚胺树脂等，在本实施方式中，涂覆膜7形成为具有耐热性和绝缘性的树脂膜层。
即使在将上基板3重叠到下基板2上并一体化的状态下，下基板2的上表面侧的涂覆膜7和上基板3的下表面侧的涂覆膜7也存在于下基板用导体板6与上基板用导体板10之间，从而进行下基板用导体板6与上基板用导体板10之间的绝缘。
(制造方法)
接着，对第一方式的制造方法进行说明。另外，附图中所示的截面为与沿着图1中的A-A线的位置相同的部分处的截面。
(下基板用导体板、上基板用导体板、图2的(a)、图3的(a))
首先，如图2的(a)和图3的(a)所示，准备通过冲孔加工等而形成为规定形状的下基板用导体板6和上基板用导体板10，该冲孔加工使用了冲孔用的冲压模具。通过该冲孔加工等，在获得下基板2的下基板用导体板6上切割抬起了散热片16而形成散热口17，并且，在获得上基板3的上基板用导体板10上切割抬起了散热片14而形成散热口15。透孔11也同样如此。
(电沉积涂料的电沉积涂覆、图2的(b)、图3的(b))
接着，对下基板用导体板6和上基板用导体板10进行电沉积涂料的电沉积涂覆。此外，在进行电沉积涂料的涂刷之前，预先在下基板用导体板6上，针对作为第一元件连接端子部8和第一电极端子部9的部分实施掩模19，在上基板用导体板10上，在作为第二元件连接端子部12和第二电极端子部13的部分实施掩模。而且，通过电沉积涂覆对在必要部分中实施掩模后的下基板用导体板6和上基板用导体板10实施电沉积涂层，在下基板用导体板6和上基板用导体板10的整个面上析出形成涂覆膜7。另外，在附图中，仅示出对第一元件连接端子部8实施的掩模19。
(下基板用导体板、烧结-完全固化、图2的(c))
针对在整个面上析出形成有涂覆膜7的下基板用导体板6，以适当的温度实施加热处理(烧结)，如图2的(c)所示，对涂覆膜7进行烧结干燥，使涂覆膜7成为完全固化的状态。由此，获得下基板2，该下基板2具有完全固化的涂覆膜7，该涂覆膜7为规定的厚度且厚度均匀。
(上基板用导体板、烧结-半固化、图3的(c))
另一方面，针对在整个面上形成有涂覆膜7的上基板用导体板10，以适当的温度实施加热处理(烧结)，如图3的(c)所示，使涂覆膜7半固化而形成为软质状态，获得具有半固化的涂覆膜7的上基板3。
(重叠、图4的(a))
接着，在具有完全固化的涂覆膜7的下基板2的上表面上，如上所述地重叠具有半固化的涂覆膜7的上基板3。在该重叠时，如图4的(a)所示，设置成下基板2的散热片16穿过上基板3的散热口15，上基板3的散热口15与下基板2的散热口17重叠。
此外，下基板2的实施有掩模19的第一元件连接端子部8的部分穿过上基板3的透孔11而位于外部，均被掩模的第一元件连接端子部8(下基板2)和第二元件连接端子部12(上基板3)在外部露出。而且，均被掩模的第一电极端子部9的部分和第二电极端子部13的部分也成为露出于外部的状态，进行下基板2与上基板3的重叠。
(加压加热、图4的(b))
对重叠的下基板2和上基板3实施从上下方向以适当的压力进行加压并以适当的温度进行加热的加压加热处理，使上基板3的半固化的涂覆膜7完全固化。通过重叠，使下基板2的完全固化的涂覆膜7与上基板3的半固化的涂覆膜7相对地紧贴，通过实施加压加热处理，半固化的涂覆膜7完全固化。而且，在半固化的涂覆膜7进行完全固化的过程中，下基板2的涂覆膜7与上基板3的涂覆膜7粘接而将下基板2与上基板3牢固地粘贴起来。在图4的(b)中示出了涂覆膜7均进行完全固化而粘接起来的状态。
如图4的(b)所示，在通过所述加压加热处理而粘贴并成为一体的下基板2与上基板3之间存在具有绝缘性的涂覆膜7，下基板2和上基板3在电绝缘的层叠状态下被连结起来。
(去除掩模)
在实施加压加热处理并在通过涂膜层7彼此的粘接将下基板2与上基板3在层叠状态下连结之后，去除掩模。由此，半导体元件安装用基板端子板1完成，在半导体元件安装用基板端子板1中，第一元件连接端子部8和第二元件连接端子部12具有在外侧露出的元件安装部4，第一电极端子部9和第二电极端子部13具有在外侧露出的电极端子部5，在所述元件安装部4的周围以重叠的状态沿上下配置有散热口15、17，在散热口15的位置处以朝向上方切割抬起的状态配置有散热片14、16。
(第二实施方式图5)
在上述的第一实施方式中，将具有散热片16和散热口17的下基板2与具有散热片14和散热口15的上基板3重叠，但本发明不限定于该实施方式。图5示出第二实施方式，如图5的(a)所示，在下基板2中不设置散热片，在与所述第一实施方式中所示的上基板3的散热口16对应的位置处仅设置有散热口17。
而且，在第二实施方式中，如图5的(b)所示，以下基板2的散热口17与上基板2的散热口15重叠的方式使下基板2与上基板3重叠，实施加压加热处理而将下基板2与上基板3连结，去除掩模，由此，获得半导体元件安装用基板端子板1。
(第三实施方式图6)
并且，图6示出第三实施方式，在该第三实施方式中，如图6的(a)所示，对下基板2未设置有散热片和散热口。而且，在第三实施方式中，也如图6的(b)所示，将下基板2与上基板3重叠，与第一、第二实施方式的情况同样，实施加压加热处理而将下基板2与上基板3连结，去除掩模，由此，获得半导体元件安装用基板端子板1。
(第四实施方式图7)
在上述的第一、第二、第三实施方式中，以使上基板3的半固化的涂覆膜7与下基板2的完全固化的涂覆膜7接触的方式将上基板3与下基板2重叠，但利用以下进行说明的第四实施方式，也能够获得半导体元件安装用基板端子板1。
在该第四实施方式中，设置成在被涂覆膜7覆盖的下基板2与同样被涂覆膜7覆盖的上基板3之间配置有空间保持部件18的状态下，将下基板2的涂覆膜7与上基板3的涂覆膜7粘接并在层叠状态下将下基板2与上基板3连结，并设置成通过配置空间保持部件18，能够获得更进一步均匀地确保了下基板用导体板6与上基板用导体板10之间的间隔的半导体元件安装用基板端子板1。
(上、下基板用导体板、涂覆膜-半固化)
在该第四实施方式中，对通过使用电沉积涂料的电沉积涂覆而在整个面上析出形成有涂覆膜7的下基板用导体板6和下基板用导体板10分别以适当的温度实施加热处理，将涂覆膜7形成为半固化的软质状态，获得具有半固化的涂覆膜7的下基板2和同样具有半固化的涂覆膜7的上基板3。
(重叠、空间保持部件)
而且，在下基板2与上基板3的重叠时，在下基板2的上表面侧的涂覆膜7与上基板3的下表面侧的涂覆膜7之间以大致固定的间隔配置由具有均匀的直径的玻璃珠或二氧化硅珠等构成的空间保持部件18，在夹着该空间保持部件14的状态下将下基板2与上基板3重叠。图7的(a)。
当然，与上述的第一、第二实施方式中的重叠同样，在下基板2上具有散热口17且上基板3上具有散热口15的情况下，将下基板2的散热口17与上基板3的散热口15重叠，并且在与第一实施方式同样，在下基板2上具有散热片16且在上基板3上具有散热片14的情况下，将下基板2的散热片16插入到上基板2的散热口15，从而进行下基板2与上基板3的重叠。
(加压加热)
接着，对重叠的下基板2和上基板3实施一边保持从上下方向以适当的压力进行加压的状态一边进行加热的加压加热处理，从而，如上所述，使处于半固化的状态的下基板2的涂覆膜7与上基板3的涂覆膜7完全固化。在半固化的涂覆膜7进行完全固化的过程中，下基板2的涂覆膜7与上基板3的涂覆膜7粘接而将下基板2与上基板3牢固地粘贴起来。图7的(b)。
如图7所示，由于以在下基板2的涂覆膜7与上基板3的涂覆膜7之间夹入空间保持部件14的方式进行涂覆膜7的相互粘接，所以，更加可靠且均匀地确保了下基板用导体板6与上基板用导体板10的间隔而将下基板2与上基板3连结。
而且，在实施所述加压加热处理，通过塗膜层7的彼此粘接在层叠状态下将下基板2与上基板3连结之后去除掩模，由此，半导体元件安装用基板端子板1完成。
在上述第四实施方式中，示出了由玻璃珠或二氧化硅珠等构成空间保持部件14，但可以替代玻璃珠、二氧化硅珠而使由与所述电沉积涂料的材料相同种类的材料构成的密封材料成为空间保持部件14，例如可以使用聚酰胺酰亚胺树脂片。
(基板端子板的比较)
接着，设实施例1、2、3、比较例1的半导体元件安装用基板端子板为尺寸50mm×42mm、在各个半导体元件安装用基板端子板上安装有LED芯片的状态下供电，对LED芯片的结温(junction temperatures)Tj(℃)进行模拟分析，利用通过该模拟分析而得到的温度进行了实施例1～3与比较例1的比较。另外，在图8中示出分离为作为比较例1的半导体元件安装用基板端子板、下基板和上基板的状态，关于附图标号，与实施方式相同的部分标注相同的标号。
作为实施例1，设定了由所述第一实施方式构成、在下基板和上基板上分别具有散热片、散热口的半导体元件安装用基板端子板。作为实施例2，设定了由所述第二实施方式构成、在下基板上具有散热口、在上基板上具有散热片和散热口的半导体元件安装用基板端子板。作为实施例3，设定了由所述第三实施方式构成、在下基板上不存在散热口和散热片而在上基板上具有散热片、散热口的半导体元件安装用基板端子板。然后，取得安装在各个基板端子板上的LED元件的结温。
此外，作为比较例1，设定在下基板和上基板上均不存在散热口和散热片的半导体元件安装用基板端子板，取得安装在该基板端子板上的LED元件的结温。
(分析结果)
实施例1Tj＝157.5℃
实施例2Tj＝157.2℃
实施例3Tj＝158.0℃
比较例1Tj＝162.0℃
根据所述分析结果，与比较例1相比，具有散热片、散热口的实施例1～3中的结温较低，因此，可以判断为在基板自身上设置散热片、散热口对于减少安装在该基板上的LED芯片的温度而言是有好处的。
(基于模拟的温度分布、流速分布)
此外，关于实施例1～3和比较例1，在通过模拟进行分析并确认了发光时的光源面侧(上基板侧)的温度分布和从半导体元件安装侧基板端子板的下方朝向上方移动的空气的流速分布时，认识到在比较例1中，在基板端子板的基板扩展方向上高热的温度区域扩展为较大范围，空气从基板端子板的下方朝向上方流动的流速较小。
另一方面，关于实施例1、2、3，认识到基板端子板的基板扩展方向上高热的温度区域不扩展较大范围，空气从基板端子板的下方朝向上方流动的流速也比比较例1的情况大。而且，特别是，关于实施例1、2，确认了高热的温度区域仅存在于LED安装部周围，并且空气从基板端子板的下方朝向上方流动的流速较大。
这样，根据实施例1～3与比较例1的比较，判断出通过从基板起的切割抬起而具备散热片的半导体元件安装用基板端子板的散热性较好，具有散热片和散热口的半导体元件安装用基板端子板的散热性更好。
(辐射)
关于实施例1～3和比较例1中的半导体元件安装用基板端子板的针对上方向的辐射进行了比较研究。如果对实施例1～3与比较例1进行比较，则比较例1为上基板的下表面与下基板的上表面粘接起来的结构，与此相对，在实施例1～3中，上基板的下表面、以及下基板的上表面作为散热片的面上升而露出于表面，因此，实施例1～3的表面积大于比较例1。因此，实施例1～3与比较例1相比，判断为由辐射引起的散热效果更高。
实施例1和实施例3相对于比较例1的表面积的增加量大致相等，因此，如果对实施例1与实施例3进行比较，则可判断为由辐射引起的散热效果相等。此外，关于
实施例2，下基板仅具有散热口而不具有上升的散热片，因此，如果与实施例1、3相比，则表面积稍微小于该实施例1、3。因此，关于由辐射引起的散热效果，可判断为实施例2稍微小于实施例1、3。
但是，如上所述，实施例1～3的表面积大于比较例1，因此，如果通过本发明获得半导体元件安装用基板端子板，则该半导体元件安装用基板端子板的由辐射引起的散热效果足够高。
标号说明
1：半导体元件安装用基板端子板；2：下基板；3：上基板；4：元件安装部；5：电极端子部；6：下基板用导体板；7：涂覆膜；8：第一元件连接安装部；9：第一电极端子部；10：上基板用导体板；12：第二元件连接端子部；13：第二电极端子部；14、16：散热片；15、17：散热口。
Claims (6)
1.一种半导体元件安装用基板端子板的制造方法，将分别具有导电性的上基板与下基板重叠而获得半导体元件安装用基板端子板，该半导体元件安装用基板端子板具有能够配置半导体元件的元件安装部，并具有能够安装电极线的电极端子部，该电极线对配置于所述元件安装部的半导体元件供电，其特征在于，
在由导电性金属板构成的上基板用导体板上，在该上基板用导体板中的位于所述元件安装部的周围的多个位置处进行散热片的切割抬起，从而设置散热片和通过该散热片的切割抬起而开设的散热口之后，用绝缘性的涂覆膜覆盖该上基板用导体板而形成所述上基板；
用绝缘性的涂覆膜覆盖由导电性金属板构成的下基板用导体板而形成所述下基板；
使所述下基板与所述上基板重叠并对下基板和上基板实施从上下加压并且进行加热的加压加热处理，使涂覆膜完全固化，由此使下基板的涂覆膜与上基板的涂覆膜粘接；以及
通过所述粘接将下基板与上基板在电绝缘的层叠状态下连结，而获得在元件安装部的周围形成为抬起的形状且被涂覆膜覆盖的散热片位于散热口的边部的半导体元件安装用基板端子板。
2.根据权利要求1所述的半导体元件安装用基板端子板的制造方法，其中，
在所述下基板用导体板中，在与所述上基板用导体板中的散热口对应的位置处设置有散热口，利用所述涂覆膜覆盖设置有该散热口的下基板用导体板，从而形成所述下基板。
3.根据权利要求1所述的半导体元件安装用基板端子板的制造方法，其中，
在所述下基板用导体板上，在与所述上基板用导体板中的散热口对应的位置进行切割抬起，从而设置能够插入到上基板用导体板中的所述散热口中的散热片和通过切割抬起该散热片而开设的散热口，然后利用所述涂覆膜覆盖设置有该散热片和散热口的下基板用导体板，从而形成所述下基板，
使下基板的所述散热片插入到上基板的散热口中并且使下基板的所述散热口位于与上基板的散热口对应的位置来进行下基板与上基板的所述重叠，
通过该下基板与上基板的重叠，使下基板的散热口与上基板的散热口重叠而形成在端子板厚度方向上穿过的贯穿部，使下基板的散热片穿过上基板的散热口而向与上基板的散热片相同的方向立起。
4.根据权利要求1～3中的任意一项所述的半导体元件安装用基板端子板的制造方法，其中，
通过在进行下基板与上基板的所述重叠之前对下基板实施加热处理，使所述下基板的涂覆膜完全固化，并且通过在进行下基板与上基板的重叠之前对上基板实施加热处理，使所述上基板的涂覆膜半固化，
使涂覆膜完全固化的所述下基板与涂覆膜半固化的所述上基板重叠，对该重叠后的下基板和上基板实施所述加压加热处理而使上基板的所述半固化的涂覆膜完全固化，由此使下基板的涂覆膜与上基板的涂覆膜粘接。
5.根据权利要求1～3中的任意一项所述的半导体元件安装用基板端子板的制造方法，其中，
通过在进行下基板与上基板的所述重叠之前对下基板实施加热处理，使所述下基板的涂覆膜半固化，并且通过在进行下基板与上基板的重叠之前对上基板实施加热处理，使所述上基板的涂覆膜半固化，
以在下基板的涂覆膜与上基板的涂覆膜之间介着空间保持部件的方式使涂覆膜半固化的所述下基板与涂覆膜半固化的所述上基板重叠，对该重叠后的下基板和上基板实施所述加压加热处理，使上基板的所述半固化的涂覆膜完全固化，从而在介着所述空间保持部件的状态下使下基板的涂覆膜与上基板的涂覆膜粘接。
6.根据权利要求1～5中的任意一项所述的半导体元件安装用基板端子板的制造方法，其中，
位于所述元件安装部的附近的所述散热片以朝向与元件安装部侧相反的外侧倾斜的角度被切割抬起。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016224343A JP6722568B2 (ja) | 2016-11-17 | 2016-11-17 | 半導体素子取付用基板端子板の製造方法 |
| JP2016-224343 | 2016-11-17 | ||
| PCT/JP2017/040692 WO2018092704A1 (ja) | 2016-11-17 | 2017-11-13 | 半導体素子取付用基板端子板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109964312A true CN109964312A (zh) | 2019-07-02 |
| CN109964312B CN109964312B (zh) | 2023-05-30 |
Family
ID=62146407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780070951.8A Active CN109964312B (zh) | 2016-11-17 | 2017-11-13 | 半导体元件安装用基板端子板的制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US10734562B2 (zh) |
| EP (1) | EP3544052B1 (zh) |
| JP (1) | JP6722568B2 (zh) |
| CN (1) | CN109964312B (zh) |
| WO (1) | WO2018092704A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6722568B2 (ja) | 2016-11-17 | 2020-07-15 | サンコール株式会社 | 半導体素子取付用基板端子板の製造方法 |
| JP2022150093A (ja) * | 2021-03-26 | 2022-10-07 | 日立グローバルライフソリューションズ株式会社 | ヒートシンク構造、及び、当該ヒートシンク構造を有する照明器具 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284505A (ja) * | 2000-03-31 | 2001-10-12 | Sanko:Kk | ヒートシンク及びその製造方法 |
| JP2003164040A (ja) * | 2001-11-26 | 2003-06-06 | Auto Network Gijutsu Kenkyusho:Kk | 回路構成体及びその製造方法 |
| JP2009099740A (ja) * | 2007-10-16 | 2009-05-07 | Furukawa Electric Co Ltd:The | 筐体の冷却装置 |
| CN105144372A (zh) * | 2013-04-24 | 2015-12-09 | 友立材料株式会社 | 半导体元件装配用基板的制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6147698A (ja) * | 1984-08-14 | 1986-03-08 | 三菱電機株式会社 | フレキシブル両面銅張り板の製造方法 |
| JP2826750B2 (ja) * | 1989-09-29 | 1998-11-18 | 三菱電線工業株式会社 | 片面絶縁箔状電線の製造方法 |
| US5285350A (en) * | 1992-08-28 | 1994-02-08 | Aavid Engineering, Inc. | Heat sink plate for multiple semi-conductors |
| EP0779658A3 (de) * | 1995-12-14 | 1998-07-29 | Texas Instruments Incorporated | Kühlkörper |
| KR100196285B1 (ko) * | 1996-04-18 | 1999-06-15 | 윤종용 | 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법 |
| JP4814777B2 (ja) * | 2006-12-19 | 2011-11-16 | 株式会社ソニー・コンピュータエンタテインメント | 積層放熱フィン |
| JP2008192940A (ja) * | 2007-02-07 | 2008-08-21 | Yokogawa Electric Corp | 発光装置 |
| JP5442317B2 (ja) * | 2009-05-14 | 2014-03-12 | 株式会社小糸製作所 | 車両用灯具 |
| JP2011060927A (ja) * | 2009-09-09 | 2011-03-24 | Hitachi Ltd | 半導体装置 |
| JP5500971B2 (ja) * | 2009-12-21 | 2014-05-21 | 三菱電機株式会社 | 光源モジュール及び照明装置 |
| KR102494877B1 (ko) * | 2014-09-19 | 2023-02-02 | 고쿠리츠다이가쿠호진 미에다이가쿠 | 전착액, 메탈 코어 기판 및 메탈 코어 기판의 제조 방법 |
| JP6256305B2 (ja) * | 2014-11-04 | 2018-01-10 | 豊田合成株式会社 | 発光装置及びその製造方法 |
| JP6722568B2 (ja) | 2016-11-17 | 2020-07-15 | サンコール株式会社 | 半導体素子取付用基板端子板の製造方法 |
-
2016
- 2016-11-17 JP JP2016224343A patent/JP6722568B2/ja active Active
-
2017
- 2017-11-13 CN CN201780070951.8A patent/CN109964312B/zh active Active
- 2017-11-13 EP EP17870775.8A patent/EP3544052B1/en active Active
- 2017-11-13 WO PCT/JP2017/040692 patent/WO2018092704A1/ja unknown
- 2017-11-13 US US16/349,450 patent/US10734562B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001284505A (ja) * | 2000-03-31 | 2001-10-12 | Sanko:Kk | ヒートシンク及びその製造方法 |
| JP2003164040A (ja) * | 2001-11-26 | 2003-06-06 | Auto Network Gijutsu Kenkyusho:Kk | 回路構成体及びその製造方法 |
| JP2009099740A (ja) * | 2007-10-16 | 2009-05-07 | Furukawa Electric Co Ltd:The | 筐体の冷却装置 |
| CN105144372A (zh) * | 2013-04-24 | 2015-12-09 | 友立材料株式会社 | 半导体元件装配用基板的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3544052B1 (en) | 2021-08-25 |
| JP6722568B2 (ja) | 2020-07-15 |
| EP3544052A4 (en) | 2020-06-03 |
| EP3544052A1 (en) | 2019-09-25 |
| US20190341538A1 (en) | 2019-11-07 |
| JP2018082094A (ja) | 2018-05-24 |
| US10734562B2 (en) | 2020-08-04 |
| WO2018092704A1 (ja) | 2018-05-24 |
| CN109964312B (zh) | 2023-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI622106B (zh) | 基板及其製造方法 | |
| CN101228625B (zh) | 具有镀金属连接部的半导体封装 | |
| CN113097162A (zh) | 散热片、芯片及电路板 | |
| CN109964312A (zh) | 半导体元件安装用基板端子板的制造方法 | |
| CN104701272B (zh) | 一种芯片封装组件及其制造方法 | |
| CN106068559A (zh) | 绝缘基板及半导体装置 | |
| JPH03268351A (ja) | 半導体装置 | |
| CN109390297A (zh) | 功率模块和包含该功率模块的功率转换系统 | |
| CN101091247B (zh) | 双扁平无引脚半导体封装 | |
| CN106098919B (zh) | 一种高导热高绝缘的led光引擎封装结构及制备方法 | |
| CN203398097U (zh) | 电源芯片模块的封装结构 | |
| CN104979321A (zh) | 具有多个安装配置的半导体裸片封装 | |
| CN208028049U (zh) | 功率半导体分立器件散热结构及电气装置 | |
| CN108346630A (zh) | 散热型封装结构 | |
| TW201308548A (zh) | 小基板多晶片記憶體封裝構造 | |
| JP5898575B2 (ja) | 半導体装置 | |
| CN101685808A (zh) | 散热封装结构以及封装方法 | |
| CN108417541A (zh) | 半导体封装 | |
| US8772912B2 (en) | Electronic device | |
| CN104377186B (zh) | 具有复合基材的电子系统 | |
| CN103515328A (zh) | 半导体封装件 | |
| US9190355B2 (en) | Multi-use substrate for integrated circuit | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| CN103427005B (zh) | 发光半导体元件及其制作方法以及光源模块 | |
| CN107546199A (zh) | 功率模块及制造其的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |