CN104979321A - 具有多个安装配置的半导体裸片封装 - Google Patents

具有多个安装配置的半导体裸片封装 Download PDF

Info

Publication number
CN104979321A
CN104979321A CN201510145931.5A CN201510145931A CN104979321A CN 104979321 A CN104979321 A CN 104979321A CN 201510145931 A CN201510145931 A CN 201510145931A CN 104979321 A CN104979321 A CN 104979321A
Authority
CN
China
Prior art keywords
metal derby
semiconductor die
interior section
section
thinner interior
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510145931.5A
Other languages
English (en)
Other versions
CN104979321B (zh
Inventor
陈天山
龙登超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104979321A publication Critical patent/CN104979321A/zh
Application granted granted Critical
Publication of CN104979321B publication Critical patent/CN104979321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开涉及具有多个安装配置的半导体裸片封装。半导体裸片封装包括与彼此绝缘的第一金属块、第二金属块和第三金属块。第一金属块具有较薄内部部分、在较薄内部部分的第一端部处的第一较厚外部部分和在较薄内部部分的与第一端部相对的第二端部处的第二较厚外部部分。第二金属块具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分。第三金属块具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分。半导体裸片具有附连到第一金属块的较薄内部部分的第一端子、附连到第二金属块的较薄内部部分的第二端子以及附连到第三金属块的较薄内部部分的第三端子。

Description

具有多个安装配置的半导体裸片封装
技术领域
本申请涉及半导体裸片封装，具体地涉及用于半导体裸片封装的安装配置。
背景技术
常规的半导体封装不是设计用于多种用途或者应用。例如，SMD(表面安装器件)封装具有鸥翼形引脚、J引脚或者扁平引脚，这些引脚被表面安装到板并且被设计用于低电流和低电压系统。TO(晶体管轮廓)封装具有插入到板的通孔中并且被设计用于高电流和高电压系统的引脚。TO封装具有比SMD封装更长的引脚，从而增加寄生电感。微空洞可以形成在用于将SMD封装附连到板的连接材料中，从而导致糟糕的散热。TO和SMD封装具有不同的组装工艺。TO和SMD封装二者具有许多用于提供不同的应用和用途的封装类型。因此通用半导体裸片封装是期望的。
发明内容
根据半导体裸片封装的一个实施例，封装包括第一金属块，该第一金属块具有较薄内部部分、在较薄内部部分的第一端部处的第一较厚外部部分以及在较薄内部部分的与第一端部相对的第二端部处的第二较厚外部部分。封装进一步包括：与第一金属块绝缘并且具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分的第二金属块，以及与第一金属块和第二金属块绝缘并且具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分的第三金属块。半导体裸片具有附连到第一金属块的较薄内部部分的第一端子、附连到第二金属块的较薄内部部分的第二端子以及附连到第三金属块的较薄内部部分的第三端子。
根据半导体组件的一个实施例，组件包括电路板和附连到电路板的半导体裸片封装。半导体裸片封装包括：具有较薄内部部分、在较薄内部部分的第一端部处的第一较厚外部部分以及在较薄内部部分的与第一端部相对的第二端部处的第二较厚外部部分的第一金属块；与第一金属块绝缘并且具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分的第二金属块；以及与第一金属块和第二金属块绝缘并且具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分的第三金属块。半导体裸片具有附连到第一金属块的较薄内部部分的第一端子、附连到第二金属块的较薄内部部分的第二端子以及附连到第三金属块的较薄内部部分的第三端子。
根据制造半导体裸片封装的方法的一个实施例，该方法包括：在支撑基底上距彼此一定距离地放置第一金属块和第二金属块，第一金属块和第二金属块均具有较厚外部部分和从较厚外部部分向另一金属块突出的较薄外部部分；将半导体裸片的第一端子附连到第一金属块的较薄内部部分并且将半导体裸片的第二端子附连到第二金属块的较薄内部部分；以及将半导体裸片的背离支撑基底的端子附连到放置在半导体裸片上的第三金属块的较薄内部部分，第三金属块进一步具有在较薄内部部分的第一端部处的第一较厚外部部分以及在较薄内部部分的与第一端部相对的第二端部处的第二较厚外部部分。
根据制造半导体裸片封装的方法的另一个实施例，该方法包括：提供第一围闭部分，第一围闭部分包括嵌在第一电绝缘基底中的第一金属块，第一金属块具有较薄内部部分、在较薄内部部分的第一端部处的第一较厚外部部分以及在较薄内部部分的与第一端部相对的第二端部处的第二较厚外部部分；提供第二围闭部分，第二围闭部分包括距彼此一定距离地嵌在第二电绝缘基底中的第二金属块和第三金属块，第二金属块和第三金属块均具有较厚外部部分和从较厚外部部分向内突出的较薄内部部分；将半导体裸片的第一端子附连到第二金属块的较薄内部部分并且将半导体裸片的第二端子附连到第三金属块的较薄内部部分；以及将第一金属块的较薄内部部分附连到半导体裸片的背离第二金属块和第三金属块的端子以从其中布置半导体裸片的第一围闭部分和第二围闭部分形成围闭件。
在阅读以下详细描述并且查看附图之后，本领域技术人员将认识到附加的特征和优点。
附图说明
附图的元件不一定相对彼此成比例绘制。同样的附图标记标示对应的相似部分。各个图示的实施例的特征可以被组合，除非它们彼此排斥。在附图中描绘实施例，并且在以下描述中详述实施例。
图1包括图1A至图1C，图示了在组装工艺的不同阶段期间具有多个安装配置的半导体裸片封装的一个实施例的不同视图。
图2包括图2A和图2B，图示了在模制之后图1的半导体裸片封装的相应的顶部透视图和底部透视图。
图3图示了包括在水平安装位置中附连到电路板的图2的模制半导体裸片封装的半导体组件的一个实施例。
图4图示了包括在水平安装位置中附连到电路板的图2的模制半导体裸片封装的半导体组件的另一个实施例。
图5包括图5A和图5B，图示了包括在垂直安装位置中附连到电路板的图2的模制半导体裸片封装的半导体组件的一个实施例的相应的前透视图和后透视图。
图6图示了具有多个安装配置的模制半导体裸片封装的另一个实施例的透视图。
图7图示了包括在垂直安装位置中附连到电路板的图6的模制半导体裸片封装的半导体组件的一个实施例。
图8图示了包括在垂直安装位置中附连到电路板的图6的模制半导体裸片封装的半导体组件的另一个实施例。
图9图示了具有多个安装配置和增强的爬电(creepage)性质的模制半导体裸片封装的一个实施例的透视图。
图10包括图10A至图10E，图示了制造具有多个安装配置的模制半导体裸片封装的方法的一个实施例。
图11包括图11A至图11D，图示了具有多个安装配置的模制半导体裸片封装的一个实施例的不同视图。
图12图示了具有多个安装配置的半导体裸片封装在模制之前的又一个实施例的透视图。
图13包括图13A和图13B，图示了具有多个安装配置的模制半导体裸片封装的再一个实施例的相应的顶部透视图和底部透视图。
图14包括图14A至图14C，图示了具有多个安装配置的非模制半导体裸片封装的一个实施例的不同视图。
图15图示了包括在水平安装位置中附连到电路板的图14的非模制半导体裸片封装的半导体组件的一个实施例。
图16包括图16A至图16C，图示了在组装的不同阶段期间图15的半导体组件。
图17包括图17A至图17C，图示了制造具有多个安装配置的非模制半导体裸片封装的方法的一个实施例。
图18包括图18A和图18B，图示了具有多个安装配置的双芯片半导体裸片封装在模制前和在模制后的一个实施例的透视图。
图19包括图19A和图19B，图示了具有多个安装配置的双芯片半导体裸片封装在模制前和在模制后的另一个实施例的透视图。
图20包括图20A和图20B，图示了具有多个安装配置的半桥半导体裸片封装在模制前和在模制后的一个实施例的透视图。
图21包括图21A和图21B，图示了具有多个安装配置的半桥半导体裸片封装在模制前和在模制后的另一个实施例的透视图。
具体实施方式
本文所描述的实施例提供可以用于各种类型的应用的具有多个安装配置的模制和非模制半导体裸片封装。这样，相同的半导体裸片封装可以用于不同的应用而无需封装重新设计或者不同类型的封装。半导体裸片封装包括金属块，金属块具有用于附连到一个或者多个半导体裸片的端子的较薄内部部分和形成封装的端子的较厚外部部分。如此，诸如接线键合、带、夹等的内部电连接可以被省去并且到包括在封装中的半导体裸片的电连接仅由也形成封装的端子的金属块促进。
图1包括图1A至图1C，图示了具有多个安装配置的半导体裸片封装的一个实施例的透视图。图1A示出了在封装组装工艺期间封装的底部部分，而图1B示出了后来在组装工艺中的封装。半导体裸片封装包括具有较薄(TM1a)内部部分102、在较薄内部部分102的第一端部处的第一较厚(TM1b)外部部分104以及在较薄内部部分102的相对端部处的第二较厚(TM1c)外部部分106的第一金属块100。半导体裸片封装进一步包括与第一金属块100绝缘并且具有较厚(TM2b)外部部分110和从较厚外部部分110向内突出(即，指向或者朝向封装的内侧或者内部移动)的较薄(TM2a)内部部分112的第二金属块108，以及与第一金属块100和第二金属块108绝缘并且具有较厚(TM3b)外部部分116和从较厚外部部分116向内突出的较薄(TM3a)内部部分118的第三金属块114。
一个或者多个金属块100、108、114均可以具有一个或者多个微凹陷119，以提供到裸片焊盘的更好的接触并且促进如图1C所示的更加共面的放置，图1C是沿着图1B中的标注为A-A’的线截取的封装的截面视图。金属块100、108、114可以包括铜，铜可以包括可以包含微量杂质的纯铜或者铜合金。金属块材料的示例包括铜、铜-铝、诸如C19400、C70250、C19210之类的与镍、铁、锌、硅等形成合金的铜。在一些实施例中，金属块100、108、114可以包括多个不同材料的层，例如，包括相对纯的铜的外高电导率层、同时包括合金铜或者设计以提供机械稳定性的其他材料的内层。在其他实施例中，金属块100、108、114是单个连续的构造。
一个或者多个半导体裸片120被包括在半导体裸片封装中。在图1中，半导体裸片120具有：通过裸片附连材料123附连到第一金属块100的较薄内部部分102的第一端子121，通过裸片附连材料125附连到第二金属块108的较薄内部部分112的第二端子122，以及通过裸片附连材料127附连到第三金属块114的较薄内部部分118的第三端子124。裸片附连材料123、125、127可以是焊料、胶、预镀覆表面或者用于将半导体裸片的端子连接或者附连到金属块的任何其他标准材料或界面。根据该实施例，第一裸片端子被布置在裸片120的背侧处，并且因此在图1中不可见，而第二裸片端子122和第三裸片端子124被布置在裸片120的前侧处。在纯说明性示例中，在裸片120背侧处的端子可以是垂直晶体管的漏极端子，而在裸片120前侧处的端子122、124可以分别是源极端子和栅极端子。根据包括在封装中的裸片的类型，可以提供其他裸片端子配置。
诸如接线键合、带、夹等的内部电连接不被使用用于连接到半导体裸片120的端子122、124。相反，到裸片120的电连接仅由金属块100、108、114促进，其较厚部分104、106、110、116形成封装的端子。半导体裸片120的端子122、124可以使用任何标准裸片附连工艺被附连到金属块100、108、114的相应的较薄内部部分102、112、118，标准裸片附连工艺诸如焊接、先进扩散焊接、胶粘、镀覆等。
第二金属块108的较薄内部部分112可以被布置在与第一金属块108的较薄内部部分102不同的平面中，并且第三金属块114的较薄内部部分118可以与第二金属块108的较薄部分112共面，如图1所示。根据该实施例，第二金属块108的较薄内部部分112向第三金属块114突出并且第三金属块114的较薄内部部分118向第二金属块108突出。第二金属块108的较薄内部部分112可以比第三金属块114的较薄内部部分118更宽(WM2)并且更长(LM2)，即在图1B中WM2>WM3并且LM2>LM3。宽度和长度的差别是裸片端子对准的函数，例如分别是栅极和源极焊盘对准的函数，以最大化产品性能。同样根据该实施例，半导体裸片120被插在第一金属块100的较薄内部部分102与第二金属块108和第三金属块114的较薄内部部分112、118之间。金属块100、108、114的较厚外部部分104、106、110、116均可以比半导体裸片更厚，即，在图1A和图1B中TM1b>Tdie，TM2b>Tdie，TM3b>Tdie，其中Tdie表示裸片120的厚度。
图2包括图2A和图2B，图示了半导体裸片封装在模制后的透视图。图2A示出了模制封装的顶侧，而图2B示出了模制封装的底侧。根据该实施例，金属块100、108、114通过模塑料(moldingcompound)126与彼此绝缘。根据该实施例，第一金属块100的较薄内部部分102和较厚外部部分104、106至少部分不由模塑料126覆盖。根据该实施例，第二金属块108和第三金属块114的较薄内部部分112、118和较厚外部部分110、116也至少部分不由模塑料126覆盖。
由金属块100、108、114形成的封装的端子可以在相同平面中接触，不管封装被放置处于水平安装位置中还是垂直安装位置中。在水平安装位置中，封装的顶主表面101或者底主表面103面对诸如像PCB(印刷电路板)的电路板之类的安装基底。例如，封装的主散热(顶或者底)表面101/103可以面对安装基底，该安装基底可以包括用于从封装散热的热嵌块。备选地，封装的主散热(顶或者底)表面101/103可以背离安装基底，在这种情况下，热沉可以被附连到封装的主散热表面101/103。在垂直安装位置中，封装的边缘105面对安装基底。
图3图示了包括在水平安装位置中附连到电路板130的半导体裸片封装的半导体组件的一个实施例，其中封装的底主表面103面对电路板130。封装的端子使用诸如焊料、胶、预镀覆表面等任何标准裸片附连材料132被附连到电路板的对应的电导体(不可见)。例如，电路板130可以是PCB并且封装的端子被附连到PCB的对应的导电迹线(不可见)。根据该实施例，在每种情况下，金属块100、108、114的较厚外部部分104、106、110、116形成封装的端子并且沿着处于水平安装位置的封装的一个主表面103通过电路板130在相同平面中接触。
图4图示了包括在水平安装位置中附连到电路板130的半导体裸片封装的半导体组件的另一实施例，其中封装的底主表面103面对电路板130。然而，图4中示出的实施例与图3中示出的实施例类似，裸片附连材料132部分地延伸到金属块100、108、114的较厚外部部分104、106、110、116的侧壁134(即，封装的端子)上以提供附加的焊点覆盖。
图5包括图5A和图5B，图示了包括在垂直安装位置中附连到诸如PCB之类的电路板130的半导体裸片封装的半导体组件的一个实施例，其中封装的一个边缘105面对电路板130。图5A示出了在面对封装的底主表面103的方向上的半导体组件，而图5B示出了在面对封装的顶主表面101的方向上的半导体组件。封装的端子使用诸如焊料、胶、预镀覆表面等任何标准裸片附连材料132被附连到电路板130的对应的电导体(不可见)。根据该实施例，封装的由金属块100、108、114的较厚外部部分104、106、110、116形成的端子沿着处于垂直安装位置的封装的一个边缘105通过电路板130在相同平面中接触。
图6图示了半导体裸片封装的一个实施例，其中第二金属块108的较厚外部部分110、第三金属块114的较厚外部部分116以及第一金属块100的较厚外部部分104之一均在相同端部处变窄(即，更不宽)。该变窄导致每个金属块100、108、114具有用于在垂直安装位置中将封装经由锁定特征安装到诸如电路板之类的基底中使用的调整片或者插入物140、142、144。
图7图示了包括利用调整片/插入物锁定特征140、142、144在垂直安装位置中安装到电路板130的半导体裸片封装的半导体组件的一个实施例。根据该实施例，焊料132将每个调整片/插入物140、142、144附连到电路板130的对应的电导体(不可见)以在封装与板130之间形成电连接。
图8图示了包括利用调整片/插入物锁定特征140、142、144在垂直安装位置中安装到电路板130的半导体裸片封装的半导体组件的另一实施例。图8中示出的实施例类似于图7中示出的实施例，然而，具有调整片/插入物140、142、144的封装的边缘105在垂直安装位置中背离电路板130。根据该实施例，金属块100、108、114的不具有调整片/插入物140、142、144的端部被插入到布置在电路板130上的插入式插座146中，以由于允许设备垂直放置灵活性的相同的侧或者边缘而在封装与板130之间形成电连接。
图9图示了其中增加第一金属块100与第二金属块108和第三金属块114之间的爬电距离的半导体裸片封装的又一实施例。爬电指沿着插入两个导体之间的电绝缘材料的表面的漏电路径。爬电距离可以通过延长漏电路径而增加。在图9中，通过形成模塑料126使得相比第一金属块100、第二金属块108和第三金属块114而言模塑料126从封装的第一(例如，顶)主表面更加向外突出，由此增加第一金属块100与第二金属块108和第三金属块114之间的爬电距离。可以通过形成模塑料126使得相比第一金属块100、第二金属块108、第三金属块114而言模塑料从封装的第二主表面103/101更加向外突出，同样地增加沿着封装的相对/第二(例如，底)主表面103/101的爬电距离。在具有增加的爬电的情况下，金属块100、108、114的部分由于附加的模具高度可以被抬升并且在金属块100、108、114的外围处具有下降台阶以促进到板的连接。备选地或者附加地，必要时可以抬升板焊盘或者板具有引流/下降台阶以考虑模具突起。
图10包括图10A至图10E，图示了制造半导体裸片封装的方法的一个实施例。在图10A中，第二金属块108和第三金属块114被距彼此一定距离(d)地放置在临时支撑基底150上。第二金属块108和第三金属块114均具有较厚外部部分110、116和从对应的较厚外部部分朝向如本文先前所描述的其它金属块突出的较薄内部部分112、118。在图10B中，诸如胶或者焊料之类的裸片附连材料160被应用到第二金属块108和第三金属块114的较薄内部部分112、118。在图10C中，通过裸片附连材料160，半导体裸片120的第一端子(不可见)被附连到第二金属块108的较薄内部部分112并且半导体裸片120的第二端子(不可见)被附连到第三金属块114的较薄内部部分118。在图10D中，诸如胶或者焊料之类的裸片附连材料162被应用到半导体裸片120的背离支撑基底150的端子(不可见)。在图10E中，半导体裸片120的背离支撑基底150的端子通过裸片附连材料162被附连到放置在半导体裸片120上的第一金属块100的较薄内部部分102(不可见)。第一金属块100还具有在如本文先前所描述的较薄内部部分102的相对端部处的较厚外部部分104、106。
图11包括图11A至图11D，图示了半导体裸片封装的再一个实施例。图11A示出了在模制后的封装的顶表面101，而图11B示出了封装的底表面103。金属块100、108、114通过模塑料126与彼此绝缘。根据该实施例，金属块100、108、114的较薄内部部分102、112、118由模塑料126覆盖，使得仅金属块100、108、114的较厚外部部分104、106、110、116保持至少部分不由模塑料126覆盖。图11C图示了在模制之前沿着图11A中的标注为B-B’的线截取的封装的截面视图，并且示出了在第一金属块100的较厚外部部分104、106的底表面241与第一金属块100的较薄内部部分102的底表面243之间的台阶242。模塑料126填充在封装的底部处的得到的台阶/凹陷区域245并且覆盖在台阶/凹陷区域245中的第一金属块100的较薄内部部分102。图11D图示了在模制之前沿着图11B中的标注为C-C’的线截取的封装的截面视图，并且示出了在第二金属块108和第三金属块114的较厚内部部分110、116的顶表面255与第二金属块108和第三金属块114的对应的较薄内部部分112、118的顶表面257之间的台阶251、253。模塑料126填充在封装的顶部处的得到的台阶/凹陷区域259、261并且覆盖在台阶/凹陷区域259、261中的第二金属块108和第三金属块114的较薄内部部分112、118。
图12图示了在模制之前的半导体裸片封装的另一实施例。根据该实施例，进一步包括附连到裸片120的端子122之一并且形成封装的附加端子的第四金属块170。例如，在晶体管裸片120的情况下，第四金属块170可以被附连到裸片120的源极端子122以为封装提供源极感测端子。源极感测端子可能太小并且难以检查。在这种情况下，可以使用侧壁焊料检查工艺。
图13包括图13A和图13B，图示了具有四个端子的半导体裸片封装的另一实施例。图13A示出了在模制之后的封装的顶表面101，而图13B示出了封装的底表面103。根据该实施例，分别提供第二金属块108和第三金属块114用于晶体管裸片120的源极端子和漏极端子。提供第一金属块100用于晶体管裸片120的栅极端子。提供第四金属块170用于晶体管裸片120的源极感测端子。其他端子配置可以通过提供对应成形的金属块来实现。
图14包括图14A至图14C，图示了具有多个安装配置的非模制半导体裸片封装的一个实施例的透视图。图14A示出了封装的分解图，图14B示出了封装的底部部分而图14C示出了封装的顶部部分。根据该实施例，第一金属块100被嵌入在诸如层压、陶瓷基底等的第一电绝缘基底200中以形成第一围闭部分202。第二金属块108和第三金属块114被嵌入在诸如层压、陶瓷基底等的第二电绝缘基底中以形成第二围闭部分206。第一围闭部分202、第二围闭部分206例如通过诸如胶之类的粘合剂或者其他合适方式被附连到彼此以形成其中布置半导体裸片120的围闭件。
在如图14A和图14B所示的围闭件的至少两个角落区域中的第一围闭部分202与第二围闭部分206之间可以存在间隙，使得封装在角落区域中的至少两个角落区域中具有开口208。在一种情况下，封装在围闭件的一个端部处的角落区域中具有开口208。在另一种情况下，封装在如图14B和图14C所示的围闭件的相对端部处的角落区域中具有开口208。在每种情况下，开口208可以通过设计电绝缘基底200、204而被实现，使得在第一围闭部分202和第二围闭部分206被组装成封装之后，在围闭件的至少两个角落区域中的第一围闭部分202与第二围闭部分206之间存在间隙。在围闭件的一个或者两个端部中的开口208允许流体(液体或者气体)如图14B和图14C中的虚线所指示的那样进入和离开围闭件，从而增加封装的散热能力。
在一个实施例中，第二金属块108和/或第三金属块114的较薄内部部分的宽度至少一次地在朝向封装的中心的方向上变窄。例如，第二金属块108的较厚外部部分110可以比第二金属块108的较薄内部部分112的最宽部分更宽，并且第二金属块108的较薄内部部分112在距第二金属块108的较厚外部部分110更远处可以变得更窄。例如，第二金属块108的较薄内部部分112在其宽度中可以具有一个或者多个步进式的变化，如图14C所示。第三金属块114可以具有相同或者相似的配置。
包括半导体裸片120的围闭件的内部可以涂布有对于水和水气中的至少一种而言不可渗透的纳米粒子。纳米粒子可以被注入到通过连接第一围闭部分202和第二围闭部分206形成的围闭件的角落区域中的开口208的一个或者多个开口中。备选地，封装部件的内表面可以在组装封装之前预涂布有纳米粒子。在任一情况下，纳米粒子都保护封装的对腐蚀等敏感的内部部件，诸如金属块100、108、114和半导体裸片120的内表面。
图15图示了包括图14的附连到电路板220的非模制半导体裸片封装的半导体组件的一个实施例。根据该实施例，半导体裸片封装被安置在形成在电路板220中的凹陷222中，并且封装的端子通过焊料224被连接到电路板220的不同的电导体(不可见)。封装的端子由金属块100、108、114形成。
电路板220可以包括连接到半导体裸片封装中的开口208中的第一开口的用于携带流体(液体或者气体)进入围闭件的第一通道226和连接到半导体裸片封装中的开口208中的第二开口的用于携带流体离开围闭件的第二通道228。在围闭件的内部涂布有其中对于水不可渗透的纳米粒子的情况下，流体可以是诸如水之类的流体以进一步增加半导体组件的散热能力。
图16包括图16A至图16C，图示了制造图15的半导体组件的方法的一个实施例。在图16A中，电路板220提供有用于接纳半导体裸片封装的凹陷222。电路板220包括用于连接到封装的端子的邻近电路板220中的凹陷222的诸如金属迹线之类的电导体230。在图16B中，半导体裸片封装被安置在电路板220的凹陷222中。电路板220中的第一通道226(不可见)具有连接到半导体裸片封装中的一个开口208的一个端部并且第二通道228(不可见)具有连接到如图15所示的半导体裸片封装中的另一开口208的一个端部。在图16C中，封装的端子通过焊料232被连接到电路板220的电导体230中的不同的电导体。
图17包括图17A至图17C，图示了制造图14的非模制半导体裸片封装的方法的一个实施例。在图17A中，第二围闭部分206被提供并且包括嵌在第二电绝缘基底204中的第二金属块108和第三金属块114。在图17B中，半导体裸片120的第一端子(未示出)被附连到第二金属块108的较薄内部部分112，并且半导体裸片120的第二端子(未示出)例如通过诸如焊料、胶、预镀覆表面等裸片附连材料240被附连到第三金属块114的较薄内部部分118，如由向下箭头指示的。在图17C中，第一围闭部分202被提供并且包括潜在第一电绝缘基底200中的第一金属块100。第一金属块100的较薄内部部分102例如通过诸如焊料、胶、预镀覆表面等裸片附连材料244被附连到半导体裸片120的背离第二围闭部分206的端子121，如由向下箭头指示的，以从第一围闭部分202和第二围闭部分206形成其中布置半导体裸片120的围闭件。
图18包括图18A和图18B，图示了具有多个安装配置的双芯片半导体裸片封装的一个实施例的透视图。图18A示出了在模制之前的封装而图18B示出了在模制之后的封装。每个裸片120、120’在一侧处被附连到第一金属块100、100’的较薄内部部分104、104’，第一金属块100、100’还具有在较薄内部部分102、102’的第一端部处的第一较厚外部部分104、104’和在较薄内部部分102、102’的相对端部处的第二较厚外部部分106、106’。每个裸片120、120’还具有在相对侧处的附连到第二金属块108、108’的较薄内部部分112、112’的端子112、112’，第二金属块108、108’与第一金属块100、100’绝缘并且还具有较薄内部部分112、112’从其向内突出的较厚外部部分110、110’。在每个裸片120、120’的该相同侧处的第二端子124、124’被附连到第三金属块114、114’的较薄内部部分118、118’，第三金属块114、114’与第一金属块100、100’和第二金属块108、108’绝缘并且还具有较薄内部部分118、118’从其向内突出的较厚外部部分116、116’。根据该实施例，第二金属块108的附连到第一裸片120的较厚外部部分110面对第三金属块114’的附连到第二裸片120’的较厚外部部分116’。
图19包括图19A和图19B，图示了具有多个安装配置的双芯片半导体裸片封装的另一实施例的透视图。图19A示出了在模制之前的封装，而图19B示出了在模制之后的封装。图19中示出的实施例类似于图18中示出的实施例，然而，第一金属块100的附连到第一裸片120的一个较厚外部部分106面对第一金属块100’的附连到第二裸片120’的另一较厚外部部分104’。
图20包括图20A和图20B，图示了具有多个安装配置的半桥半导体裸片封装的一个实施例的透视图。图20A示出了在模制之前的半桥封装而图20B示出了在模制之后的封装。半桥封装包括形成半桥电路的高侧开关的第一裸片120和形成半桥电路的低侧开关的第二裸片120’。高侧晶体管裸片120的漏极端子(D1)被附连到第一金属块100的较薄内部部分102，第一金属块100还具有在较薄内部部分102的第一端部处的第一较厚外部部分104和在较薄内部部分102的相对端部处的第二较厚外部部分106。高侧晶体管裸片120的源极端子(S1)被附连到第二金属块108的较薄内部部分112，第二金属块108与第一金属块100绝缘并且还具有较薄内部部分112从其向内突出的较厚外部部分110。高侧晶体管裸片120的栅极端子(G1)被附连到第三金属块114的较薄内部部分118，第三金属块114与第一金属块100和第二金属块108绝缘并且还具有较薄内部部分118从其向内突出的较厚外部部分116。
低侧晶体管裸片120’的源极端子(S2)被附连到第一金属块100’的较薄内部部分102’，第一金属块100’还具有在较薄内部部分102’的第一端部处的第一较厚外部部分104’和在较薄内部部分102’的相对端部处的第二较厚外部部分106’。低侧晶体管裸片120’的栅极端子(G2)被附连到第三金属块114’的较薄内部部分118’，第三金属块114’与第一金属块100’绝缘并且还具有较薄内部部分118’从其向内突出的较厚外部部分116’。低侧晶体管裸片120’的漏极端子(D2)被附连到第二金属块108’的较薄内部部分112’，第二金属块108’与第一金属块100’和第三金属块114’绝缘并且还具有与另一第二块110公用或者共享的较厚外部部分110’。根据该实施例，第二金属块108、108’是公用的并且公用的第二金属块108、108’的较厚外部部分110、110’形成高侧晶体管裸片120的源极(S1)与低侧晶体管裸片120’的漏极(D2)之间的公共连接，从而形成半桥电路的输出。
图21包括图21A和图21B，图示了具有多个安装配置的半桥半导体裸片封装的另一实施例的透视图。图21A示出了在模制之前的半桥封装，而图21B示出了在模制之后的半桥封装。图21中示出的实施例类似于图20中示出的实施例，然而，第一金属块100、100’具有连接高侧晶体管裸片120的源极(S1)与低侧晶体管裸片120’的漏极(D2)的公共较厚外部部分104、104’以形成半桥电路的输出。
为了描述的简单起见，使用诸如“之下”、“下方”、“下”、“之上”、“上”等空间相对术语以解释一个元件相对于第二元件的定位。这些术语旨在包含除了图中描述的那些之外的封装的不同的定向。进一步地，诸如“第一”、“第二”等术语也用于描述各种元件、区域、部分等并且也并不旨在限制。同样的术语贯穿描述指代同样的元件。
如本文所使用的，术语“具有”、“包含”、“包括”、“含有”等是包括所陈述的元件或者特征的存在但并不排除附加的元件或者特征的开放式术语。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括单数和复数。
在认识到变化和应用的上述范围的情况下，应当理解的是，本发明不由前述描述限制，也不由附图限制。相反，本发明仅由以下权利要求及其等价方案限制。

Claims (31)

1.一种半导体裸片封装，包括：
第一金属块，具有较薄内部部分、在所述较薄内部部分的第一端部处的第一较厚外部部分以及在所述较薄内部部分的与所述第一端部相对的第二端部处的第二较厚外部部分；
第二金属块，与所述第一金属块绝缘并且具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；
第三金属块，与所述第一金属块和所述第二金属块绝缘并且具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；以及
半导体裸片，具有附连到所述第一金属块的所述较薄内部部分的第一端子、附连到所述第二金属块的所述较薄内部部分的第二端子以及附连到所述第三金属块的所述较薄内部部分的第三端子。
2.根据权利要求1所述的半导体裸片封装，其中所述第二金属块的所述较薄内部部分被布置在与所述第一金属块的所述较薄内部部分不同的平面中，并且其中所述第三金属块的所述较薄内部部分与所述第二金属块的所述较薄部分共面。
3.根据权利要求2所述的半导体裸片封装，其中所述半导体裸片被插入在所述第一金属块的所述较薄内部部分与所述第二金属块和所述第三金属块的所述较薄内部部分之间。
4.根据权利要求2所述的半导体裸片封装，其中所述第二金属块的所述较薄内部部分比所述第三金属块的所述较薄内部部分更宽且更长。
5.根据权利要求2所述的半导体裸片封装，其中所述第二金属块的所述较薄内部部分和所述第三金属块的所述较薄内部部分中的至少一项的宽度在朝向所述半导体裸片的方向上至少变窄一次。
6.根据权利要求1所述的半导体裸片封装，其中所述第一金属块、所述第二金属块和所述第三金属块形成所述封装的端子，所述端子被配置为在相同平面中被接触，不管所述封装处于水平安装位置还是垂直安装位置。
7.根据权利要求1所述的半导体裸片封装，其中所述第一金属块、所述第二金属块和所述第三金属块通过模塑料与彼此绝缘。
8.根据权利要求7所述的半导体裸片封装，其中所述模塑料从所述封装的第一主表面向外突出得比所述第一金属块、所述第二金属块和所述第三金属块更远。
9.根据权利要求8所述的半导体裸片封装，其中所述模塑料从所述封装的与所述第一主表面相对的第二主表面向外突出得比所述第一金属块、所述第二金属块和所述第三金属块更远。
10.根据权利要求7所述的半导体裸片封装，其中所述较薄内部部分以及所述第一金属块的所述第一较厚外部部分和所述第二较厚外部部分至少部分地不由所述模塑料覆盖，其中所述第二金属块的所述较薄内部部分和所述较厚外部部分至少部分地不由所述模塑料覆盖，并且其中所述第三金属块的所述较薄内部部分和所述较厚外部部分至少部分地不由所述模塑料覆盖。
11.根据权利要求1所述的半导体裸片封装，其中所述第一金属块的所述较厚外部部分之一、所述第二金属块的所述较厚外部部分以及所述第三金属块的所述较厚外部部分均在相同端部处变窄。
12.根据权利要求1所述的半导体裸片封装，其中所述第一金属块被嵌在第一电绝缘基底中以形成第一围闭部分，其中所述第二金属块和所述第三金属块被嵌在第二电绝缘基底中以形成第二围闭部分，并且其中所述第一围闭部分和所述第二围闭部分被附连到彼此以形成其中布置所述半导体裸片的围闭件。
13.根据权利要求12所述的半导体裸片封装，其中在所述围闭件的至少两个角落区域中的所述第一围闭部分与所述第二围闭部分之间存在间隙，使得所述封装在所述角落区域中的至少两个角落区域中具有开口。
14.根据权利要求13所述的半导体裸片封装，其中所述封装在所述围闭件的第一端部处的所述角落区域中具有开口。
15.根据权利要求13所述的半导体裸片封装，其中所述封装在所述围闭件的相对端部处的所述角落区域中具有开口。
16.根据权利要求13所述的半导体裸片封装，其中包括所述半导体裸片的所述围闭件的内部涂布有对于水和水气中的至少一种而言不可渗透的纳米粒子。
17.根据权利要求1所述的半导体裸片封装，其中所述第二金属块的所述较厚外部部分比所述第二金属块的所述较薄内部部分的最厚部分更宽，其中所述第二金属块的所述较薄内部部分具有邻近所述第二金属块的所述较厚外部部分的近端和与所述近端相对的远端，并且其中所述近端比所述远端更宽。
18.根据权利要求17所述的半导体裸片封装，其中所述第三金属块的所述较厚外部部分比所述第三金属块的所述较薄内部部分的最厚部分更宽，其中所述第三金属块的所述较薄内部部分具有邻近所述第三金属块的所述较厚外部部分的近端和与所述近端相对的远端，并且其中所述近端比所述远端更宽。
19.根据权利要求1所述的半导体裸片封装，进一步包括：
附加的第一金属块，具有较薄内部部分、在所述较薄内部部分的第一端部处的第一较厚外部部分以及在所述较薄内部部分的与所述第一端部相对的第二端部处的第二较厚外部部分；
附加的第二金属块，与所述附加的第一金属块绝缘并且具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；
附加的第三金属块，与所述附加的第一金属块和所述附加的第二金属块绝缘并且具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；以及
附加的半导体裸片，具有附连到所述附加的第一金属块的所述较薄内部部分的第一端子、附连到所述附加的第二金属块的所述较薄内部部分的第二端子以及附连到所述附加的第三金属块的所述较薄内部部分的第三端子。
20.根据权利要求19所述的半导体裸片封装，其中所述第一金属块、所述第二金属块和所述第三金属块之一以及所述附加的第一金属块、所述附加的第二金属块和所述附加的第三金属块之一是共享的金属块，所述共享的金属块形成所述半导体裸片的所述端子之一与所述附加的半导体裸片的所述端子之一之间的公共连接。
21.一种半导体组件，包括：
电路板；以及
半导体裸片封装，附连到所述电路板，所述半导体裸片封装包括：
第一金属块，具有较薄内部部分、在所述较薄内部部分的第一端部处的第一较厚外部部分以及在所述较薄内部部分的与所述第一端部相对的第二端部处的第二较厚外部部分；
第二金属块，与所述第一金属块绝缘并且具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；
第三金属块，与所述第一金属块和所述第二金属块绝缘并且具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；以及
半导体裸片，具有附连到所述第一金属块的所述较薄内部部分的第一端子、附连到所述第二金属块的所述较薄内部部分的第二端子以及附连到所述第三金属块的所述较薄内部部分的第三端子。
22.根据权利要求21所述的半导体组件，其中所述第一金属块、所述第二金属块和所述第三金属块形成所述半导体裸片封装的通过所述电路板在相同平面中被接触的端子，不管所述半导体裸片封装是在水平安装位置中还是在垂直安装位置中被附连到所述电路板。
23.根据权利要求21所述的半导体组件，其中所述第一金属块的所述较厚外部部分之一、所述第二金属块的所述较厚外部部分以及所述第三金属块的所述较厚外部部分均在相同端部处变窄，并且其中所述半导体裸片封装在垂直安装位置中被附连到所述电路板，其中焊料接触所述第一金属块、所述第二金属块和所述第三金属块的变窄端部。
24.根据权利要求21所述的半导体组件，其中所述第一金属块被嵌在第一电绝缘基底中以形成第一围闭部分，其中所述第二金属块和所述第三金属块被嵌在第二电绝缘基底中以形成第二围闭部分，并且所述第一围闭部分和所述第二围闭部分被附连到彼此以形成其中布置所述半导体裸片的围闭件。
25.根据权利要求24所述的半导体组件，其中在所述围闭件的至少两个角落区域中的所述第一围闭部分和所述第二围闭部分之间存在间隙，使得所述半导体裸片封装在所述角落区域中的至少两个角落区域中具有开口，并且其中所述电路板包括连接到所述半导体裸片封装中的所述开口中的第一开口的用于携带流体进入所述围闭件的第一通道和连接到所述半导体裸片封装中的所述开口中的第二开口的用于携带流体离开所述围闭件的第二通道。
26.根据权利要求25所述的半导体组件，其中所述半导体裸片封装被安置在形成于所述电路板中的凹陷中，其中所述第一通道具有连接到所述半导体裸片封装中的所述开口中的所述第一开口的端部，并且其中所述第二通道具有连接到所述半导体裸片封装中的所述开口中的所述第二开口的端部。
27.根据权利要求25所述的半导体组件，其中包括所述半导体裸片的所述围闭件的内部涂布有对于水和水气中的至少一种而言不可渗透的纳米粒子。
28.一种制造半导体裸片封装的方法，所述方法包括：
将第一金属块和第二金属块距彼此一定距离地放置在支撑衬底上，所述第一金属块和所述第二金属块均具有较厚外部部分和从所述较厚外部部分向另一金属块突出的较薄内部部分；
将半导体裸片的第一端子附连到所述第一金属块的所述较薄内部部分，并且将所述半导体裸片的第二端子附连到所述第二金属块的所述较薄内部部分；以及
将所述半导体裸片的背离所述支撑衬底的端子附连到放置在所述半导体裸片上的第三金属块的较薄内部部分，所述第三金属块进一步具有在所述较薄内部部分的第一端部处的第一较厚外部部分和在所述较薄内部部分的与所述第一端部相对的第二端部处的第二较厚外部部分。
29.一种制造半导体裸片封装的方法，所述方法包括：
提供包括嵌在第一电绝缘基底中的第一金属块的第一围闭部分，所述第一金属块具有较薄内部部分、在所述较薄内部部分的第一端部处的第一较厚外部部分以及在所述较薄内部部分的与所述第一端部相对的第二端部处的第二较厚外部部分；
提供包括距彼此一定距离地嵌在第二电绝缘基底中的第二金属块和第三金属块的第二围闭部分，所述第二金属块和所述第三金属块均具有较厚外部部分和从所述较厚外部部分向内突出的较薄内部部分；
将半导体裸片的第一端子附连到所述第二金属块的所述较薄内部部分，并且将所述半导体裸片的第二端子附连到所述第三金属块的所述较薄内部部分；以及
将所述第一金属块的所述较薄内部部分附连到所述半导体裸片的背离所述第二金属块和所述第三金属块的所述端子，以从所述第一围闭部分和所述第二围闭部分形成其中布置所述半导体裸片的围闭件。
30.根据权利要求29所述的方法，其中在所述围闭件的至少两个角落区域中的所述第一围闭部分与所述第二围闭部分之间存在间隙，使得所述半导体裸片封装在所述角落区域中的至少两个角落区域中具有开口。
31.根据权利要求30所述的方法，进一步包括：
用对于水和水气中的至少一种而言不可渗透的纳米粒子涂布包括所述半导体裸片的所述围闭件的内部。
CN201510145931.5A 2014-04-01 2015-03-30 具有多个安装配置的半导体裸片封装 Active CN104979321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/242,114 2014-04-01
US14/242,114 US9508625B2 (en) 2014-04-01 2014-04-01 Semiconductor die package with multiple mounting configurations

Publications (2)

Publication Number Publication Date
CN104979321A true CN104979321A (zh) 2015-10-14
CN104979321B CN104979321B (zh) 2018-04-20

Family

ID=54067092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510145931.5A Active CN104979321B (zh) 2014-04-01 2015-03-30 具有多个安装配置的半导体裸片封装

Country Status (3)

Country Link
US (1) US9508625B2 (zh)
CN (1) CN104979321B (zh)
DE (1) DE102015105052A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158734B (zh) * 2014-10-03 2019-01-08 力祥半导体股份有限公司 半导体封装装置
US9768087B2 (en) 2014-10-08 2017-09-19 Infineon Technologies Americas Corp. Compact high-voltage semiconductor package
EP3168871B1 (en) * 2015-11-11 2020-01-08 Nexperia B.V. Semiconductor device and a method of making a semiconductor device
EP3693992A1 (en) * 2019-02-11 2020-08-12 Nexperia B.V. Surface mount semiconductor device and method of manufacture

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102542A1 (en) * 2001-11-30 2003-06-05 Yutaka Ueno Semiconductor device having leadless package structure
US7166496B1 (en) * 2005-08-17 2007-01-23 Ciclon Semiconductor Device Corp. Method of making a packaged semiconductor device
US20080054438A1 (en) * 2006-08-30 2008-03-06 Semiconductor Components Industries, Llc Semiconductor package structure having multiple heat dissipation paths and method of manufacture
DE102007036841A1 (de) * 2007-08-06 2009-02-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
US20100148346A1 (en) * 2008-12-12 2010-06-17 Quinones Maria Clemens Y Semiconductor die package including low stress configuration
CN102347299A (zh) * 2010-07-29 2012-02-08 万国半导体股份有限公司 晶圆级芯片尺寸封装
US20120256239A1 (en) * 2011-04-07 2012-10-11 Texas Instruments Incorporated Ultra-Thin Power Transistor and Synchronous Buck Converter Having Customized Footprint
CN102903694A (zh) * 2011-07-27 2013-01-30 英飞凌科技股份有限公司 在一个面上具有两层金属层的功率半导体芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7893545B2 (en) 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102542A1 (en) * 2001-11-30 2003-06-05 Yutaka Ueno Semiconductor device having leadless package structure
US7166496B1 (en) * 2005-08-17 2007-01-23 Ciclon Semiconductor Device Corp. Method of making a packaged semiconductor device
JP2009514242A (ja) * 2005-11-01 2009-04-02 エヌエックスピー ビー ヴィ 半導体ダイの実装方法および半導体パッケージ
US20080054438A1 (en) * 2006-08-30 2008-03-06 Semiconductor Components Industries, Llc Semiconductor package structure having multiple heat dissipation paths and method of manufacture
DE102007036841A1 (de) * 2007-08-06 2009-02-12 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
US20100148346A1 (en) * 2008-12-12 2010-06-17 Quinones Maria Clemens Y Semiconductor die package including low stress configuration
CN102347299A (zh) * 2010-07-29 2012-02-08 万国半导体股份有限公司 晶圆级芯片尺寸封装
US20120256239A1 (en) * 2011-04-07 2012-10-11 Texas Instruments Incorporated Ultra-Thin Power Transistor and Synchronous Buck Converter Having Customized Footprint
CN102903694A (zh) * 2011-07-27 2013-01-30 英飞凌科技股份有限公司 在一个面上具有两层金属层的功率半导体芯片

Also Published As

Publication number Publication date
US9508625B2 (en) 2016-11-29
DE102015105052A1 (de) 2015-10-01
CN104979321B (zh) 2018-04-20
US20150279757A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN102576702B (zh) 具有嵌入式衬底及引线框的模块封装
US9287231B2 (en) Package structure with direct bond copper substrate
CN101414586B (zh) 功率半导体器件的封装件和封装方法
US6723582B2 (en) Method of making a semiconductor package having exposed metal strap
US10720373B2 (en) Semiconductor power device with corresponding package and related manufacturing process
TWI364820B (en) Chip structure
CN102456652A (zh) 功率半导体装置
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US10854524B2 (en) Power semiconductor module
CN104979321A (zh) 具有多个安装配置的半导体裸片封装
CN104821302A (zh) 半导体装置
CN110783315A (zh) 具有电磁屏蔽结构的半导体封装及其制造方法
CN105448860A (zh) 半导体装置
CN104934398A (zh) 电子部件和引线框架
CN106816432A (zh) 具有抗静电结构的封装结构
US11646258B2 (en) Electronic devices including electrically insulated load electrodes
US11600547B2 (en) Semiconductor package with expanded heat spreader
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
EP3608955B1 (en) Leadframe, semiconductor package and method
CN109768023B (zh) 具有表面安装结构的扁平无引线封装体
CN100401510C (zh) 半导体装置、半导体主体及其制造方法
TW201622240A (zh) 電子組件
US20240030111A1 (en) Semiconductor package and method for fabricating a semiconductor package for upright mounting
CN104377186A (zh) 具有复合基材的电子系统
US11715676B2 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant