CN106816432A - 具有抗静电结构的封装结构 - Google Patents

具有抗静电结构的封装结构 Download PDF

Info

Publication number
CN106816432A
CN106816432A CN201611199503.1A CN201611199503A CN106816432A CN 106816432 A CN106816432 A CN 106816432A CN 201611199503 A CN201611199503 A CN 201611199503A CN 106816432 A CN106816432 A CN 106816432A
Authority
CN
China
Prior art keywords
antistatic
substrate
conductive pole
encapsulating structure
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611199503.1A
Other languages
English (en)
Inventor
谢明哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHUANGZHINENG TECHNOLOGY Co Ltd
TRON INTELLIGENCE Inc
Original Assignee
CHUANGZHINENG TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHUANGZHINENG TECHNOLOGY Co Ltd filed Critical CHUANGZHINENG TECHNOLOGY Co Ltd
Priority to CN201611199503.1A priority Critical patent/CN106816432A/zh
Priority to TW106201234U priority patent/TWM548357U/zh
Priority to TW106102555A priority patent/TWI655742B/zh
Priority to PCT/CN2017/000253 priority patent/WO2018113036A1/zh
Publication of CN106816432A publication Critical patent/CN106816432A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Packaging Frangible Articles (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

本发明提供一种具有抗静电结构的封装结构，此封装结构包括有一基板，其上具有一体成形的至少一凹槽，在凹槽周围且位于基板中设有至少一导电柱，在基板下表面设有至少一连接垫电性连接导电柱，并在凹槽周围的基板上设有至少一抗静电线路，其经由导电柱而电性连接至连接垫，使安装于凹槽内的晶片得以与抗静电线路接触，经导电柱导至连接垫来达到引导静电接地的功效。本发明是将抗静电线路、导电柱整合至基板中而为一体成形者，除了可利用抗静电线路达到静电放电防护功能之外，更因抗静电线路、导电柱直接与基板整合于同一制程中而一体成形，故可有效到轻薄化封装并可简化整个封装制程。

Description

具有抗静电结构的封装结构
技术领域
本发明涉及一种封装结构的静电防护设计，特别是关于一种将抗静电结构与封装基板整合为一体的具有抗静电结构的封装结构。
背景技术
在集成电路中，由于静电放电(Electrostatic discharge，ESD)会引起静电击穿，进而导致集成电路内部电子元件发生故障，尤其是对电子元件小型化与密集化后的影响更是日趋明显，所以对于静电保护要求也日益严苛，也只有选择正确的静电保护元件，才能于集成电路中发挥出应有的静电防护功能。
为达到静电防护作用，一般在集成电路的封装结构上会直接增设有抗静电结构，例如，现有技术揭示一种晶片上静电放电的指纹辨识器封装构造，如图1所示，此封装结构包括一基板10，其上表面安装有一指纹辨识晶片12，并有复数焊线14电性连接基板10及指纹辨识晶片12，一静电放电条16系安装于指纹辨识晶片12的主动面121上，一封胶体18位于基板10上且围绕指纹辨识晶片12，以覆盖住焊线14及部份覆盖住指纹辨识晶片12的主动面121且连接至静电放电条16。由于静电放电条16部份显露于封胶体18的开口边缘，以达到晶片上静电放电。
然而，将静电放电条直接安装于晶片的制程较为复杂，且过程中容易危害的晶片本身的功能，再者，因为封装结构一直向上堆迭，也难以达到封装轻薄程度的功效，效果有限。有鉴于此，本发明遂提出一种具有抗静电结构的封装结构，以解决存在于背景技术中的该些缺失。
发明内容
本发明的主要目的系在提供一种具有抗静电结构的封装结构，其是将抗静电线路整合至基板中而为一体成形者，且抗静电线路经由基板中的导电柱电性连接至连接垫，以利用此抗静电线路达到抗静电的功能，且因抗静电线路直接与基板一体成形，更可达到轻薄化封装结构并可简化封装制程。
本发明的另一目的是在提供一种具有抗静电结构的封装结构，其是将抗静电线路整合至基板的同时，于该基板内设置有一体成形的导电柱，且导电柱的形状可依据不同元件的电性考量而有不同形状的结构设计。
为达到上述目的，本发明提出的具有抗静电结构的封装结构主要包括有一基板，基板上具有一体成形的至少一凹槽，且在凹槽周围的基板上穿设有至少一导电柱，于基板下表面且对应导电柱的位置设有至少一连接垫；另有至少一抗静电线路位于凹槽周围的基板上，此抗静电线路经由导电柱电性连接至连接垫。本发明可利用至少一抗静电线路与安装于凹槽内的晶片表面接触，以将不必要的静电引导接地，达到抗静电的功效。
其中，所述的基板是绝缘基板，较佳者为陶瓷基板。
其中，所述至少一抗静电线路是一封闭线路或是具有至少一开口。
其中，所述至少一抗静电线路更有突出基板表面，以便与晶片表面接触。
其中，所述的导电柱是梯形体、倒梯形体、圆柱体、长方体或锥形体等形状。
本发明提出的具有抗静电结构的封装结构，其是将抗静电线路、导电柱整合至基板中而为一体成形，中间利用导电柱作为抗静电线路与连接垫电性连接的通道，抗静电线路可以将导电材料利用电镀、化学镀或溅镀等方式形成于基板中，且抗静电线路可以与晶片接触，将不必要的静电经由连接垫引导至接地，以利用此抗静电线路达到静电放电防护的功能，且因抗静电线路、导电柱直接与基板一体成形而整合于制程中，更可达到轻薄化封装结构并可简化封装制程，应用甚广。
底下凭借具体实施例配合所附的图式详加说明，当更容易了解本发明的目的、技术内容及其所达成的功效。
附图说明
图1为现有具有静电放电条的封装结构示意图。
图2为本发明具有一凹槽的封装结构立体示意图。
图3为本发明具有一凹槽的封装结构的结构剖视图。
图4为本发明具有二凹槽的封装结构立体示意图。
图5为本发明于基板上具有一开口的抗静电结构的实施例示意图。
图6为本发明于基板上具有二开口的抗静电结构的实施例示意图。
图7A为本发明具有梯形体导电柱的封装结构剖视图。
图7B为本发明具有倒梯形体导电柱的封装结构剖视图。
附图标记说明：10-基板；12-指纹辨识晶片；121主动面；14-焊线；16-静电放电条；18-封胶体；20-封装结构；22-基板；24-凹槽；26-导电柱；28-连接垫；30-抗静电线路；32-凹槽；34、36-开口。
具体实施方式
本发明系在基板的制作过程中同时将抗静电线路以及导电柱等结构设计整合在一起，以形成一体成形的具有抗静电结构的封装结构。
请参阅图2及图3所示，其是本发明具有一凹槽的封装结构立体示意图以及其结构剖视图，一具有抗静电结构的封装结构20包括有一基板22及其上环设的至少一抗静电线路30，基板22上表面具有一体成形的至少一凹槽24，在此系以一个凹槽24为例，凹槽24内底面更可设有复数导电垫(图中未示)，使凹槽24内可供安装至少一晶片(图中未示)并通过这些导电垫与基板22形成电性连接；在基板22上且位于凹槽24外围位置设有至少一导电柱26，在基板22下表面设有至少一连接垫，此对外的连接垫在此系以复数连接垫28为例，导电柱26可选择性的电性连接至基板22下表面的连接垫28，以作为对外接地；另，抗静电线路30是一封闭线路且为金属线路，抗静电线路30位于凹槽24周围的基板22上且外露于基板22，此抗静电线路30经由导电柱26电性连接至连接垫28，以通过导电柱26配合晶片的导电垫(图中未示)而结合在一起，利用抗静电线路30接触到晶片而将静电经导电柱26引导至作为接地的连接垫28，进而达到静电防护功能。其中图中所绘制的抗静电路线路30位于基板22上而未突出基板22表面，当然，若有不同设计考量，抗静电线路也可突出于基板，以可以接触到晶片表面为诉求，当不能以此为限。
承上，本发明使用的基板22系使用绝缘基板，较佳者可以使用陶瓷基板，例如高温共烧陶瓷(High-Temperature Co-fired Creamics，HTCC)基板或是低温共烧陶瓷基板(Low-Temperature Co-fired Creamics，LTCC)。因此，本发明使用的一体成形陶瓷基板时，在制作过程中就能将抗静电电路30、导电柱26等结构一同压合并烧结在一起，并形成具有一体成形凹槽24的基板22。
本发明于基板上除了可以具有一体成形的一凹槽外，更可因不同的电路设计而具有二个以上的凹槽设计。请参阅图4所示，本发明的封装结构20更可于基板22上直接设有一体成形的二凹槽24、32，以分别提供安装二种不同的晶片，例如，当本发明的封装结构20系作为指纹感测辨识封装结构时，于凹槽24内系供安装一感测晶片，而于凹槽32内则供安装一发光晶片；其余结构则与第二图所示的实施例相同，故于此不再赘述。
再者，本发明于基板上环设的抗静电线路除了前述的连续状封闭线路设计之外，尚具有不同的实施态样，也即此抗静电线路30具有至少一开口，例如，图5所示，抗静电线路30具有一开口34，抑或是如图6所示，抗静电线路30具有二开口34、36，此种抗静电线路30则为不连续状线路设计，以提供封装设计不同的选择。
此外，本发明的导电柱结构设计可以依据需要抗静电的程度，进行结构上的调整，包含形状、数量、相对位置等关系，例如图7A所示，复数个具有上窄下宽的梯形体的导电柱26；如图7B所示，复数个具有上宽下窄的倒梯形体的导电柱26；抑或是其他未绘制出来的圆柱体、长方体或锥形体等的形状设计。
本发明提出的具有抗静电结构的封装结构，其是将抗静电线路、导电柱整合至基板中而为一体成形者，中间利用导电柱作为抗静电线路与连接垫电性连接的通道，抗静电线路可以将导电材料利用电镀、化学镀或溅镀等方式形成于基板中，且抗静电线路可以与晶片接触，将不必要的静电经由连接垫引导至接地，以利用此抗静电线路达到静电放电防护的功能，且因抗静电线路、导电柱直接与基板一体成形而整合于制程中，更可达到轻薄化封装结构并可简化封装制程，应用甚广。
以上所述的实施例仅是说明本发明的技术思想及特点，其目的在使熟悉此项技术者能够了解本发明的内容并据以实施，当不能以的限定本发明的专利范围，即大凡依本发明所揭示的精神所作的均等变化或修饰，仍应涵盖在本发明的保护范围内。

Claims (9)

1.一种具有抗静电结构的封装结构，其特征在于，包括：
一基板，其上具有一体成形的至少一凹槽，且在该凹槽周围的该基板上设有至少一导电柱；
至少一连接垫，位于该基板下表面且电性连接该至少一导电柱；以及
至少一抗静电线路，其位于该凹槽周围的该基板上，该至少一抗静电线路经由该至少一导电柱电性连接该至少一连接垫。
2.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，该基板是绝缘基板。
3.根据权利要求2所述的具有抗静电结构的封装结构，其特征在于，该绝缘基板是陶瓷基板。
4.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，该至少一抗静电线路是一封闭线路。
5.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，该至少一抗静电线路具有至少一开口。
6.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，还包括至少一晶片，其安装于该基板的该至少一凹槽内，并与该基板形成电性连接，该至少一抗静电线路接触该晶片。
7.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，该至少一抗静电线路是金属线路。
8.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，该导电柱是梯形体、倒梯形体、圆柱体、长方体或者锥形体的形状。
9.根据权利要求1所述的具有抗静电结构的封装结构，其特征在于，该至少一抗静电线路突出该基板表面。
CN201611199503.1A 2016-12-22 2016-12-22 具有抗静电结构的封装结构 Pending CN106816432A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201611199503.1A CN106816432A (zh) 2016-12-22 2016-12-22 具有抗静电结构的封装结构
TW106201234U TWM548357U (zh) 2016-12-22 2017-01-24 具有抗靜電結構的封裝結構
TW106102555A TWI655742B (zh) 2016-12-22 2017-01-24 具有抗靜電結構的封裝結構
PCT/CN2017/000253 WO2018113036A1 (zh) 2016-12-22 2017-03-24 具有抗静电结构的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611199503.1A CN106816432A (zh) 2016-12-22 2016-12-22 具有抗静电结构的封装结构

Publications (1)

Publication Number Publication Date
CN106816432A true CN106816432A (zh) 2017-06-09

Family

ID=59109568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611199503.1A Pending CN106816432A (zh) 2016-12-22 2016-12-22 具有抗静电结构的封装结构

Country Status (3)

Country Link
CN (1) CN106816432A (zh)
TW (2) TWM548357U (zh)
WO (1) WO2018113036A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972007A (zh) * 2016-12-23 2017-07-21 创智能科技股份有限公司 具有抗静电结构的指纹感测辨识装置
WO2021174415A1 (en) * 2020-03-03 2021-09-10 Yangtze Memory Technologies Co., Ltd. Protection structures in semiconductor chips and methods for forming the same
CN116387434A (zh) * 2023-06-02 2023-07-04 江西兆驰半导体有限公司 一种抗静电led芯片晶圆的制备方法及晶圆

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106816432A (zh) * 2016-12-22 2017-06-09 创智能科技股份有限公司 具有抗静电结构的封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20120025242A1 (en) * 2010-07-30 2012-02-02 Apt Electronics Ltd. Surface mounted led structure and packaging method of integrating functional circuits on a silicon
CN103313175A (zh) * 2012-03-16 2013-09-18 美律电子(深圳)有限公司 微机电麦克风封装模块
CN103886299A (zh) * 2014-03-27 2014-06-25 成都费恩格尔微电子技术有限公司 一种电容式指纹传感器的封装结构
CN206480620U (zh) * 2016-12-22 2017-09-08 敦捷光电股份有限公司 具有抗静电结构的封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683971B1 (en) * 1999-05-11 2004-01-27 Authentec, Inc. Fingerprint sensor with leadframe bent pin conductive path and associated methods
CN101179086A (zh) * 2006-11-08 2008-05-14 欣相光电股份有限公司 镶嵌式影像感测芯片的封装结构
TWI328776B (en) * 2006-12-26 2010-08-11 Egis Technology Inc Sweep-type fingerprint sensing device and method of packaging the same
US8717775B1 (en) * 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
CN203607386U (zh) * 2013-07-05 2014-05-21 成都方程式电子有限公司 一种新型指纹传感器注胶封装结构
TW201508568A (zh) * 2013-08-16 2015-03-01 Wintek Corp 觸控顯示裝置
JP2016001648A (ja) * 2014-06-11 2016-01-07 アルプス電気株式会社 高周波モジュール
CN204044842U (zh) * 2014-08-27 2014-12-24 深圳贝特莱电子科技有限公司 一种嵌入式的半导体指纹传感器
CN105389056B (zh) * 2015-11-30 2019-02-19 深圳市骏达光电股份有限公司 带防静电功能的触控模板
CN106816432A (zh) * 2016-12-22 2017-06-09 创智能科技股份有限公司 具有抗静电结构的封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814484A (zh) * 2009-02-19 2010-08-25 日月光半导体制造股份有限公司 芯片封装体及其制作方法
US20120025242A1 (en) * 2010-07-30 2012-02-02 Apt Electronics Ltd. Surface mounted led structure and packaging method of integrating functional circuits on a silicon
CN103313175A (zh) * 2012-03-16 2013-09-18 美律电子(深圳)有限公司 微机电麦克风封装模块
CN103886299A (zh) * 2014-03-27 2014-06-25 成都费恩格尔微电子技术有限公司 一种电容式指纹传感器的封装结构
CN206480620U (zh) * 2016-12-22 2017-09-08 敦捷光电股份有限公司 具有抗静电结构的封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972007A (zh) * 2016-12-23 2017-07-21 创智能科技股份有限公司 具有抗静电结构的指纹感测辨识装置
WO2021174415A1 (en) * 2020-03-03 2021-09-10 Yangtze Memory Technologies Co., Ltd. Protection structures in semiconductor chips and methods for forming the same
CN116387434A (zh) * 2023-06-02 2023-07-04 江西兆驰半导体有限公司 一种抗静电led芯片晶圆的制备方法及晶圆

Also Published As

Publication number Publication date
WO2018113036A1 (zh) 2018-06-28
TW201824506A (zh) 2018-07-01
TWM548357U (zh) 2017-09-01
TWI655742B (zh) 2019-04-01

Similar Documents

Publication Publication Date Title
US11646290B2 (en) Shielded electronic component package
CN106816432A (zh) 具有抗静电结构的封装结构
US7643311B2 (en) Electronic circuit protection device
US8008753B1 (en) System and method to reduce shorting of radio frequency (RF) shielding
WO2018097413A1 (ko) 반도체 패키지 및 이의 제조방법
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US20070176281A1 (en) Semiconductor package
US20080179711A1 (en) Substrate and semiconductor device using the same
TW201101452A (en) Semiconductor device packages with electromagnetic interference shielding
CN106972007A (zh) 具有抗静电结构的指纹感测辨识装置
CN109935523A (zh) 半导体装置封装及其制造方法
US20170127567A1 (en) Electronic device equipped with a heat sink
CN102077341A (zh) 封装半导体产品及其制造方法
CN108735716B (zh) 封装结构
CN107919348A (zh) 具有电感的组件及其封装结构
US8975735B2 (en) Redistribution board, electronic component and module
US9209053B2 (en) Manufacturing method of a conductive shield layer in semiconductor device
CN110268519A (zh) 功率半导体模块
CN107452696B (zh) 电磁屏蔽封装体以及制造方法
US20130133940A1 (en) System in package module and method of fabricating the same
TW201250976A (en) Semiconductor structure with recess and manufacturing method thereof
CN104979321B (zh) 具有多个安装配置的半导体裸片封装
CN105144380B (zh) 光电半导体器件及制造其的方法
CN205376527U (zh) 图像感测装置
CN206480620U (zh) 具有抗静电结构的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170609