CN102077341A - 封装半导体产品及其制造方法 - Google Patents

封装半导体产品及其制造方法 Download PDF

Info

Publication number
CN102077341A
CN102077341A CN2009801242166A CN200980124216A CN102077341A CN 102077341 A CN102077341 A CN 102077341A CN 2009801242166 A CN2009801242166 A CN 2009801242166A CN 200980124216 A CN200980124216 A CN 200980124216A CN 102077341 A CN102077341 A CN 102077341A
Authority
CN
China
Prior art keywords
contact area
protecting sheathing
substrate
passivation layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801242166A
Other languages
English (en)
Other versions
CN102077341B (zh
Inventor
埃里克·皮雷尔兹
杰恩-马克·闫欧
斯蒂芬·贝兰格
迈克尔·鲍米尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102077341A publication Critical patent/CN102077341A/zh
Application granted granted Critical
Publication of CN102077341B publication Critical patent/CN102077341B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

封装半导体产品(2)包括第一半导体器件(4A)和封装结构，所述封装结构具有保护外壳(6)以及第一和第二外部电极(8，10)。所述第一半导体器件(4A)具有第一衬底(11A)并且配置有第一钝化层(12A)和第一电子结构。所述第一衬底具有第一主表面(14)。所述第一衬底(11A)嵌入到保护外壳(6)中，并且所述第一主表面(14)面对所述保护外壳(6)的第一开口(23)。第一电子结构具有用于电接触第一电子结构的第一和第二接触区域(20、22)。所述钝化层(12A)实质上覆盖了所述第一主表面(14)和所述第一电子结构。所述保护外壳(6)在所述第一钝化层(12A)和所述第一外部电极(8)之间朝着所述第一接触区域(20)延伸。

Description

封装半导体产品及其制造方法
技术领域
本发明涉及一种封装半导体产品，包括第一半导体器件和封装结构，所述封装结构具有保护外壳(protective envelop)以及第一和第二外部电极，所述第一半导体器件具有第一衬底并且配置有第一钝化层和第一电子结构，其中将所述第一衬底嵌入到保护外壳中，并且所述第一衬底具有面对所述保护外壳的第一开口的第一主表面，所述第一电子结构沿第一主表面与所述第一衬底集成并且具有第一和第二接触区域，其中所述第一钝化层实质上覆盖所述第一主表面和第一电子结构，并且不覆盖(leave free)所述第一和第二接触区域，其中所述第一外部电极与第一接触区域电连接，优选地直接接触所述第一接触区域，并且所述第二外部电极与所述第二接触区域电连接。通过嵌入到保护外壳中，所述第一衬底由保护外壳部分地封装起来。
本发明也涉及一种包括根据本发明的封装半导体产品的电子产品。
本发明还涉及一种制造封装半导体产品的方法，所述封装半导体产品包括第一半导体器件和封装结构，所述封装结构具有保护外壳以及第一和第二外部电极，所述第一半导体器件包括具有第一主表面的第一衬底，所述方法包括以下步骤：a)将第一电子结构沿第一主表面与所述第一衬底集成，所述第一电子结构具有用于电接触所述第一电子结构的第一和第二接触区域；b)向第一衬底提供第一钝化层，所述第一钝化层实质上覆盖所述第一主表面和第一电子结构，并且不覆盖所述第一和第二接触区域；c)将所述第一半导体器件放置到载体上。
背景技术
配置有一个或多个集成无源功能的半导体器件已经稳定地增加了它们的集成度水平。结果，这些器件变得具有商业竞争力，并且提供差异化的优势：在提供这些电子部件的特征参数的较宽范围值的同时，允许不同电子部件的定制集成。然而，半导体器件配置有诸如硅之类的半导体衬底，其不是优选的电隔离器。
集成电路中的钝化层通常目的在于防止集成电路外部的侵蚀和电学干扰。另外，钝化层通常是足够厚的氮化硅致密演变层，所述钝化层除了在除了键合焊盘的位置之外的整个集成电路上延伸。集成电路的侧表面通常受到保护外壳的保护，所述保护外壳也包封了从键合焊盘延伸到封装衬底的嵌入式引线键合焊盘。在所谓的芯片级封装中，甚至会完全省略这种保护外壳。
然而，半导体器件的微型化以及诸如当前和未来超薄移动电话之类的消费产品的空间限制要求新的封装概念。这种概念之一是只是作为在印刷电路板中嵌入的无源离散器件将集成电路(即芯片)设置在印刷电路板中。另一种概念是产生散开的晶片级封装。这种类型的封装将允许所述封装具有稍微大于芯片的表面积，以提供用于所有端子的足够空间，同时不需要分离的封装载体-分离的封装载体将使得球栅阵列相对昂贵。与传统封装的不同之处在于接触电极可以在所述芯片的侧表面上侧向地延伸，所述侧表面具体是由芯片和保护外壳之间的界面组成。所述侧表面的具体形式将使用U型接触，所述U型接触典型地应用于离散的无源部件，也简称为SMD。具有U型接触的封装半导体器件尤其具有以下优势：它们可以与SMD相应地进行装配，并且在板装配期间不需要区分器件的底侧和顶侧。因此，利用有限个数的接触电极将特别小的芯片转换到SMD型封装中正是所需的。
在导致本发明的研究过程中，已经发现散开的封装半导体器件产生比配置有更传统的封装的半导体器件对于产生电短路具有更小的抵抗力。具体地，在诸如ESD-事件中可能发生的高电压脉冲的情况下，发现这种阻抗不足以短路。
发明内容
因此，本发明的目的是提供一种具有改进的抗电学短路抵抗力的封装半导体产品。
因此，本发明提出了一种封装半导体产品，其中保护外壳在第一钝化层和第一外部电极之间朝着第一接触区域延伸。因此换句话说，所述保护外壳不只存在于芯片侧面附近，而且存在于所述钝化层的顶部上(当所述芯片利用钝化层定位于其顶部一侧上时)但是在第一外部电极的下面。这样，可以减小所述第一钝化层发展出一个或多个裂缝的可能性，例如在所述第一钝化层的边界附近。发现这些裂缝是所述减小的抵抗力的原因，因为它们允许从外部电极到半导体衬底中的直接路径。发现对于裂缝的特定位置是在界面处，并且进一步地在钝化层和半导体衬底之间。这种裂缝也可以在施加保护外壳之前存在。例如，它们可以是来自于用于将第一半导体器件从半导体晶片上分离的锯切工艺。在存在后一种裂缝的情况下，可以通过保护外壳的存在妨碍这些裂缝的进一步延伸或者开口。此外，尤其是当电学隔离时，所述保护外壳有助于防止外部电极与所述第一半导体器件的第一衬底不希望的直接电接触。例如，这种不希望的直接接触可能是由在封装半导体产品的使用期间流到裂缝中的外部电极材料引起的，但是也可以是在当制造封装半导体产品时应用外部电极期间发生。结果，减小了第一外部电极和第一衬底之间不希望的短路的风险。在所述第一钝化层和第一外部电极之间朝着第一接触区域延伸的所述保护外壳改善了封装半导体产品的可靠性，特别是对于要求高电流通过第一外部电极和/或要在第一外部电极和第一衬底之间要求较高电压的应用，例如静电放电(ESD)包括。保护外壳一方面有效地形成了第一和第二外部电极之间的附加电隔离障碍，另一方面有效地形成了不倾向于与第一和第二外部电极直接电接触的第一衬底的区域，但是也可以改善电磁干扰(EMI)滤波器的质量。这里的一个重要方面是所述保护外壳优选地包括具有比半导体衬底和钝化层更高弹性的材料。于是，行为与钝化层不同的附加障碍导致了改进的性能。
更具体地，所述保护外壳具有背对钝化层并且被第一外部电极至少部分覆盖的表面。这种表面终止于所述钝化层上。优选地，这种表面与钝化层(顶部一侧)的接触角小于90°，并且优选地小于45°。如果在施加保护外壳时发生所述钝化层的(部分)润湿，将实现这种小的接触角。如在物理化学领域已知的，润湿行为依赖于溶剂以及外壳与钝化层的分子反应。合适的选择和表面处理可以支持所需效果。具体地，所述接触区域，并且合适地包围所述接触区域的一部分钝化层配置有表面结构或者表面处理或者临时覆盖物，使得保护外壳不会在所述接触区域上延伸。
在实施例中，所述外部电极是U形形状的。更具体的来说，第一衬底还具有与所述第一主表面相反的第二主表面以及从所述第一主表面向所述第二主表面延伸的第一侧表面，其中所述保护外壳沿所述第二主表面和/或所述第一侧表面延伸，其中所述第一外部电极覆盖与所述第一主表面、所述第二主表面和/或所述第一侧表面的至少之一相邻的那部分保护外壳。这样，例如在所述第一和第二外部电极覆盖与第一主表面和第二主表面都相邻的那部分保护外壳的情况下，可以将封装的半导体产安装到表面，例如印刷电路板表面，而不考虑所述电子结构是面朝所述印刷电路板的表面还是背对所述印刷电路板的表面。此外，这种封装半导体产品可以具有沿与第一和第二主表面横切的方向测量的厚度，至多150微米，或者甚至至多100微米。封装半导体产品的这种较小小厚度可以有利地减小包括所述封装半导体产品的电子产品的重量和尺寸。
在实施例中，在与第一侧表面和第一主表面的边缘相邻的半导体衬底中存在凹部。合适地，这种凹部存在于与另外的第二侧表面的边缘，即在封装器件的角落。然而，并没有排除这种凹部在更大的部分上延伸，直到沿整个第一侧表面构成凹槽。在该实施例中，减小了诸如所述保护外壳从所述第一衬底分层之类的损坏的可能性。通过填充所述凹部，所述保护外壳可以与所述凹部结合。实际上，在第一半导体器件的生产工艺期间可能发生分层，但是在使用第一半导体器件期间也可能发生分层，具体地在苛刻的环境中使用，例如较大的温度波动导致热机械应力和/或诸如机械振动之类的较高机械负载。这种分层可能导致第一和/或第二外部电极与第一衬底之间的直接电接触。通过根据本发明在制造期间防止分层，可以提高制造产量。
更具体地，所述凹部配置有凹部表面，所述凹部表面与所述第一侧表面和所述第一主表面都围成范围在45°至135°之间的角度，更优选地范围在60°和120°之间，甚至更优选地范围在75°至105°之间。按照这种方式，使能能够实现保护外壳和第一衬底之间合适的结合。优选地，所述凹部表面是圆形的。所述角度和表面形状都允许通过打孔、激光作用和/或刻蚀产生所述凹部。
沿所述钝化层延伸和/或在所述凹部上结合的保护外壳提供这样的优势：增加了封装半导体产品抵抗机械振动以及抵抗封装半导体产品的(可能重复地)温度变化引起的热机械应力破坏的鲁棒性。这是通过保护外壳结合(例如紧握)在所述凹部上和/或结合在第一主表面上来实现的。
在实施例中，第一钝化层的边界实质上一直延伸到所述第一主表面的边界。这具有以下优势：可以在一个批次的沉积步骤中向半导体晶片所包括的多个第一半导体器件配置第一钝化层。在可选的实施例中，所述第一钝化层的边界不会完全延伸到所述第一主表面的边界。在这种情况下，减小了作为第一半导体器件从半导体晶片分离工艺(例如锯切)的结果、在所述第一主表面的边界附近的第一钝化层中发展裂缝的可能性。
在实施例中，所述第一衬底具有从所述第一主表面延伸到所述第二主表面的第一附加侧表面，并且所述保护外壳沿所述第二主表面、所述第一侧表面和所述第一附加侧表面延伸，其中所述第一外部电极覆盖与所述第一主表面、所述第二主表面和所述第一附加侧表面相邻的那部分保护外壳。具体地，所述第二外部电极覆盖与所述第一主表面、所述第二主表面和所述第一附加侧表面之一相邻的那部分保护外壳。这提供了根据本发明的实际封装半导体产品。
在实施例中，所述封装半导体产品包括第二半导体器件，所述第二半导体器件具有第二衬底并且配置有第二钝化层和第二电子结构，其中所述第二衬底嵌入到所述保护外壳中并且包括面对所述保护外壳的第二开口的第三主表面，所述第二电子结构沿所述第三主表面与所述第二衬底集成并且具有第三和第四接触区域，其中所述第二钝化层实质上覆盖了所述第三主表面和所述第二电子结构，并且不覆盖所述第三和第四接触区域，其中所述第二外部电极与所述第四接触区域电连接并且经由所述第四接触区域、所述第二电子结构、所述第三接触区域和从所述第三接触区域到所述第二接触区域的导电结构与所述第二接触区域电连接，其中所述保护外壳形成了所述第一衬底和所述第二衬底之间的电隔离结构。这样，可以在导电结构外部实现第一和第二衬底之间的良好电隔离。例如，当所述第一和第二半导体器件形成电级联二极管对并且这些二极管对需要在所述导电结构外部彼此电隔离时是非常重要的，例如在高电压触发的ESD保护中要求这样的条件。
在实施例中，电隔离层部分在所述导电结构和所述第一和/或第二钝化层之间延伸。这样，进一步减小了导电结构分别通过所述第一和/或第二衬底电短路的可能性。这种隔离层部分可以改进所述导电结构的电隔离。
在实施例中，所述隔离层部分配置用于在实质上所有的导电结构和所述第一衬底之间和/或实质上所有的导电结构和所述第二衬底之间延伸。这样，实质上防止了所述导电结构与所述第一和第二钝化层之间的直接接触。具体地，这提供了连接所述第一和第二半导体器件的一种方式。按照类似的方式，第三半导体器件可以与所述第二半导体器件相连，第四半导体器件可以与所述第三半导体器件相连，如此类推。在每一个半导体器件都包括二极管的情况下，这种半导体器件的级联例如可以增加半导体器件的ESD保护的触发电压。
在实施例中，通过所述保护外壳的延伸部形成至少一部分所述隔离层，所述保护外壳的延伸部在所述第一钝化层和所述导电结构之间朝着所述第二接触区域延伸，并且可能在所述第二钝化层和所述导电结构之间朝着所述第三接触区域延伸。这增加了所述封装半导体产品的对称性，并且进而推动了封装半导体产品的生产工艺。
在实施例中，所述封装半导体产品包括无源部件、用于组合无源功能的结构、以及集成电路结构的至少一个。具体地，所述半导体产品只包括一个无源部件，例如电阻器、电感器、电容器或二极管。
在实施例中，所述封装半导体产品包括背靠背的齐纳二极管对以及背靠背的雪崩二极管对的至少一个。
在实施例中，在第一生产环境中制造所述封装半导体产品，所述第一生产环境例如是集成电路工厂环境或者晶片加工厂，并且所述保护外壳、可选的导电结构和/或隔离层部分在与第一生产环境相关的第二生产环境中应用，所述第二生产环境例如是晶片加工厂中的后处理区。该实施例具有以下优势：很好地与封装技术结合，例如再分布式芯片封装或者嵌入式晶片级封装。这种工艺流程与传统工艺流程不同，其中在所述第一生产环境外部执行封装，例如在与所述第一和第二生产环境相比条件不太洁净的芯片装配环境。
本发明也提出了一种电子产品，所述电子产品包括根据本发明的封装半导体产品。例如，这种产品可以是移动电话、诸如膝上型计算机之类的计算机、MP3播放器或者电视或监视器，例如配备有液晶显示器或阴极射线管的电视或监视器。具体地，所述封装半导体产品的尺寸对于根据本发明的电子产品而言是重要的，例如对于用于医学用途的电子产品、无线电产品和便携式电子产品中的情况。
本发明的另一个目的是提供一种具有改进的抵抗涂覆故障的保护能力的封装半导体产品的制造方法。
因此，本发明的提出了一种方法，所述方法包括以下步骤：d)在第一半导体器件周围模制所述保护外壳，使得将所述第一衬底嵌入到所述保护外壳中，所述第一主表面面对所述保护外壳的第一开口，以及沿所述第一钝化层的一部分进一步模制所述保护外壳；e)应用第一和第二外部电极，所述第一外部电极与所述第一接触区域相连，优选地所述第一外部电极与所述第一接触区域直接电接触，所述第二外部电极与所述第二接触区域电连接。
在实施例中，步骤d)包括固化所述保护外壳。固化可以包括加热所述保护外壳。
在实施例中，步骤c)包括将所述第一半导体器件放置到载体上，所述载体具有面对所述载体的第一钝化层；以及步骤d)包括通过部分地填充所述第一钝化层和所述载体之间的空隙，沿所述部分的第一钝化层在所述第一半导体器件周围模制保护外壳。这是获得在所述第一钝化层和第一外部电极之间延伸的保护外壳的延伸部的有效和良好受控的方式。可以在压缩情况下并且通过使用柔性载体来执行部分地填充所述空间，使得通过未填满所述第一半导体器件填满所述空间。
在实施例中，所述方法包括对于多个第一半导体器件执行步骤a)-e)，其中所述载体对于所述多个第一半导体器件是公共的，并且通过公共模制结构形成所述多个第一半导体器件的保护外壳，其中在步骤a)-d)之后获得模制的晶片，并且可能在步骤e)之后获得包括所述多个第一半导体器件和所述公共模制结构的模制晶片，所述方法包括以下步骤：f)将所述模制晶片划分为分离的封装半导体产品，每一个封装半导体产品包括所述多个第一半导体器件的一个或多个半导体器件。这种方法提供了制造所述多个封装半导体产品的有效方式，其中例如涉及处理、沉积或者构图的工艺步骤可以同时针对所述多个半导体器件来执行。例如在所述第一和第二外部电极是再分布层的一部分的情况下，在步骤e)之后可以获得模制的晶片，在执行步骤f)之前沉积所述再分布层。例如在沿所述第一侧表面在所述保护外壳上沉积第一电极的情况下，可以在步骤e)之前获得模制的晶片。
在实施例中，所述方法包括通过使用具有第一厚度的锯来锯切在所述半导体晶片中产生槽口以及使用具有小于所述第一厚度的第二厚度的锯沿所述槽口锯切，将所述第一半导体器件从半导体晶片分离，从而获得了从所述第一主表面延伸的第一衬底的第二侧表面，所述第一侧表面配置有与所述第二侧表面和所述第一主表面的边缘相邻的凹部。优选地，所述凹部在所述第二侧表面和所述第一主表面的边缘处延伸。优选地，所述凹部在所述第二侧表面和所述第一主表面的边缘处延伸。因为用于锯切晶片的锯切设备通常是易于使用的，这是一种获得凹部的有效方式。通过填充所述凹部，所述保护外壳结合在所述凹部上，阻碍了在保护外壳和第一衬底之间分层的发生，并且减小了从第一外部电极到第一衬底以及从第一衬底到第一外部电极发生短路的可能性。
附图说明
现在将参考附图按照非限制方式描述本发明，其中：
图1A示出了根据本发明第一实施例中的封装半导体产品的透明顶视图；
图1B示出了沿图1A的A-A’线得到的截面图；
图2示出了在根据本发明第二实施例的封装半导体产品的截面图；
图3示出了不是根据本发明的封装半导体产品的可能故障模式的截面图；
图4A示出了根据本发明第三实施例中的封装半导体产品的截面图；
图4B示出了图4A的细节的放大视图；
图4C示出了背靠背齐纳二极管对或者背靠背雪崩二极管对的电学方案；
图5A示出了根据第一方法将多个第一半导体器件放置到载体上之后所述多个第一半导体器件的顶视图；
图5B示出了沿图5A的B-B’线的载体截面图，在所述载体上已经根据第一方法放置了多个第一半导体器件；
图5C示出了半导体器件和共同模制结构；
图5D示出了模制晶片细节的放大视图；以及
图6示出了在第一实施例中的封装半导体产品中如图1B所示细节的放大视图的截面图。
具体实施方式
除非另有声明，贯穿全图相同的参考数字将表示相似的部件。
图1A示出了根据本发明第一实施例中的封装半导体产品2的透明顶视图，以及图1B示出了沿图1A的A-A’线得到的截面图。封装半导体产品2包括第一半导体器件4A、保护外壳6、第一外部电极8和第二外部电极10。封装半导体产品2的封装结构包含保护外壳6、第一外部电极8和第二外部电极10。第一半导体器件4A具有第一衬底11A，并且配置有第一钝化层12A和第一电子结构，在该示例中第一电子结构是第一无源部件(在图1A中未示出，尽管在图4A中用参考数字38A示出了第一无源部件的示例)。第一电子结构沿第一主表面与第一衬底集成，并且具有第一和第二接触区域20、22。这种集成通常包括第一衬底的材料可以是第一电子结构的一部分。第一衬底11A具有第一主表面14，并且可以具有与第一主表面14相反的第二主表面16。第一衬底11A还可以具有从第一主表面14延伸到第二主表面16的第一侧表面18和第一附加侧表面19。第一衬底11A可以具有实质上矩形盒子的形状。
通常，第一电子结构可以包括诸如电容器、电感器和/或电阻器之类的无源部件，第一电子结构可以包括用于组合无源功能的结构，例如电磁干扰(EMI)滤波器、变压器和静电放电(ESD)保护雪崩和齐纳二极管，和/或第一电子结构可以包括集成电路结构。
第一无源部件可以沿第一主表面14定位，并且具有用于电接触第一无源部件的第一接触区域20和第二接触区域22。第一钝化层12A实质上覆盖了第一主表面14和第一无源部件，并且不覆盖了第一和第二接触区域，使得可以接触所述第一和第二接触区域。
保护外壳6可以沿第一衬底11A的第二主表面16、第一侧表面18和第一附加侧表面19延伸，并且可以与这些表面紧密地机械连接。因此，将第一衬底11A嵌入到保护外壳6中。第一主表面14面对保护外壳6的第一开口23。
第一外部电极8直接接触第一接触区域20。第二外部电极10例如经由第一无源部件外部的第一导电路径与第二接触区域22电连接。在第一实施例中，通过第二外部电极10与第二接触区域22的直接接触建立了这种连接。
在第一实施例中，第一和第二外部电极8、10覆盖了与第一主表面14、第二主表面16和/或第一侧表面18的至少一个相邻的那部分保护外壳。例如，当保护外壳6设置在第二主表面16和第一外部电极8之间时，第一外部电极8与第二主表面16相邻地延伸。如果第一外部电极8也与第一主表面14相邻地延伸，并且如果第二外部电极10也与第一主表面14和第二主表面16相邻地延伸，这将具有这样的优势，可以按照两种不同朝向的任一种将封装半导体产品2安装到印刷电路板上：一种朝向是第一钝化层12A面对印刷电路板；一种朝向是第一钝化层12A背对印刷电路板。在第一和第二外部电极8、10与第一侧表面18相邻地延伸的情况下，通过在第一和第二外部电极8、10和第一衬底11A之间的保护外壳6仍然维持了良好的电隔离。
通常，第一和/或第二外部电极8、10可以与第一衬底11A的第一主表面14、第二主表面16和/或第一侧表面18相邻地延伸。
在第一实施例中，保护外壳6在第一钝化层12A和第一外部电极8之间朝着第一接触区域20延伸。按照这种方式，形成了在第一钝化层12A和第一外部电极8之间朝着第一接触区域22延伸的保护外壳6的第一延伸部26。通常，保护外壳6一方面可以形成第一外部电极8之间的电隔离障碍，另一方面可以形成第一衬底11A的第一钝化层12A和第一主表面14之间的电隔离障碍。在第一实施例中，保护外壳6一方面形成了第一外部电极8之间的电隔离障碍，另一方面形成了第一衬底11A的第二主表面、第一侧表面18和第一附加侧表面19之间的电隔离障碍。
此外，第一实施例中的保护外壳6在第一钝化层12A和第二外部电极10之间朝着第二接触区域22进一步延伸。按照这种方式，保护外壳6的第二延伸部27可以在第一钝化层12A和第二外部电极10之间朝着第二接触区域22形成。保护外壳6的第一延伸部26减小了第一钝化层发展一个或多个裂缝28的可能性。此外，在存在这种裂缝的情况下，保护外壳6的第一延伸部26和第二延伸部27实质上防止了第一外部电极8和第二外部电极10分别与半导体器件4A的第一衬底11A的直接电接触。这向保护外壳6给出了与保护外壳的传统功能相比的附加功能，例如保护第一半导体器件4A抵抗封装半导体产品2免受环境湿气的影响。保护外壳6的第一和第二延伸部26、27可以限定第一开口28的尺寸。
因此，应该理解的是通常保护外壳6可以在第一主表面14与第一侧边面18的第一边缘29周围折叠到第一钝化层12A上。通常，保护外壳6可以在第一外部电极8和第一钝化层12A之间沿着第一钝化层12A的面对第一外部电极8、并且与第一主表面14和第一侧表面18的第一边缘29相邻的表面延伸。
在第一实施例中的封装半导体产品2中，第一钝化层12A的边界30可以实质上一直延伸到第一主表面14的边界32。第一主表面的边界32可以包括第一主表面14和第一侧表面18的第一边缘29。
图2示出了在根据本发明第二实施例的封装半导体产品2的截面图。在第二实施例中，将凹部32设置在与第一侧表面18相邻的半导体衬底11A的第一主表面14中。凹部32具有在与第一主表面14的第一边缘29和与第一侧表面18的第二边缘34之间延伸的表面。在该实施例中，第一和第二边缘29、34处的角度是约90°。在该实施例中，凹部32延伸到钝化层12A中，即在使用穿通或者激光处理类型的施加钝化层之后在器件内部形成凹部。然而，并没有排除将凹部32只设置在半导体衬底11A中，同时与向接触区域20、22提供入口的键合焊盘开口成一条直线的并且在相同的步骤中实现钝化层12A中的相应孔隙。保护外壳6沿第一侧表面18延伸。凹部32可以作为凹槽沿着第一侧表面18的长度延伸。可选地，凹部存在于第一侧表面18和另外的第二侧表面(未示出)之间的相交处。
图3示出了不是根据本发明的封装半导体产品92的可能故障模式的截面图，所述封装半导体产品包括保护外壳6、第一和第二外部电极8、10以及第一半导体器件4A。图3示出了裂缝28以及分层35的示例。在图3中，所述保护外壳6没有在第一钝化层12A和第一外部电极8之间朝着第一接触区域20延伸。此外，在图3中，保护外壳6没有在第一钝化层12A和第二外部电极10之间朝着第二接触区域22延伸。结果，如果裂缝28发展，例如所述第一外部电极8可以得到与第一衬底11A不需要的电接触。这可以增加不希望的电学短路。
图4A示出了根据本发明第三实施例中的封装半导体产品2的截面图。图4B示出了图4A的细节36的放大视图。第三实施例中的封装半导体产品2包括第一半导体器件4A、保护外壳6、第一外部电极8和第二外部电极10。在第三实施例中，保护外壳6在第一钝化层12A和第一外部电极8之间朝着第一接触区域20延伸。第一半导体器件4A包括由第一虚线边界38A表示的第一无源部件。
此外，第三实施例中的封装半导体产品2包括具有第二衬底11B的第二半导体器件4B，并且配置有第二钝化层12B和由第二虚线边界38B表示的第二无源部件。所述第二衬底11B具有第三主表面40，并且可以具有与第三主表面40相反的第四主表面42。第二衬底11B还可以包括第三侧表面44，并且可能包括从第三主表面40到第四主表面42延伸的第二附加侧表面45。第二衬底11B可以具有实质上矩形盒子的形状。第二无源部件38B沿第三主表面40定位，并且具有用于电接触第二无源部件38B的第三接触区域46和第四接触区域48。第二电子结构38B沿第三主表面40与第二衬底11B集成。这种集成通常包括第二衬底11B的材料是第二电子结构38B的一部分。第二钝化层12B实质上覆盖了第三主表面40和第二钝化层38B，并且不覆盖第三和第四接触区域46、48，使得可以接触第三和第四接触区域。
保护外壳6可以沿第二半导体器件4B的第四主表面42、第三侧表面44和第二附加侧表面45延伸，并且可以与这些表面紧密地机械连接。因此，将第二衬底11B嵌入到保护外壳6中，并且第三主表面面对保护外壳6的第二开口49。第二外部电极10经由第四接触区域48、第二无源部件38B、第三接触区域46以及从第三接触区域46到第二接触区域22的导电结构50与第二接触区域22电连接。
具体地，第二外部电极10例如经由第二无源部件38B外部的第二导电路径与第四接触区域48相连。在第三实施例中，这是通过第二外部电极10与第四接触区域48的直接接触来建立的。此外，保护外壳6可以在第二钝化层12B和第二外部电极10之间朝着第四接触区域48延伸。
在第三实施例中，保护外壳6形成了第一半导体器件4A的第一衬底11A和第二半导体器件4B的第二衬底11B之间的隔离结构，将第二衬底11B与第一衬底11A相分离。这促进了第一半导体器件4A和第二半导体器件4B之间的良好电隔离。此外，隔离层部分54可以在导电结构50和第一和/或第二钝化层之间延伸，使得导电结构50与第一和/或第二钝化层电隔离。通常，通过再分布层56可以形成隔离层部分54。这种再分布层56提供了第一、第二、第三和第四接触区域20、22、46、48的一个或多个的空间重新选择路径的可能性。在该示例中，重新选择路径是通过第一和第二外部电极8、10实现的，所述第一和第二外部电极8、10可以包括用于接触例如印刷电路板的焊料隆起焊盘58。按照这样的方式，使得更多的空间可用于将封装半导体产品2与印刷电路板接触，并且可以增加外部电极的总个数。可以通过在第一钝化层12A和导电结构50之间朝着第二接触区域22延伸的保护外壳6的第三延伸部55和/或在第二钝化层12B和导电结构50之间朝着第三接触区域延伸的保护外壳6的第四延伸部57来形成所述隔离层部分54的一部分。所述保护外壳6的第三和第四延伸部55、57可以定义第二开口49的尺寸。
隔离层部分54可以配置用于在实质上所有的导电结构50和第一衬底11A之间以及在实质上所有导电结构50和第二衬底11B之间延伸。按照这种方式，实质上防止了导电结构50与第一和第二钝化层12A、12B之间的直接接触。
在第三实施例中，第一和第二无源部件38A、38B每一个均可以包括背靠背的齐纳二极管对和背靠背的雪崩二极管对。图4C示出了背靠背齐纳二极管对或者背靠背雪崩二极管对的电学方案。这些二极管可以通过向第一和第二衬底11A、11B的体材料进行p掺杂、向一对第一衬底区59A和一对第二衬底区59B进行n掺杂来获得，第一和第二衬底均可以由硅构成。第一衬底区59A通过p掺杂第一衬底11A相互分离，并且每一个均与第一和第二接触区域20、22之一电连接。第二衬底区59B通过p掺杂第二衬底11B相互分离，并且每一个均与第三和第四接触区域46、48之一电连接。
通常，封装半导体产品2可以是表面安装器件(SMD)或倒装芯片器件。SMD的尺寸可以是根据称作01005、0201、0402、0603和0805的标准尺寸组之一。
在第一、第二和第三实施例中，保护外壳6可以由环氧材料构成。通常，保护外壳6的第一、第二、第三和第四延伸部26、27、55、57的厚度可以在从1至15微米的范围内。保护外壳6，这里是保护外壳6的第一延伸部26可以在第一钝化层12A和第一外部电极8之间朝着第一接触区域20按照从5到60微米范围的距离延伸。第一和第二钝化层12A、12B可以通过成批次沉积技术来沉积，例如化学气相沉积，具有从0.5至1微米的厚度，并且实质上用氮化硅来制造。可选地，可以将离子增强型化学气相沉积用作成批沉积技术。涂覆包含聚酰亚胺、苯催化丁烯(BCB)或者环氧基光致抗蚀剂是用于涂覆第一和第二钝化层12A、12B的替代方式，具有从0.5至10微米范围的可能厚度。在成批沉积之后通过对第一和第二钝化层12A、12B的光刻构图和后续刻蚀，第一钝化层12A可以不覆盖第一和第二接触区域，并且第二钝化层12B可以不覆盖第三和第四接触区域。
在第一和第二实施例中，第一和第二外部电极8、10可以由金属构成，例如通过非电解沉积涂覆的镍。第一和第二外部电极8、10的层厚度可以在从5至40微米的范围内，并且典型地可以是20微米。由镍构成的第一和第二外部电极可以配置有典型地约0.5微米厚的薄金涂层。可以将铝和/或铜用作第一和第二外部电极8、10的材料，例如当再分布层56包括第一和第二外部电极时。
在第三实施例中，可以通过已知的成批沉积技术沉积导电结构50、再分布层56以及第一和第二外部电极，例如旋涂和溅射，并且使用已知的光刻构图和刻蚀技术进行构图。再分布层56可以具有从2至20微米范围的层厚度。可以由再分布层56包含的隔离层部分54可以实质上由作为电隔离物的聚酰亚胺构成。第一和第二接触区域20、22可以由金属构成，并且包括铝和/或铜。
图5A-D示出了根据本发明的封装半导体产品2的制造方法的第一实施例，下文中称作第一方法。将针对第一实施例中的封装半导体产品2来说明所述第一方法。然而，也可以将其用于制造其他的封装半导体产品。此外，将针对多个第一半导体器件4A来说明第一方法，用于获得多个封装半导体产品2。然而，第一方法也可以用于可能使用单独的第一半导体器件4A获得单独的封装半导体产品2。
所述方法包括将第一电子结构沿第一主表面与多个第一半导体器件4A的第一衬底11A集成，所述集成同样对于本领域普通技术人员而言是已知的。随后，第一衬底配置由第一钝化层12A，所述第一钝化层12A实质上覆盖了所述第一主表面11A和所述第一电子结构，并且没有覆盖所述第一和第二接触区域。
图5A示出了根据第一方法将多个第一半导体器件4A放置到载体60上之后的多个第一半导体器件的顶视图。将多个第一半导体器件4A放置到一个相同的载体60上，使得所述载体60对于多个第一半导体器件4A是公共的。例如，可以使用拾取和放置机械来执行将多个第一半导体器件4A放置到载体60上。图5B示出了沿图5A的B-B’线的载体截面图，在载体上已经根据第一方法放置了多个第一半导体器件4A。
第一方法可以包括沿第二主表面16、第一侧表面18、第一附加侧表面19并且沿一部分第一钝化层11A在多个第一半导体器件4A周围模制保护外壳6。结果，保护外壳6沿沿第二主表面16、第一侧表面18、第一附加侧表面19并且沿一部分第一钝化层11A延伸并且可能对其覆盖。因此，将第一衬底11A嵌入到保护外壳6中，并且第一主表面14面对所述保护外壳6的第一开口。
通常，可以通过在第一半导体器件4A上灌注或者分发前体材料、同时前体材料也位于载体60上、然后对前体材料固化来实现模制。在固化之前，例如可以通过使用超声和/或真空去除不希望的空气内含物。在固化之后，将前体材料转化为共同模制结构6，所述共同模制结构6形成了多个第一半导体器件4A的保护外壳6。例如，固化可以包括使用炉子或者电烤炉加热前体材料、或者用紫外辐射照射前体材料。
图5C示出了半导体器件4A和共同模制结构6。在模制之后，获得了包括多个第一半导体器件4A和共同模制结构6的模制晶片62。在图5D中将进一步详细地说明模制晶片62的细节64的放大视图。
图5D示出了模制晶片62的细节64的放大视图，示出了通过共同模制结构6形成的第一半导体器件4A和保护外壳6。在模制和固化之后，保护外壳6可以覆盖第二主表面16、第一侧表面18、第一附加侧表面19和第一钝化层12A的一部分66。这可以通过将第一半导体器件4A放置到具有面对载体的第一钝化层12A的载体60上并且部分地填充第一钝化层12A和载体60之间的空间实现，。可以通过压缩前体材料并且使用柔性载体来实现部分填充所述空间，使得通过前体材料向下填充第一半导体器件来使得所述空间变得充满。通过这样填充空间68，可以形成保护外壳6的第一和第二延伸部26、27。可选地，所述保护外壳6的第一和第二延伸部26、27也可以按照其他方式形成。
图6示出了在第一实施例中的封装半导体产品2中如图1B所示细节70的放大视图的截面图。保护外壳的第一延伸部26可以典型地具有与第一外部电极8的弯曲界面72，并且具有与第一钝化层12A的实质上平坦的界面74。当根据第一方法制造封装半导体产品2时，这种形状可以通过空间68的填充来获得。
所述第一方法还可以包括将模制晶片划分为分离的封装半导体产品的步骤，每一个封装的半导体产品包括多个第一半导体器件的一个或多个半导体器件。按照这种方式，可以获得分离的封装半导体产品2。通过使用提供至少0.5微米表面粗糙度(至多10微米的侧向距离上测量的峰峰值)的锯来执行模制晶片的划分，从而改善了第一和第二外部电极8、10与保护外壳6的粘附性。
第一方法还包括针对多个封装半导体产品的每一个施加第一和第二外部电极8、10。第一和第二外部电极覆盖一部分保护外壳6，并且可以按照分别与第一接触区域20和第二接触区域22的直接电接触的方式施加。在第一方法中，通过镍的非电镀沉积施加第一和第二外部电极8、10。在本申请的上下文中，术语“直接电接触”应该理解为外部电极10和接触区域22之间没有任何另外延伸的互连的连接。术语“直接接触”并不排除在接触区域22的顶部上存在附加的金属化层和/或粘附层。
因此，在根据本发明方法的第二实施例中(在下文中称作第二方法)，第一和第二外部电极是再分布层的一部分，并且此外可以包括焊料隆起焊盘以及可能的下隆起焊盘金属化层部分。
第一和第二方法可以包括通过使用具有第一厚度的锯沿第一衬底11A的第一侧表面锯切从而在半导体晶片中产生槽口、并且使用具有第二厚度的锯沿所述槽口锯切，将第一半导体器件4A从半导体晶片上分离。第二厚度小于第一厚度。第一锯可以达到第一衬底11A总厚度D(图2)的10％至40％范围的厚度，而第二锯可以达到半导体晶片的总厚度D。按照这种方式，获得了具有凹部32的第一侧表面18，所述凹部32具有在第一边缘29和第二边缘34之间延伸的表面。
通常，第一和/或第二衬底的厚度D(图2)可以在从50到300微米的范围内。通常，凹部32沿与第一主表面平行的方向的深度可以在从2至30微米的范围内。
第二实施例中的封装半导体产品2也可以按照与本发明分离的修改状态来应用，其中保护外壳6没有在第一钝化层12A和第一外部电极8之间朝着第一接触区域20延伸和/或没有在第一钝化层12A和第二外部电极10之间朝着第二接触区域22延伸。结果，第一钝化层12A可以实质上摆脱保护外壳6。这种封装半导体产品满足了以下目的：改善了第一衬底11A的电隔离，改善了通过第一层衬底11A发生不需要的短路的保护，可能地与涂覆故障无关。
第三实施例中的封装半导体产品2也可以按照与本发明分离的修改状态来应用，其中保护外壳6没有在第一钝化层12A和第一外部电极8之间朝着第一接触区域20延伸和/或没有在第二钝化层12B和第二外部电极10之间朝着第四接触区域48延伸，和/或没有在第一和第二钝化层12A、12B和导电结构50之间分别朝着第二和第三接触区域22、46延伸。结果，第一和/或第二钝化层可以实质上摆脱保护外壳6。这种封装半导体产品2满足了以下目的：改善了电隔离，在这种情况下改善了例如在第一和第二衬底11A、11B之间的电隔离；改善了对于第一和第二衬底11A、11B之间发生不需要的短路的保护，可能地与涂覆故障无关。
本发明不局限于这里所公开的实施例，并且在本领域普通技术人员的范围之内，可以被所附权利要求的范围考虑的各种修改都是可能的。同样地，所有动态倒置也认为是这里公开的并且在本发明的范围之内。使用像“优选地”、“具体地”“更具体地”“典型地”等等之类的并非意欲限制本发明。不定冠词“一个”并不会排除多个。在不脱离权利要求范围的情况下，没有特别或者明确描述或说明的特征可以附加地包括在根据本发明的结构中。
特别地，尽管该申请涉及半导体衬底和钝化层之间的界面，并不排除其间可以存在一个或多个层。这种界面可以是作为沉积步骤的结果而存在的任何界面。此外，尽管通常无源分立部件只具有两个U型外部电极，每一个均延伸覆盖侧表面，这里无需进行限制。本发明的封装器件可以具有多于两个外部电极，并且多于一个单独的外部电极可以在具体的侧表面上延伸。另外，尽管优选地是具有U型外部电极的实施例，本发明也可以有利地应用于其他输出封装。在这种输出封装中，外部电极通常存在于与钝化层相同的一侧。

Claims (18)

1.一种封装半导体产品，包括第一半导体器件和封装结构，所述封装结构具有保护外壳以及第一和第二外部电极，所述第一半导体器件具有第一衬底并且配置有第一钝化层和第一电子结构，其中将所述第一衬底嵌入到所述保护外壳中，并且所述第一衬底具有面对所述保护外壳的第一开口的第一主表面，所述第一电子结构沿第一主表面与所述第一衬底集成并且具有第一和第二接触区域，其中所述第一钝化层实质上覆盖所述第一主表面和所述第一电子结构，并且不覆盖所述第一和第二接触区域，其中所述第一外部电极与第一接触区域电连接，并且所述第二外部电极与所述第二接触区域电连接，其特征在于所述保护外壳在所述第一钝化层和所述第一外部电极之间朝着所述第一接触区域延伸。
2.根据权利要求1所述的封装半导体产品，其中所述第一外部电极通过与所述第一接触区域直接接触与所述第一接触区域电连接和/或所述第二外部电极通过与所述第二接触区域直接接触与所述第二接触区域电连接。
3.根据权利要求1或2所述的封装半导体产品，其中所述保护外壳还在所述第一钝化层和所述第二外部电极之间朝着所述第二接触区域延伸。
4.根据权利要求1至3中任一项所述的封装半导体产品，其中所述第一衬底还具有与所述第一主表面相反的第二主表面以及从所述第一主表面向所述第二主表面延伸的第一侧表面，其中所述保护外壳沿所述第二主表面和/或所述第一侧表面延伸，其中所述第一外部电极覆盖与所述第一主表面、所述第二主表面和/或所述第一侧表面的至少之一相邻的那部分保护外壳。
5.根据权利要求1至4中任一项所述的封装半导体产品，其中在与第一侧表面相邻的所述第一衬底的主表面中设置凹部。
6.根据权利要求4或5所述的封装半导体产品，其中所述凹部存在于所述第一侧表面与另外的第二侧表面的交叉处。
7.根据权利要求1至6中任一项所述的封装半导体产品，所述封装半导体产品包括第二半导体器件，所述第二半导体器件具有第二衬底并且配置有第二钝化层和第二电子结构，其中所述第二衬底嵌入到所述保护外壳中并且包括面对所述保护外壳的第二开口的第三主表面，所述第二电子结构沿所述第三主表面与所述第二衬底集成并且具有第三和第四接触区域，其中所述第二钝化层实质上覆盖了所述第三主表面和所述第二电子结构，并且不覆盖所述第三和第四接触区域，其中所述第二外部电极与所述第四接触区域电连接并且经由所述第四接触区域、所述第二电子结构、所述第三接触区域和从所述第三接触区域到所述第二接触区域的导电结构与所述第二接触区域电连接，其中所述保护外壳形成了所述第一衬底和所述第二衬底之间的电隔离结构。
8.根据权利要求7所述的封装半导体产品，其中隔离层部分在所述导电结构和所述第一和/或第二钝化层之间延伸。
9.根据权利要求8所述的封装半导体产品，其中所述隔离层部分配置用于在实质上所有的导电结构和所述第一衬底之间和/或在实质上所有的导电结构和所述第二衬底之间延伸。
10.根据权利要求8或9所述的封装半导体产品，其中通过所述保护外壳的延伸部形成至少一部分所述隔离层，所述保护外壳的延伸部在所述第一钝化层和所述导电层之间朝着所述第二接触区域延伸和/或在所述第二钝化层和所述导电结构之间朝着所述第三接触区域延伸。
11.根据权利要求7至10中任一项所述的封装半导体产品，其中所述第二外部电极通过与所述第四接触区域的直接接触与所述第四接触区域电连接，其中所述保护外壳在所述第二钝化层和所述第二外部电极之间朝着所述第四接触区域延伸。
12.根据权利要求1至11中任一项所述的封装半导体产品，其中所述第一和/或第二电子结构包括无源部件、用于组合无源功能的结构、以及集成电路结构的至少一个。
13.一种电子产品，包括根据权利要求1至12中任一项所述的封装半导体产品。
14.一种制造封装半导体产品的方法，所述封装半导体产品包括第一半导体器件和封装结构，所述封装结构具有保护外壳以及第一和第二外部电极，所述第一半导体器件包括具有第一主表面的第一衬底，所述方法包括以下步骤：
a)将第一电子结构沿第一主表面与所述第一衬底集成，所述第一电子结构具有用于电接触所述第一电子结构的第一和第二接触区域；
b)向第一衬底提供第一钝化层，所述第一钝化层实质上覆盖所述第一主表面和所述第一电子结构，并且不覆盖所述第一和第二接触区域；
c)将所述第一半导体器件放置到载体上；
d)在第一半导体器件周围模制所述保护外壳，使得将所述第一衬底嵌入到所述保护外壳中，所述第一主表面面对所述保护外壳的第一开口，以及沿所述第一钝化层的一部分进一步模制所述保护外壳；以及
e)应用所述第一和第二外部电极，所述第一外部电极与所述第一接触区域相连，所述第二外部电极与所述第二接触区域电连接。
15.根据权利要求14所述的方法，其中步骤c)包括将所述第一半导体器件放置到载体上，所述载体具有面对所述载体的第一钝化层；以及步骤d)包括通过部分地填充所述第一钝化层和所述载体之间的空隙，沿所述部分的第一钝化层在所述第一半导体器件周围模制所述保护外壳。
16.根据权利要求14或15所述的方法，包括对于多个第一半导体器件执行步骤a)-e)，其中所述载体对于多个第一半导体器件是公共的，并且通过公共模制结构形成多个第一半导体器件的保护外壳，其中在步骤a)-d)之后获得模制的晶片，并且可能在步骤e)之后获得包括多个第一半导体器件和公共模制结构的模制晶片，所述方法包括以下步骤：
f)将所述模制的晶片划分为分离的封装半导体产品，每一个封装半导体产品包括所述多个第一半导体器件的一个或多个半导体器件。
17.根据权利要求14至16中任一项所述的方法，所述方法包括通过使用具有第一厚度的锯来锯切在所述半导体晶片中产生槽口以及使用具有小于所述第一厚度的第二厚度的锯沿所述槽口锯切，将所述第一半导体器件从半导体晶片分离，从而获得与所述第一侧表面相邻的凹部。
18.根据权利要求14至17中任一项所述的方法，步骤e)包括应用所述第一外部电极与所述第一接触区域直接电接触和/或应用所述第二外部电极与所述第二接触区域直接电接触。
CN200980124216.6A 2008-06-26 2009-06-26 封装半导体产品及其制造方法 Expired - Fee Related CN102077341B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08290622 2008-06-26
EP08290622.3 2008-06-26
PCT/IB2009/052773 WO2009156970A1 (en) 2008-06-26 2009-06-26 Packaged semiconductor product and method for manufacture thereof

Publications (2)

Publication Number Publication Date
CN102077341A true CN102077341A (zh) 2011-05-25
CN102077341B CN102077341B (zh) 2014-04-23

Family

ID=41016913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980124216.6A Expired - Fee Related CN102077341B (zh) 2008-06-26 2009-06-26 封装半导体产品及其制造方法

Country Status (5)

Country Link
US (1) US8963314B2 (zh)
EP (1) EP2291858B1 (zh)
CN (1) CN102077341B (zh)
AT (1) ATE551722T1 (zh)
WO (1) WO2009156970A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI501363B (zh) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc 一種小型化表面黏著型二極體封裝元件及其製法
CN105023887A (zh) * 2014-03-13 2015-11-04 马克西姆综合产品公司 基于晶片的电子元件封装
CN106047245A (zh) * 2011-08-16 2016-10-26 通用电气公司 环氧树脂封装和层压粘合剂及其制备方法
CN108562842A (zh) * 2014-12-10 2018-09-21 意法半导体股份有限公司 具有绝缘沟槽的ic及相关的方法
CN111383923A (zh) * 2018-12-25 2020-07-07 住友电工光电子器件创新株式会社 制造电子部件的方法和制造半导体装置的方法
CN113488439A (zh) * 2021-07-06 2021-10-08 中国电子科技集团公司第五十八研究所 一种数字隔离器及隔离结构的制作方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2390909A1 (en) * 2010-05-24 2011-11-30 Jerry Hu Miniature packaging for discrete circuit components
US8310040B2 (en) * 2010-12-08 2012-11-13 General Electric Company Semiconductor device package having high breakdown voltage and low parasitic inductance and method of manufacturing thereof
DE102011112659B4 (de) * 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
DE112017002564B4 (de) * 2016-05-17 2021-12-16 Mitsubishi Electric Corporation Halbleitervorrichtung und zugehöriges herstellungsverfahren
FR3085575B1 (fr) * 2018-09-03 2021-06-18 St Microelectronics Tours Sas Boitier de puce electronique
US20200098698A1 (en) * 2018-09-26 2020-03-26 Intel Corporation Novel wafer level chip scale package (wlcsp), flip-chip chip scale package (fccsp), and fan out shielding concepts
FR3093230B1 (fr) * 2019-02-27 2023-01-06 St Microelectronics Tours Sas Boîtier de puce électronique

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
JPH10270506A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp 半導体装置
US6329708B1 (en) * 1999-04-26 2001-12-11 Oki Electric Industry Co. Ltd. Micro ball grid array semiconductor device and semiconductor module
WO2002005603A1 (en) * 2000-07-12 2002-01-17 Nokia Oyj Multichip module connected to flexible, film-like substrate
JP2002076175A (ja) * 2000-09-04 2002-03-15 Sony Corp 半導体パッケージおよびその製造方法
US20030092252A1 (en) * 2000-04-24 2003-05-15 Kazuo Nishiyama Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
US20040043533A1 (en) * 2002-08-27 2004-03-04 Chua Swee Kwang Multi-chip wafer level system packages and methods of forming same
US20040142509A1 (en) * 2002-09-24 2004-07-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US20060001152A1 (en) * 2004-07-02 2006-01-05 Phoenix Precision Technology Corporation Direct connection multi-chip semiconductor element structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3105089B2 (ja) * 1992-09-11 2000-10-30 株式会社東芝 半導体装置
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US6049124A (en) * 1997-12-10 2000-04-11 Intel Corporation Semiconductor package
US6603191B2 (en) * 2000-05-18 2003-08-05 Casio Computer Co., Ltd. Semiconductor device and method of manufacturing the same
JP3831287B2 (ja) * 2002-04-08 2006-10-11 株式会社日立製作所 半導体装置の製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP3574450B1 (ja) * 2003-05-16 2004-10-06 沖電気工業株式会社 半導体装置、及び半導体装置の製造方法
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP3759131B2 (ja) * 2003-07-31 2006-03-22 Ｎｅｃエレクトロニクス株式会社 リードレスパッケージ型半導体装置とその製造方法
SG120123A1 (en) * 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7015075B2 (en) 2004-02-09 2006-03-21 Freescale Semiconuctor, Inc. Die encapsulation using a porous carrier
DE602005013084D1 (de) * 2005-09-15 2009-04-16 Infineon Technologies Ag Elektromagnetische Abschirmung von Gehäusen mit einem Laminatsubstrat
TWI370515B (en) * 2006-09-29 2012-08-11 Megica Corp Circuit component
JP5028988B2 (ja) * 2006-12-13 2012-09-19 ヤマハ株式会社 半導体装置の製造方法
KR100891529B1 (ko) * 2007-07-27 2009-04-03 주식회사 하이닉스반도체 반도체 패키지, 이의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249299A (en) * 1979-03-05 1981-02-10 Hughes Aircraft Company Edge-around leads for backside connections to silicon circuit die
JPH10270506A (ja) * 1997-03-21 1998-10-09 Mitsubishi Electric Corp 半導体装置
US6329708B1 (en) * 1999-04-26 2001-12-11 Oki Electric Industry Co. Ltd. Micro ball grid array semiconductor device and semiconductor module
US20030092252A1 (en) * 2000-04-24 2003-05-15 Kazuo Nishiyama Chip-like electronic components, a method of manufacturing the same, a pseudo wafer therefor and a method of manufacturing thereof
WO2002005603A1 (en) * 2000-07-12 2002-01-17 Nokia Oyj Multichip module connected to flexible, film-like substrate
JP2002076175A (ja) * 2000-09-04 2002-03-15 Sony Corp 半導体パッケージおよびその製造方法
US20040043533A1 (en) * 2002-08-27 2004-03-04 Chua Swee Kwang Multi-chip wafer level system packages and methods of forming same
US20040142509A1 (en) * 2002-09-24 2004-07-22 Seiko Epson Corporation Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
US20060001152A1 (en) * 2004-07-02 2006-01-05 Phoenix Precision Technology Corporation Direct connection multi-chip semiconductor element structure

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106047245A (zh) * 2011-08-16 2016-10-26 通用电气公司 环氧树脂封装和层压粘合剂及其制备方法
CN106047245B (zh) * 2011-08-16 2019-10-22 通用电气公司 环氧树脂封装和层压粘合剂及其制备方法
TWI501363B (zh) * 2014-01-10 2015-09-21 Sfi Electronics Technology Inc 一種小型化表面黏著型二極體封裝元件及其製法
CN105023887A (zh) * 2014-03-13 2015-11-04 马克西姆综合产品公司 基于晶片的电子元件封装
US10211172B2 (en) 2014-03-13 2019-02-19 Maxim Integrated Products, Inc. Wafer-based electronic component packaging
CN108562842A (zh) * 2014-12-10 2018-09-21 意法半导体股份有限公司 具有绝缘沟槽的ic及相关的方法
CN108562842B (zh) * 2014-12-10 2020-10-16 意法半导体股份有限公司 具有绝缘沟槽的ic及相关的方法
US10964646B2 (en) 2014-12-10 2021-03-30 Stmicroelectronics S.R.L. IC with insulating trench and related methods
CN111383923A (zh) * 2018-12-25 2020-07-07 住友电工光电子器件创新株式会社 制造电子部件的方法和制造半导体装置的方法
CN113488439A (zh) * 2021-07-06 2021-10-08 中国电子科技集团公司第五十八研究所 一种数字隔离器及隔离结构的制作方法

Also Published As

Publication number Publication date
CN102077341B (zh) 2014-04-23
US20110180897A1 (en) 2011-07-28
EP2291858B1 (en) 2012-03-28
EP2291858A1 (en) 2011-03-09
US8963314B2 (en) 2015-02-24
WO2009156970A1 (en) 2009-12-30
ATE551722T1 (de) 2012-04-15

Similar Documents

Publication Publication Date Title
CN102077341B (zh) 封装半导体产品及其制造方法
JP4437919B2 (ja) 電子部品パッケージ用ｅｍｉ遮蔽
US6057601A (en) Heat spreader with a placement recess and bottom saw-teeth for connection to ground planes on a thin two-sided single-core BGA substrate
CN101878527B (zh) 使用倒装芯片安装的晶片级封装
TWI497679B (zh) 半導體封裝件及其製造方法
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US20060274517A1 (en) Electronic circuit protection device
US7078794B2 (en) Chip package and process for forming the same
JP2007522730A (ja) 電気的構成素子および製造方法
CN108735716B (zh) 封装结构
WO2007124410A2 (en) Thermally enhanced bga package with ground ring
US10014240B1 (en) Embedded component package and fabrication method
KR20110020548A (ko) 반도체 패키지 및 그의 제조방법
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US20080237821A1 (en) Package structure and manufacturing method thereof
CN105720019B (zh) 具有盖帽的图像感测装置和相关方法
KR100660882B1 (ko) 보드 온 칩 패키지 및 그 제조 방법
KR101056748B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지
US9048199B2 (en) Semiconductor package and method of manufacturing the semiconductor package
EP2613349B1 (en) Semiconductor package with improved thermal properties
US20230238294A1 (en) Semiconductor package including a chip-substrate composite semiconductor device
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
US8564115B2 (en) Package structure having micro-electromechanical element
CN112397498A (zh) 半导体封装
KR101811128B1 (ko) 자동차용으로 사용하기 위한 반도체 모듈 및 인터포저

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140423

Termination date: 20200626