CN108562842A - 具有绝缘沟槽的ic及相关的方法 - Google Patents

具有绝缘沟槽的ic及相关的方法 Download PDF

Info

Publication number
CN108562842A
CN108562842A CN201810234290.4A CN201810234290A CN108562842A CN 108562842 A CN108562842 A CN 108562842A CN 201810234290 A CN201810234290 A CN 201810234290A CN 108562842 A CN108562842 A CN 108562842A
Authority
CN
China
Prior art keywords
semiconductor substrate
antenna
chip
circuit system
electrical isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810234290.4A
Other languages
English (en)
Other versions
CN108562842B (zh
Inventor
A·帕加尼
G·吉兰多
F·G·齐格利奥利
A·菲诺基亚洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMICROELECTRONICS INTERNATIONAL NV
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN108562842A publication Critical patent/CN108562842A/zh
Application granted granted Critical
Publication of CN108562842B publication Critical patent/CN108562842B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N33/00—Investigating or analysing materials by specific methods not covered by groups G01N1/00 - G01N31/00
    • G01N33/38—Concrete; Lime; Mortar; Gypsum; Bricks; Ceramics; Glass
    • G01N33/383—Concrete or cement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/20—Circuit arrangements or systems for wireless supply or distribution of electric power using microwaves or radio frequency waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

本公开涉及具有绝缘沟槽的IC及相关的方法。一种IC可以包括：半导体衬底，半导体衬底具有形成在衬底中的电路；在半导体衬底上方并且具有耦合到电路的天线的互连层；以及在互连层的外围周围的密封环。IC可以包括竖直地延伸到半导体衬底中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底的电绝缘沟槽。

Description

具有绝缘沟槽的IC及相关的方法
本申请是申请日为2015年11月24日、申请号为201510824999.6、发明名称为“具有绝缘沟槽的IC及相关的方法”的发明专利申请的分案申请。
技术领域
本公开涉及电子设备领域，并且更特别地涉及集成电路和相关的方法。
背景技术
在固体结构中，特别是在例如桥梁、建筑物、隧道、铁路、安全壳壁、水坝、路堤、管线以及都市运输线路的地下结构等的承重结构中，重要的是在很多点处监测主要参数，如例如压力、温度和机械应力。这样的监测周期性地或者连续地执行，并且在结构的初始阶段以及在生命周期期间都很有用。
出于这一目的，这一领域的方法包括能够以很低的成本提供很好的性能的基于电子传感器的电子监测设备的应用。通常，这样的设备应用于待监测的结构的表面上、或者在已经在结构中以及从外部可访问的凹部内部。
这样的设备不能够彻底地检测待监测结构内的参数，为了评估结构的质量、其安全性、其老化、其对变化的大气条件的反应等，知晓这些参数是有用的。另外，这样的设备通常仅能够在结构被构造之后而不能在结构被构造的同时来应用。因此，它们可能不能够评估可能的初始或内部缺陷。
Yamashita等人的美国专利第6,950,767号中公开了满足这些要求的方法，该专利提供了整个被包含(即“被掩埋”)在待监测的结构由其制成的材料(例如钢筋混凝土)内的电子监测设备。更具体地，掩埋在结构中的设备是包封在单个封装件中、由不同部分组成、组装在衬底上(诸如集成电路、传感器、天线、电容器、电池、存储器、控制单元等)、并且由通过使用金属连接制作的电连接而连接在一起的不同芯片制成的完整的系统。
Yamashita等人的美国专利第6,950,767号的系统还包括具有与电源相关的功能的子系统，例如在其中其通过电磁波从外部接收能量或者从用于在内部生成电源的其自己的电池接收能量的情况下的整流器。可以观察到，意在要在初始“嵌入”在建筑材料(例如，随后将固化的液态混凝土)中并且然后保持“掩埋”在固体结构中的监测系统受到临界条件，例如可以甚至为几百个大气压的极其高的压力。还存在由于例如水分渗入而产生的随着时间出现的能够破坏系统的大量其他磨损原因。
诸如在Yamashita等人的美国专利第6,950,767号中公开的系统的潜在缺陷源于以下事实：虽然它们被围闭在封装件中，但是它们是复杂的系统，并且它们因此在面对它们所工作的操作条件时能够被破坏。特别地，封装件的各种部分之间的电气互连可能易受攻击。通常，在诸如混凝土结构的严酷环境内部的电气互连由于例如机械应力和腐蚀而不可靠并且具有很短的生命周期。
另外，封装件中设置有“窗口”以使得传感器能够检测相关联的参数，这种参数可以是用于湿度的可能的渗透的弱点。另外，涂覆材料中的裂缝或瑕疵可能使得水和化学物质能够渗透到封装件内部并且引起短路。除了水，诸如可能为腐蚀性的酸等其他物质也可能渗入。通常，虽然被设计用于所提及的用途，然而，如Yamashita等人的美国专利第6,950,767号的系统的可靠性由于这样的系统的结构的复杂性(虽然已经被小型化)而具有限制。可能的方法是创建完全嵌入在集成电路中的电子系统而没有电气互连，但是这可能需要一种高效的通过电磁波向IC供应电力的方式，以减小由于半导体材料传导性而产生的功率损耗。
发明内容
一般而言，集成电路(IC)可以包括：具有形成在其中的电路的半导体衬底、在半导体衬底上方并且包括耦合到电路的天线的至少一个互连层、以及在至少一个互连层的外围周围并且定义IC周界的密封环。IC可以包括竖直地延伸到半导体衬底中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底、还在密封环周界外部延伸的至少一个电绝缘沟槽。有利地，IC可以在使用时对IC无线供电期间以及在晶片形式的测试期间减小由于涡电流而产生的RF损耗。
更具体地，至少一个电绝缘沟槽可以从半导体衬底的一侧边缘向另一侧边缘横向地延伸。例如，电路可以包括收发器电路以及耦合到收发器电路的压力传感器电路。
在一些实施例中，至少一个电绝缘沟槽可以包括多个电绝缘沟槽。另外，至少一个电绝缘沟槽可以包括多个交叉的电绝缘沟槽。
另外，至少一个电绝缘沟槽可以从半导体衬底的顶表面竖直地延伸。替选地，至少一个电绝缘沟槽可以从半导体衬底的底表面竖直地延伸。
在一些实施例中，至少一个电绝缘沟槽可以具有锥形(tapered)侧壁。在其他实施例中，密封环可以包括连续的电传导环。替选地，密封环可以包括非连续的电传导环。IC还可以包括在至少一个互连层之上的钝化层。
另一方面涉及一种制作IC的方法。方法可以包括：形成之上一个互连层，所述至少一个互连层在半导体衬底上方并且包括耦合到半导体衬底中的电路的天线；以及在至少一个互连层的外围周围形成密封环。方法可以包括形成竖直地延伸到半导体衬底中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底的至少一个电绝缘沟槽。
另一方面涉及一种测试晶片中的多个IC的方法。每个IC包括：具有形成在其中的电路的半导体衬底、以及在半导体衬底上方并且包括耦合到电路的天线的至少一个互连层。每个IC还包括：在至少一个互连层的外围周围的密封环、以及竖直地延伸到半导体衬底中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底的至少一个电绝缘沟槽。方法可以包括：操作测试设备以将射频(RF)辐射定向到晶片上以通过多个IC的相应的天线来接收，多个IC的相应的电绝缘沟槽在测试期间减小晶片中的涡电流。
在一些实施例中，多个IC的相应的电绝缘沟槽可以在晶片中的多个刻划线(scribe line)内。至少一个电绝缘沟槽可以从半导体衬底的一侧边缘向另一侧边缘横向地延伸。电路可以包括收发器电路以及耦合到收发器电路的压力传感器电路，并且所接收的RF辐射可以对收发器电路和压力传感器电路供电。
附图说明
图1是根据本公开的沿着IC的线1-1的横截面视图的示意图。
图2A是来自图1的IC的俯视平面图。
图2B是来自图1的IC的组的俯视平面图。
图3是被测试的晶片的横截面视图的示意图，其中晶片包括多个图1的IC。
图4是根据本公开的IC的另一实施例的横截面视图的示意图。
图5是根据本公开的沿着IC的另一实施例的线5-5的横截面视图的示意图。
图6是来自图5的IC的晶片的俯视平面图。
图7根据本公开的IC的另一实施例的晶片的俯视平面图。
图8A-8C是根据本公开的IC的组的不同实施例的俯视平面图。
图9是根据本公开的IC的又一实施例的横截面视图的示意图。
图10是根据本公开的另一实施例的被测试的晶片的横截面视图的示意图，其中晶片包括多个IC。
图11是根据本公开的又一实施例的被测试的晶片的横截面视图的示意图，其中晶片包括多个IC。
图12是根据本公开的沿着IC的又一实施例的线12-12的横截面视图的示意图。
图13是来自图12的IC的组的俯视平面图。
图14是根据本公开的IC的另一实施例的横截面视图的示意图。
图15-18是根据本公开的用于制作IC的若干实施例的方法的流程图。
图19是根据本公开的IC的又一实施例的横截面视图的示意图。
图20是根据本公开的IC的另一实施例的晶片的俯视平面图。
图21是根据本公开的IC的另一实施例的横截面视图的示意图。
图22是根据本公开的被测试的晶片的横截面视图的示意图，其中晶片包括多个图19的IC。
图23是根据本公开的另一实施例的被测试的晶片的横截面视图的示意图，其中晶片包括多个IC。
图24是根据本公开的又一实施例的被测试的晶片的横截面视图的示意图，其中晶片包括多个IC。
图25-26是根据本公开的用于制作IC的实施例的方法的流程图。
图27是根据本公开的IC的另一实施例的横截面视图的示意图。
图28-29是用于制作包括多个来自图27的IC的晶片的方法的横截面视图的示意图。
图30是来自图28-29的被测试的晶片的横截面视图的示意图。
图31是根据本公开的另一实施例的用于制作包括多个IC的晶片的方法的横截面视图的示意图。
图32是根据本公开的另一实施例的用于制作包括多个IC的晶片的方法的横截面视图的示意图。
图33是根据本公开的又一实施例的用于制作包括多个IC的晶片的方法的横截面视图的示意图。
图34是根据本公开的IC的另一实施例的横截面视图的示意图。
图35-37是根据本公开的用于制作IC的实施例的方法的流程图。
图38-39是用于制作包括多个来自图34的IC的晶片的方法的横截面视图的示意图。
图40是根据本公开的另一实施例的包括多个IC的晶片的横截面视图的示意图。
图41是图40的被测试的晶片的横截面视图的示意图。
图42-43是根据本公开的IC的其他实施例的横截面视图的示意图。
具体实施方式
现在，在下文中参考其中示出本公开的若干实施例的附图来更全面地描述本公开。然而，本公开可以用很多不同的形式来实施并且不应当被理解为限于本文中所给出的实施例。相反，这些实施例被提供使得本公开能够彻底和完整，并且向本领域技术人员完全传达本公开的范围。相似的附图标记始终指代相似的元件。另外，点撇符号(')和基数100的附图标记用于指示替选实施例中的相似的元件。
初始参考图1-2B，现在描述根据本公开的IC 50。作为说明，IC 50包括：具有形成在其中的电路52的半导体衬底51、以及在半导体衬底上方的互连层53。半导体衬底51可以包括例如硅或砷化镓。作为说明，互连层53包括至少一个介电层78、以及由介电层承载并且耦合到电路的天线54。天线54包括电传导材料，诸如铜或铝。
作为说明，IC 50包括在互连层53的外围周围并且定义IC周界的密封环55。密封环55还包括电传导材料，诸如铝。如可能在图2A和2B中最佳地可见，密封环55是连续的电传导环。作为说明，密封环55为正方形，但是也可以采用其他形状。
IC 50包括竖直地延伸到半导体衬底51中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底、还在密封环周界外部延伸的多个电绝缘沟槽56、57。在其他实施例中，IC 50可以包括单个电绝缘沟槽。在所说明的这一实施例中，电绝缘沟槽56、57分别从半导体衬底51的一侧边缘向另一侧边缘竖直地以及横向地延伸，但是应当理解，在一些实施例中，电绝缘沟槽不需要完全延伸到半导体衬底的边缘。
另外，电绝缘沟槽56、57基本上彼此垂直和交叉。在其他实施例中，多个电绝缘沟槽56、57可以以其他角度倾斜。
在所说明的这一实施例中，多个电绝缘沟槽56、57从半导体衬底51的顶表面竖直地延伸。另外，每个电绝缘沟槽56、57具有锥形侧壁。然而，电绝缘沟槽56、57在其他实施例中可以具有笔直的侧壁。
另一方面涉及一种制作IC 50的方法。方法可以包括：形成至少一个互连层53，至少一个互连层53在半导体衬底51的上方并且包括耦合到半导体衬底中的电路52的天线54；以及在至少一个互连层的外围周围形成密封环55。方法可以包括：形成竖直地延伸到半导体衬底51中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底的至少一个电绝缘沟槽56、57。
在典型的应用期间，使用RF能量照射IC 50以对电路52无线地供电。例如，在一个示例性应用中，电路52包括收发器电路以及与收发器电路耦合的压力传感器电路，并且IC50嵌入在如混凝土结构等严酷的环境中以监测结构特性，如上文中在背景技术部分中所指出的。由于IC 50在物理上被隔离，所以其被无线地供电并且通信。这一方法的一个缺陷在于在单个IC使用和晶片70测试期间来自半导体衬底51中的涡电流的RF损耗的增加。
如本文中将讨论的，电绝缘沟槽56、57在晶片70中形成绝缘栅格，这可以减小测试期间的涡电流。另外，电绝缘沟槽56、57提供绝缘栅格，绝缘栅格在单个IC 50在现场的应用中被激活时减小RF损耗。如可能在图2B中最佳地可见，电绝缘沟槽56、57跨过刻划线109a-109b，刻划线109a-109b使晶片70中的若干IC 50a-50d分离，即，它们不必具有封闭的形式以减小涡电流。
现在另外参考图3，如本文中将详细地描述的，可以使用晶片级处理来制造IC 50。在切单颗(singulation)之前，晶片70可以包括多个IC 50a-50d。切单颗步骤可以创建各个IC 50a-50d(图2A)，或者在一些实施例中，可以创建IC的组(图2B)。密封环55a-55d未示出以简化附图。
在且单颗之前，作为说明，用于制作IC 50的方法包括：使用自动测试设备(ATE)(即测试设备60)的测试步骤。作为说明，ATE 60包括：基座61、由基座承载的天线电路板62、由天线电路板承载的天线63、以及也由天线电路板承载的多个电传导接触64a-64b。作为说明，ATE 60包括承载被测试的晶片70的探测器卡盘(prober chuck)65。接触64a-64b使得天线63能够与晶片70的至少一个IC对准。
特别地，另一方面涉及一种测试晶片70中的多个IC 50a-50d的方法。每个IC 50a-50d包括：具有形成在其中的电路52的半导体衬底51、以及在半导体衬底上方并且包括耦合到电路的天线54a-54d的至少一个互连层53。每个IC 50a-50d还包括在至少一个互连层53的外围周围的密封环55(为了清楚而从图3中省去)、以及竖直地延伸到半导体衬底51中并且从半导体衬底的相邻的一侧向半导体衬底的相邻的另一侧横向地延伸跨过半导体衬底的至少一个电绝缘沟槽56a-56d。方法可以包括操作测试设备60以将RF辐射定向到晶片70上以通过多个IC 50a-50d的相应的天线54a-54d来接收，多个IC的相应的电绝缘沟槽56a-56d在测试期间减小晶片中的涡电流。
在典型的方法中，当使用RF能量辐射晶片时，涡电流增加IC中的RF损耗。换言之，减小了向IC传送的功率与由ATE传输的功率之比。在本文中所公开的晶片70中，减小了RF损耗，因为晶片被电绝缘沟槽56a-56d以及另外的电绝缘沟槽57a-57b划分。
现在另外参考图4，现在描述IC 50'的另一实施例。在IC 50'的本实施例中，以上已经关于图1-3讨论的这些元件被给予点撇符号并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一IC 50'包括在互连层53'的顶部上的另外的电路层58'。作为说明，另外的电路层58'包括介电层59'、由介电层承载的天线54'(而非互连层53')、以及耦合在天线与半导体衬底51'的电路52'之间的多个电传导过孔66a'-66b'。例如，电传导过孔66a'-66b'可以与两个传导焊盘(在此未示出)电耦合。
在本实施例中，另外的电路层58'可以在后处理中创建。另外的电路层58'可以直接定位在钝化层(未示出)上。另外，另外的电路层58'的尺寸可以被剪裁以维持到刻划线的安全的相隔，从而防止机械分离期间的破坏。
现在另外参考图5-6，现在描述IC 50”的另一实施例。在IC 50”的本实施例中，以上已经关于图1-3讨论的这些元件被给予双点撇符号并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一IC 50”包括在晶片70”的分割线109”内的电绝缘沟槽56b”(而非半导体衬底层51”)。换言之，最终的切单颗后的器件将不包括电绝缘沟槽56b”。电绝缘沟槽56b”可以使用硅通孔技术来形成。如可能在图6中最佳地可见，电绝缘沟槽56a”-57f”遍及晶片70”被正交地取向并且交叉。
现在另外参考图7，现在描述IC 50”'的另一实施例。在IC 50”'的本实施例中，以上已经关于图5-6讨论的这些元件被给予三点撇符号并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一IC 50”'包括非连续的密封环55a”'-55g”'。另外，密封环55a”'-55g”'在电气上是开路，以避免在测试期间的涡电流的生成。例如，密封环55a”'-55h”'可以耦合到参考电势，但是没有电耦合到半导体衬底51”'。在本实施例中，电绝缘沟槽56a”-57f”创建绝缘栅格，其中绝缘栅格的每个绝缘环可以环绕至少一个IC。
现在另外参考图8A，现在描述晶片170的另一实施例。在晶片170的本实施例中，以上已经关于图5-6讨论的这些元件被增加100并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片170包括不交叉的L形状的电绝缘沟槽156a-156d。
现在另外参考图8B，现在描述晶片270的另一实施例。在晶片270的本实施例中，以上已经关于图5-6讨论的这些元件被增加200并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片270包括不交叉的T形状的电绝缘沟槽256a-256d。
现在另外参考图8C，现在描述晶片370的另一实施例。在晶片370的本实施例中，以上已经关于图5-6讨论的这些元件被增加300并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片370包括不交叉的十字形的电绝缘沟槽356a-356d。
在图8A-8C的实施例中，为了改善晶片170、270、370的机械强度，电绝缘沟槽156a-156d、256a-256d、356a-356d的栅格可以具有一些间隙，这些间隙可以被定位成避免增加涡电流。另外，可以将电绝缘沟槽156a-156d、256a-256d、356a-356d定位成例如通过增加电流路径长度或者减小电流路径横截面来阻挡用于涡电流通过的路径，从而减小涡电流的强度。在另一实施例(在此未示出)中，可以平移和/或旋转电绝缘沟槽156a-156d、256a-256d、356a-356d使得其中一个的至少一部分可以至少部分地被包括在IC内部。不同于图8A-8C所示的很多其他可能的形状和几何结构是可能的。
现在另外参考图9，现在描述晶片470的另一实施例。在晶片470的本实施例中，以上已经关于图1-3讨论的这些元件被增加400并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片470包括多个IC 450a，多个IC450a还包括在互连层453之上的钝化层491。钝化层491保护电路452并且防止污染物的渗透。在本实施例中，电绝缘沟槽456a从半导体衬底451a的底表面竖直地延伸。作为说明，这一晶片470包括在晶片470的分割线内并且从半导体衬底451a的底表面延伸的另外的电绝缘沟槽471a。电绝缘沟槽456a、471a可以包括例如介电材料、氧化物材料、或聚合物材料的填充材料。
现在另外参考图10，现在描述被测试的晶片570的另一实施例。在晶片570的本实施例中，以上已经关于图1-3讨论的这些元件被增加500并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片570包括具有从半导体衬底551的底表面竖直地延伸的电绝缘沟槽556a-556d的多个IC 550a-550d。在本实施例中，探测器卡盘565可以包括绝缘材料，例如陶瓷。
现在另外参考图11，现在描述被测试的晶片670的另一实施例。在晶片670的本实施例中，以上已经关于图1-3讨论的这些元件被增加600并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，ATE 660包括在探测器卡盘665上的支承层667。支承层667定义穿过其的多个开口668a-668f，用于允许从ATE 660内到晶片670的真空源的通信。在一些实施例(未示出)中，支承层667可以是固体。支承层667可以包括电绝缘材料以增加金属探测器卡盘665与天线654a-654d之间的距离，从而实现天线63与多个IC 550a-550d之间的无线功率传送。
现在另外参考图12-13，现在描述晶片770的另一实施例。在晶片770的本实施例中，以上已经关于图1-3讨论的这些元件被增加700并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片770具有从半导体衬底751a的底表面竖直地延伸的电绝缘沟槽756a-756b。作为说明，这一晶片770包括另外的电绝缘沟槽771a-771b，电绝缘沟槽771a-771b在晶片770的分割线内但是不同之处在于从半导体衬底751a的顶表面延伸。电绝缘沟槽756a-756b以及另外的电绝缘沟槽771a-771b的这一交错的布置可以在处理期间增加晶片770的机械强度。在本实施例中，电绝缘沟槽756a-756b以及另外的电绝缘沟槽771a-771b彼此正交地延伸并且交叉。考虑到与晶片表面正交的可变的磁场，半导体内部的涡电流平行于晶片表面，因此电绝缘沟槽756a-756b以及771a-771b的引入可以显著地减小功率损耗，划分半导体材料并且减小寄生电流路径。
现在另外参考图14，现在描述晶片870的另一实施例。在晶片870的本实施例中，以上已经关于图1-3讨论的这些元件被增加800并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，晶片870包括具有从半导体衬底851a的底表面竖直地延伸的电绝缘沟槽856a的多个IC 850a-850d。在本实施例中，另外的电绝缘沟槽871a从半导体衬底的顶表面延伸，并且作为说明，IC 850a-850d包括在电绝缘沟槽之间的电绝缘层874a。半导体衬底851a包括绝缘体上硅衬底。在这一晶片870中，电绝缘沟槽856a、871a在晶片的分割线内，但是它们可以在不同的位置来创建。
参考图15-18，流程图3080、3090、3000和3010图示用于以上实施例的制造工艺流程的若干实施例。流程图3080示出包括晶片制造步骤、电气晶片分类步骤、片上天线形成步骤、隔离结构形成步骤和非接触测试步骤(框3081-3087)的方法。流程图3090示出包括晶片制造/隔离结构形成步骤、电气晶片分类步骤、片上天线形成步骤和非接触测试步骤(框3091-3096)的方法。电气晶片分类步骤可以使用借助于标准的探测卡来测试IC的标准的测试设备(如ATE)来执行，探测卡将被电耦合到IC的焊盘(未示出)，这些焊盘在片上天线形成步骤之后可能不可用。片上天线的示例是图4所示的天线54'。流程图3000示出包括晶片制造/嵌入式天线形成/隔离结构形成步骤、电气晶片分类步骤和非接触测试步骤(框3001-3005)的方法。流程图3010示出包括晶片制造/嵌入式天线形成/隔离结构形成步骤和非接触测试步骤(框3011-3014)的方法。最后，在非接触测试步骤之后，IC 50可以被组装在合适的封装件中，并且这一和其他随后的步骤未示出以简化附图。流程图3080可以用于例如创建如图4所示的IC 50'，以使用图9所示的绝缘沟槽456a代替绝缘沟槽56'，或者流程图3080可以用于创建图9中的IC 450a，以使用图4所示的天线54'代替天线454a。流程图3090可以用于创建类似于IC 50'的实施例。流程图3000和3010可以用于例如创建IC 50、50b”、450a、750a和850a。
现在另外参考图19，现在描述IC 950的另一实施例。在IC 950的本实施例中，以上已经关于图1-3讨论的这些元件被增加900并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 950包括从半导体衬底951的底表面竖直地延伸并且靠近电路952中的传感器(特别地是压力传感器)的电绝缘沟槽956。
另外，作为说明，电路952包括收发器电路以及耦合到收发器电路的压力传感器电路。在本实施例中，沟槽凹部使用例如氢氧化钾(KOH)蚀刻工艺和/或四甲基氢氧化铵(TMAH)蚀刻工艺形成在半导体衬底951中。所形成的沟槽凹部随后使用绝缘材料被填充。绝缘材料可以用于微调压力传感器电路的特性，以便地是在压电-电阻率实施例中，即绝缘材料的弹性性质可以用于微调半导体衬底951的弯曲，从而增加或减小可以通过压力传感器来测量的最大值。(参见例如被转让给本申请的受让人的Pagani等人的美国专利申请公开第2013/0342186号，其全部内容由此通过引用被合并，其公开了硅晶体压电-电阻率压力传感器)。另外，电绝缘沟槽956具有三角形横截面。
现在另外参考图20，现在描述晶片2970的另一实施例。在晶片2970的本实施例中，以上已经关于图1-3讨论的这些元件被增加2900并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一晶片2970包括具有延伸跨过晶片2970的十字形电绝缘沟槽2956a-2957g的多个IC 2950a-2950h。在本实施例中，电绝缘栅格至少包括作为可用于压力传感器电路的腔体2901的IC 2950a-2950h的部分。腔体2901可以在电绝缘沟槽2956a-2957g的交叉点处被创建。
现在另外参考图21，现在描述IC 1050的另一实施例。在IC 1050的本实施例中，以上已经关于图1-3讨论的这些元件被增加1000并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 1050包括从半导体衬底1051的底表面竖直地延伸的电绝缘沟槽1056。电绝缘沟槽1056还具有梯形横截面形状并且具有弹簧状的动作(用虚线示出)。
现在另外参考图22，现在描述ATE 960的另一实施例。在ATE 960的本实施例中，以上已经关于图1-3讨论的这些元件被增加900并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一ATE 960具有带有弯曲上表面(诸如球形或柱状表面)的探测器卡盘965，以弯曲半导体衬底951以便测试压力传感器功能。有利地，由于测试过程是非接触的，所以天线电路板962可以是平面的并且仍然有效，并且可以很容易符合弯曲的上表面。在本实施例中，探测器卡盘965可以包括，尤其是在其顶表面上可以包括绝缘材料，如陶瓷，因为IC的天线(未示出)靠近探测器卡盘965的上表面。
现在另外参考图23，现在描述ATE 1160的另一实施例。在ATE 1160的本实施例中，以上已经关于图1-3讨论的这些元件被增加1100并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一ATE 1160具有带有弯曲的上表面的探测器卡盘1165，并且晶片的天线背对天线电路板1162。另外，在本实施例中，晶片1170需要使得沟槽被填充以使得能够创建真空以在测试期间保持该晶片1170。
现在另外参考图24，现在描述ATE 1260的另一实施例。在ATE 1260的本实施例中，以上已经关于图1-3讨论的这些元件被增加1200并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，这一ATE 1260具有带有弯曲的上表面的探测器卡盘1265，并且晶片的天线面对天线电路板1262。另外，作为说明，ATE 1260包括在晶片底表面上在探测器卡盘1265上的支承层1267，其中绝缘沟槽1256没有被填充并且因此支承层1267(例如，棒箔(stick foil))使得能够创建真空以便在测试期间保持晶片1270。
参考图25-26，流程图3020和3030图示用于以下实施例的制造工艺流程。流程图3020示出包括晶片部分锯切步骤、非接触测试步骤和第二晶片锯切步骤(框3021-3025)的方法。流程图3030示出包括晶片部分锯切步骤、非接触测试步骤、发货步骤和第二晶片锯切步骤(框3031-3036)的方法。如晶片制造步骤和组装/封装步骤等一些步骤可以省去以简化流程图。流程图3020适合用于创建IC 1350，流程图3030适合用于创建IC 1750。
现在另外参考图27-30，现在描述IC 1350的另一实施例以及用于制作该IC的方法。在IC 1350的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1300并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC1350包括台阶式侧面1387a-1387b。特别地，互连层1353的整个侧部以及半导体衬底1351的一部分被去除。密封环未示出以简化附图。
在图28中，晶片1370例如使用粘附层固定到支承件1367。在图29中，机械刀片1376用于在IC 1350a-1350d之间创建凹部1377a-1377e以减小涡电流。在这一步骤中，机械刀片1376例如以100微米的深度仅部分切割晶片1370。替选实施例可以使用激光器或化学蚀刻而非机械刀片1376。凹部1377a-1377e的深度可以取决于半导体衬底1351的半导体材料的电阻率，即半导体材料的掺杂浓度水平。在切单颗之前，晶片经由ATE 1360受到图30中的IC1350a-1350d的同时测试。在测试完成时，使用具有减小的宽度的机械刀片通过在凹部1377a-1377e中继续切割来完成IC 1350a-1350d的切单颗。
现在另外参考图31，现在描述IC 1450a-1450d的另一实施例以及用于制作该IC的方法。在IC 1450a-1450d的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1400并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 1450a-1450d包括定义平坦的侧面凹部1477a-1477e的齐平的侧面。在本实施例中，仅使用单个机械刀片1476用于切单颗。
现在另外参考图32，现在描述IC 1550a-1550d的另一实施例以及用于制作该IC的方法。在IC 1550a-1550d的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1500并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 1550a-1550d包括通过机械刀片1576创建的在半导体衬底1551的背面的凹部1577a-1577d。
现在另外参考图33，现在描述IC 1650a-1650d的另一实施例以及用于制作IC的方法。在IC 1650a-1650d的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1600并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 1650a-1650d包括填充有电绝缘材料1698a-1698d的凹部。
现在另外参考图34以及38-39，现在描述IC 1750的另一实施例以及用于制作IC的方法。在IC 1750的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1700并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC1750不包括电绝缘沟槽，并且密封环未示出以简化附图。
参考图35-37，流程图3040、3050和3060图示用于以下实施例的制造工艺流程。流程图3040示出包括晶片制造步骤、电气晶片分类步骤、片上天线形成步骤、晶片锯切或部分锯切步骤和非接触测试步骤(框3041-3047)的方法。流程图3050示出包括晶片制造步骤、电气晶片分类步骤、晶片锯切或部分锯切步骤和非接触测试步骤(框3051-3056)的方法。流程图3060示出包括晶片制造步骤、晶片锯切或部分锯切步骤和非接触测试步骤(框3061-3065)的方法。例如，流程图3040可以用于在使用或者没有电绝缘沟槽56'的情况创建如图4所示的IC 50'，流程图3050-3060可以用于创建在使用或者没有电绝缘沟槽的情况下创建的IC 50、50b”、450a、750a、850a。
现在另外参考图40-41，现在描述IC 1850a-1850d的另一实施例以及用于制作IC的方法。在IC 1850a-1850d的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1800并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 1850a-1850d包括填充有电绝缘材料1898a-1898e的凹部。特别地，用于制作IC1850a-1850d的方法与具有另外的凹部填充步骤的图38-39所示的相同。IC 1850a-1850d被完全分离和隔离并且其显著地减小了涡电流。如果电绝缘材料1898a-1898e是聚合物，则实现柔性晶片或晶片部分并且所有的IC 1850a-1850d被使用电绝缘材料1898a-1898e创建的弹性框架环绕。
现在另外参考图42，现在描述IC 1950的另一实施例。在IC 1950的这一实施例中，以上已经关于图1-3讨论的这些元件被增加1900并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 1950包括经由电绝缘材料1998b耦合在一起并且在相对的端部1998a、1998c上具有电绝缘材料的第一和第二IC。IC 1950的天线1954b-1954c电磁耦合到另外的电路板层1958中的天线1954a。另外的电路板层1958可以是电磁膨胀/集中器(expansion/concentrator)的一部分，电磁膨胀/集中器供应电力并且实现IC 1950与其他系统(在此未示出)之间的通信信号交换(参见例如转让给本申请的受让人的Pagani等人的美国专利申请公开第2013/0342186号，其全部内容由此通过引用被合并，其公开了电磁膨胀和集中设备)。
现在另外参考图43，现在描述IC 2050的另一实施例以及用于制作该IC的方法。在IC 2050的这一实施例中，以上已经关于图1-3讨论的这些元件被增加2000并且大多数在本文中不需要另外的讨论。这一实施例不同于前一实施例之处在于，作为说明，IC 2050包括经由电绝缘材料2098b机械耦合在一起并且最终在相对的端部2098a、2098c上具有电绝缘材料的第一和第二IC 2050a-2050b。作为说明，IC 2050包括位于其中具有天线2054的IC的侧面的第一和第二另外的电路板层部分2058a-2058b。IC 2050a-2050b是冗余的，并且在其中之一存在故障的情况下提供系统可靠性和寿命。
本领域技术人员在理解以上描述和相关联的附图中所呈现的技术的益处的情况下可以想到本公开的很多修改和其他实施例。因此，应当理解，本公开不限于所公开的具体的实施例，并且修改和实施例意在被包括在所附权利要求的范围内。

Claims (22)

1.一种集成电路(IC)，包括：
半导体衬底，包括顶表面和相对的底表面，所述半导体衬底包括形成在所述顶表面处的电路系统；
介电层，设置在所述半导体衬底上方；
天线，设置在所述电介质层中，所述天线被耦合到所述电路系统；
密封环，包括设置在所述介电层的外围周围的金属，所述密封环在所述天线和所述电路系统的周围被设置在所述半导体衬底上方的所述介电层中；以及
至少一个电绝缘沟槽，包括固态绝缘材料，所述至少一个电绝缘沟槽竖直地延伸到所述半导体衬底中、并且从所述IC的相邻的一侧向所述IC的相邻的另一侧横向地延伸跨过所述IC，其中所述电路系统和所述天线被集成在所述半导体衬底上以形成所述IC。
2.根据权利要求1所述的IC，其中所述至少一个电绝缘沟槽从所述半导体衬底的一侧边缘向另一侧边缘横向地延伸。
3.根据权利要求1所述的IC，其中所述电路系统包括收发器电路以及耦合到所述收发器电路的压力传感器电路。
4.根据权利要求1所述的IC，其中所述至少一个电绝缘沟槽包括多个电绝缘沟槽。
5.根据权利要求1所述的IC，其中所述至少一个电绝缘沟槽包括多个交叉的电绝缘沟槽。
6.根据权利要求1所述的IC，其中所述至少一个电绝缘沟槽从所述半导体衬底的所述顶表面竖直地延伸。
7.根据权利要求1所述的IC，其中所述至少一个电绝缘沟槽从所述半导体衬底的所述底表面竖直地延伸。
8.根据权利要求1所述的IC，其中所述至少一个电绝缘沟槽具有锥形侧壁。
9.根据权利要求1所述的IC，其中所述密封环包括连续的电传导环。
10.根据权利要求1所述的IC，其中所述密封环包括非连续的电传导环。
11.根据权利要求1所述的IC，还包括在介电层之上的钝化层。
12.根据权利要求1所述的IC，其中所述天线被设置在所述电路系统之上，并且包括设置在中心区域周围的线圈，并且其中所述沟槽被设置在所述中心区域的正下方。
13.根据权利要求1所述的IC，其中所述天线被设置在所述电路系统之上，并且其中所述沟槽是设置在所述半导体衬底中的所述天线之下的沟槽的绝缘栅格的一部分。
14.根据权利要求1所述的IC，其中所述天线比所述半导体衬底具有更小的占位面积，并且与所述半导体衬底完全重叠。
15.一种半导体芯片，包括：
半导体衬底，包括顶表面和相对的底表面；
电路系统，设置在所述顶表面处；
互连层，设置在所述半导体衬底之上；
天线，设置在所述互连层中，所述天线被耦合到所述电路系统；
密封环，设置在所述互连层的外围周围；以及
多个沟槽段，包括固态绝缘材料，所述多个沟槽段竖直地延伸到所述半导体衬底中，所述多个沟槽段以图案布置，其中所述多个沟槽段中的沿第一方向取向的第一沟槽段与所述半导体芯片的第一侧边缘相交，并且所述多个沟槽段中的沿第二方向取向的第二沟槽段与第二侧边缘相交，所述第二侧边缘不同于所述第一侧边缘，所述第一方向不同于所述第二方向，所述多个沟槽段中的所述第一沟槽段和所述第二沟槽段在所述半导体芯片的内部区域中彼此相交。
16.根据权利要求15所述的半导体芯片，其中所述多个沟槽段中的每一个包括L形沟槽、T形沟槽或者十字形沟槽。
17.根据权利要求15所述的半导体芯片，其中所述天线被设置在所述电路系统之上，并且包括在中心区域周围的线圈，并且其中所述多个沟槽段中的设置在所述内部区域中的沟槽段在所述中心区域的正下方。
18.根据权利要求15所述的半导体芯片，其中所述天线被设置在所述电路系统之上，并且其中所述多个沟槽段形成设置在所述半导体衬底中的所述天线之下的绝缘栅格，所述绝缘栅格被配置为防止所述半导体衬底中的涡电流。
19.一种半导体裸片，包括：
半导体衬底，包括顶表面和相对的底表面，所述半导体衬底包括形成在所述顶表面处的电路系统，所述电路系统包括压力传感器电路；
介电层，设置在所述半导体衬底之上；
天线，设置在所述介电层中，所述天线被耦合到所述电路系统；
密封环，包括设置在所述介电层中的金属，所述密封环设置在所述介电层内的所述天线和所述电路系统周围，所述密封环和所述天线共享公共的金属化层；以及
第一绝缘沟槽，包括固态绝缘材料，所述第一绝缘沟槽竖直地延伸到所述半导体衬底中、并且从所述半导体衬底的第一侧壁向所述半导体衬底的相对的第二侧壁横向跨过所述半导体裸片延伸；以及
钝化层，设置在所述介质层之上，所述半导体裸片包括所述电路系统，所述天线、所述密封环、所述钝化层被集成在同一半导体衬底上以形成集成电路。
20.根据权利要求19所述的半导体裸片，其中所述天线比所述半导体衬底具有更小的占位面积，并且与所述半导体衬底完全重叠。
21.一种半导体裸片，包括：
半导体衬底，包括顶表面和相对的底表面，所述半导体衬底包括围绕形成在所述顶表面处的电路系统的刻划线的剩余部分，所述半导体衬底包括第一侧壁、与所述第一侧壁相对的第二侧壁、第三侧壁以及与所述第三侧壁相对的第四侧壁，其中所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁包括刻划线的所述剩余部分；
介电层，设置在所述半导体衬底之上；
天线，设置在所述介电层中，所述天线被耦合到所述电路系统；
密封环，包括设置在所述介电层中的金属，所述密封环设置在所述介电层内的所述天线和所述电路系统周围，所述密封环和所述天线共享公共的金属化层；以及
绝缘栅格，包括多个绝缘沟槽，其包括固态绝缘材料，其中所述绝缘栅格的所述多个绝缘沟槽中的每一个竖直地延伸到所述半导体衬底中、并且横向跨过所述半导体裸片延伸以直接接触所述第一侧壁、所述第二侧壁、所述第三侧壁或所述第四侧壁，其中所述第一侧壁、所述第二侧壁、所述第三侧壁和所述第四侧壁中的每一个直接接触所述绝缘栅格；以及
钝化层，设置在所述介质层之上，所述半导体裸片包括所述电路系统，所述天线、所述密封环、所述钝化层被集成在同一半导体衬底上以形成集成电路。
22.根据权利要求21所述的半导体裸片，其中所述天线比所述半导体衬底具有更小的占位面积，并且与所述半导体衬底完全重叠。
CN201810234290.4A 2014-12-10 2015-11-24 具有绝缘沟槽的ic及相关的方法 Active CN108562842B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/565,934 US9887165B2 (en) 2014-12-10 2014-12-10 IC with insulating trench and related methods
US14/565,934 2014-12-10
CN201510824999.6A CN105699631B (zh) 2014-12-10 2015-11-24 具有绝缘沟槽的ic及相关的方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510824999.6A Division CN105699631B (zh) 2014-12-10 2015-11-24 具有绝缘沟槽的ic及相关的方法

Publications (2)

Publication Number Publication Date
CN108562842A true CN108562842A (zh) 2018-09-21
CN108562842B CN108562842B (zh) 2020-10-16

Family

ID=55947342

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201520946134.2U Active CN205248263U (zh) 2014-12-10 2015-11-24 集成电路
CN201510824999.6A Active CN105699631B (zh) 2014-12-10 2015-11-24 具有绝缘沟槽的ic及相关的方法
CN201810234290.4A Active CN108562842B (zh) 2014-12-10 2015-11-24 具有绝缘沟槽的ic及相关的方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201520946134.2U Active CN205248263U (zh) 2014-12-10 2015-11-24 集成电路
CN201510824999.6A Active CN105699631B (zh) 2014-12-10 2015-11-24 具有绝缘沟槽的ic及相关的方法

Country Status (3)

Country Link
US (2) US9887165B2 (zh)
CN (3) CN205248263U (zh)
IT (1) ITUB20156293A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9835515B2 (en) 2014-10-10 2017-12-05 Stmicroeletronics S.R.L. Pressure sensor with testing device and related methods
US9887165B2 (en) 2014-12-10 2018-02-06 Stmicroelectronics S.R.L. IC with insulating trench and related methods
US9726587B2 (en) 2015-01-30 2017-08-08 Stmicroelectronics S.R.L. Tensile stress measurement device with attachment plates and related methods
US9719874B2 (en) 2015-06-30 2017-08-01 Stmicroelectronics S.R.L. Pressure sensor device for measuring a differential normal pressure to the device and related methods
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
CN109273440B (zh) * 2017-07-18 2021-06-22 联华电子股份有限公司 具伸张应力鳍状结构的制作方法与互补式鳍状晶体管结构
US11276925B2 (en) * 2018-01-31 2022-03-15 Dell Products, Lp System and method for establishing and operating plural antenna systems in proximity
US10886165B2 (en) * 2018-06-15 2021-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming negatively sloped isolation structures
KR102630057B1 (ko) * 2018-08-10 2024-01-25 엘지전자 주식회사 무선전력 송수신장치 및 이를 구비하는 영상표시장치
KR102378837B1 (ko) * 2018-08-24 2022-03-24 삼성전자주식회사 반도체 장치 및 이를 포함하는 반도체 패키지
US11614497B2 (en) * 2019-12-03 2023-03-28 International Business Machines Corporation Leakage characterization for electronic circuit temperature monitoring

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806158A (zh) * 2003-06-13 2006-07-19 株式会社荏原制作所 测量设备
US7400255B2 (en) * 2005-02-28 2008-07-15 Impinj, Inc. Wireless functional testing of RFID tag
CN102077341A (zh) * 2008-06-26 2011-05-25 Nxp股份有限公司 封装半导体产品及其制造方法
US20130177999A1 (en) * 2012-01-11 2013-07-11 Globalfoundries Inc. Methods for fabricating integrated circuits including in-line diagnostics performed on low-k dielectric layers
CN103681473A (zh) * 2012-09-11 2014-03-26 飞思卡尔半导体公司 具有沟槽通路的微电子封装及其制造方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3572109A (en) 1968-08-09 1971-03-23 Gen Electric Integral semiconductor strain gage transducers with frequency output
US4320664A (en) 1980-02-25 1982-03-23 Texas Instruments Incorporated Thermally compensated silicon pressure sensor
US4777826A (en) 1985-06-20 1988-10-18 Rosemount Inc. Twin film strain gauge system
US5094973A (en) 1987-11-23 1992-03-10 Texas Instrument Incorporated Trench pillar for wafer processing
US5090254A (en) 1990-04-11 1992-02-25 Wisconsin Alumni Research Foundation Polysilicon resonating beam transducers
CH680752A5 (zh) 1990-05-31 1992-10-30 Kistler Instrumente Ag
US5834646A (en) 1995-04-12 1998-11-10 Sensonor Asa Force sensor device
TW311242B (en) 1996-12-12 1997-07-21 Winbond Electronics Corp Die seal structure with trench and manufacturing method thereof
US6700174B1 (en) 1997-09-25 2004-03-02 Integrated Micromachines, Inc. Batch fabricated semiconductor thin-film pressure sensor and method of making same
KR100319743B1 (ko) * 1998-11-24 2002-05-09 오길록 기생 캐패시턴스 및 자장의 간섭을 감소시킬 수 있는 집적소자및 그 제조 방법
US6310387B1 (en) * 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6879023B1 (en) * 2000-03-22 2005-04-12 Broadcom Corporation Seal ring for integrated circuits
US6455915B1 (en) 2000-05-30 2002-09-24 Programmable Silicon Solutions Integrated inductive circuits
JP3694450B2 (ja) 2000-09-18 2005-09-14 アルプス電気株式会社 荷重センサ
US20020066592A1 (en) * 2000-12-04 2002-06-06 Wen Feng Cheng Ball grid array package capable of increasing heat-spreading effect and preventing electromagnetic interference
FR2823032B1 (fr) 2001-04-03 2003-07-11 St Microelectronics Sa Resonateur electromecanique a poutre vibrante
ITTO20011038A1 (it) 2001-10-30 2003-04-30 St Microelectronics Srl Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el
US6950767B2 (en) 2002-11-15 2005-09-27 Renesas Technology Corp. Quality monitoring system for building structure, quality monitoring method for building structure and semiconductor integrated circuit device
US20040195650A1 (en) * 2003-04-04 2004-10-07 Tsung-Ju Yang High-Q inductor device with a shielding pattern embedded in a substrate
KR100506192B1 (ko) 2003-05-12 2005-08-03 매그나칩 반도체 유한회사 반도체 소자의 고저항 영역 형성 방법
US7286964B2 (en) 2003-09-22 2007-10-23 Advanced Structure Monitoring, Inc. Methods for monitoring structural health conditions
US7536912B2 (en) 2003-09-22 2009-05-26 Hyeung-Yun Kim Flexible diagnostic patches for structural health monitoring
US7520175B2 (en) 2004-02-23 2009-04-21 Panasonic Corporation Strain sensor
US7528724B2 (en) 2005-02-28 2009-05-05 Impinj, Inc. On die RFID tag antenna
US7482258B2 (en) * 2005-04-28 2009-01-27 International Business Machines Corporation Product and method for integration of deep trench mesh and structures under a bond pad
WO2006127851A2 (en) 2005-05-24 2006-11-30 The Trustees Of Columbia University In The City Of New York Systems and methods for reducing circuit area
US7289033B2 (en) 2005-06-30 2007-10-30 General Electric Co. Wireless sensing washers for imaging device attachment
US7021147B1 (en) 2005-07-11 2006-04-04 General Electric Company Sensor package and method
US7698949B2 (en) 2005-09-09 2010-04-20 The Boeing Company Active washers for monitoring bolted joints
US7377179B2 (en) 2005-11-14 2008-05-27 General Electric Company System, method, and apparatus for wireless non-powered stress history and fatigue monitoring of a structure
GB2440365A (en) * 2006-07-21 2008-01-30 X Fab Uk Ltd A semiconductor device
US8232621B2 (en) * 2006-07-28 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8438931B2 (en) 2007-08-27 2013-05-14 Hitachi, Ltd. Semiconductor strain sensor
US7647835B2 (en) 2007-09-19 2010-01-19 Honeywell International Inc. Pressure sensor stress isolation pedestal
US7951675B2 (en) * 2007-12-17 2011-05-31 Spansion Llc SI trench between bitline HDP for BVDSS improvement
US7915909B2 (en) 2007-12-18 2011-03-29 Sibeam, Inc. RF integrated circuit test methodology and system
JP5679626B2 (ja) * 2008-07-07 2015-03-04 セイコーインスツル株式会社 半導体装置
EP2324499B1 (en) 2008-08-07 2012-01-18 STMicroelectronics Srl Circuit for the parallel supplying of power during testing of a plurality of electronic devices integrated on a semiconductor wafer
US20110272780A1 (en) * 2010-05-05 2011-11-10 Peter Smeys Method and structure for improving the qualilty factor of rf inductors
US8933567B2 (en) * 2010-05-21 2015-01-13 Qualcomm Incorporated Electrically broken, but mechanically continuous die seal for integrated circuits
JP2012079890A (ja) * 2010-09-30 2012-04-19 Toshiba Corp 半導体装置および半導体装置の製造方法
IT1403612B1 (it) 2010-12-22 2013-10-31 St Microelectronics Srl Dispositivo elettronico integrato per il monitoraggio di parametri all'interno di una struttura solida e sistema di monitoraggio impiegante tale dispositivo
ITMI20111416A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US9487388B2 (en) 2012-06-21 2016-11-08 Nextinput, Inc. Ruggedized MEMS force die
KR101658483B1 (ko) * 2012-08-21 2016-09-22 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9070066B1 (en) * 2013-01-21 2015-06-30 Impinj, Inc. RFID tags with inductively coupled antennas
US9835515B2 (en) 2014-10-10 2017-12-05 Stmicroeletronics S.R.L. Pressure sensor with testing device and related methods
US9887165B2 (en) 2014-12-10 2018-02-06 Stmicroelectronics S.R.L. IC with insulating trench and related methods
US9726587B2 (en) 2015-01-30 2017-08-08 Stmicroelectronics S.R.L. Tensile stress measurement device with attachment plates and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1806158A (zh) * 2003-06-13 2006-07-19 株式会社荏原制作所 测量设备
US7400255B2 (en) * 2005-02-28 2008-07-15 Impinj, Inc. Wireless functional testing of RFID tag
CN102077341A (zh) * 2008-06-26 2011-05-25 Nxp股份有限公司 封装半导体产品及其制造方法
US20130177999A1 (en) * 2012-01-11 2013-07-11 Globalfoundries Inc. Methods for fabricating integrated circuits including in-line diagnostics performed on low-k dielectric layers
CN103681473A (zh) * 2012-09-11 2014-03-26 飞思卡尔半导体公司 具有沟槽通路的微电子封装及其制造方法

Also Published As

Publication number Publication date
CN108562842B (zh) 2020-10-16
US20160172311A1 (en) 2016-06-16
US20180122752A1 (en) 2018-05-03
ITUB20156293A1 (it) 2017-06-04
US9887165B2 (en) 2018-02-06
CN105699631B (zh) 2018-04-13
US10964646B2 (en) 2021-03-30
CN105699631A (zh) 2016-06-22
CN205248263U (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN105699631B (zh) 具有绝缘沟槽的ic及相关的方法
US10788389B2 (en) Pressure sensor with testing device and related methods
CN105841848B (zh) 具有附接板的张应力测量设备及相关的方法
CN105074411B (zh) 用于监测固体结构内的压力的集成电子设备
US8159254B2 (en) Crack sensors for semiconductor devices
CN102177582B (zh) 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
US9464952B2 (en) Integrated electronic device for monitoring mechanical stress within a solid structure
US20140191410A1 (en) Damage monitor structure for through-silicon via (tsv) arrays
CN102782839A (zh) 用于硅通孔(tsv)的电测试的系统和方法
US20160245709A1 (en) Pressure sensing device with cavity and related methods
US8987067B2 (en) Segmented guard ring structures with electrically insulated gap structures and design structures thereof
CN104319245A (zh) 检测芯片内部节点电位的方法
ITTO20120294A1 (it) Sistema perfezionato di test elettrico di vie passanti nel silicio (tsv-through silicon vias) e relativo procedimento di fabbricazione
CN104779238A (zh) 一种晶圆接合质量的检测结构及检测方法
CN106356312A (zh) 对封装芯片进行测试及失效分析的方法
JP2005051149A (ja) 半導体装置の製造方法
CN104332455B (zh) 一种基于硅通孔的片上半导体器件结构及其制备方法
CN110301044B (zh) 半导体器件
Zhao et al. A low feed-through 3D vacuum packaging technique with silicon vias for RF MEMS resonators
CN112652610A (zh) 一种转接板及其制造方法、电子设备
CN104752247B (zh) 一种金属桥连缺陷的检测结构以及制备方法
CN105336636B (zh) 测试结构及测试方法
Sheridan et al. Die-Level Scanning Capacitance Microscopy Fault Isolation on SOI Fin-FET Devices for Advanced Semiconductor Nodes
WO2023243612A1 (ja) コンクリート構造体、コンクリート検査システム、およびｒｆｉｄデバイス
CN106571311B (zh) 硅通孔的测试器件及其测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220715

Address after: Geneva, Switzerland

Patentee after: STMicroelectronics International N.V.

Address before: Agrabrianza

Patentee before: STMicroelectronics S.R.L.