JP2012079890A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2012079890A
JP2012079890A JP2010223207A JP2010223207A JP2012079890A JP 2012079890 A JP2012079890 A JP 2012079890A JP 2010223207 A JP2010223207 A JP 2010223207A JP 2010223207 A JP2010223207 A JP 2010223207A JP 2012079890 A JP2012079890 A JP 2012079890A
Authority
JP
Japan
Prior art keywords
region
trench
dicing line
parallel
termination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010223207A
Other languages
English (en)
Inventor
Akira Komatsu
公 小松
Kaori Fuse
香織 布施
Hitoshi Tsuji
均 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2010223207A priority Critical patent/JP2012079890A/ja
Priority to US13/249,094 priority patent/US20120080776A1/en
Publication of JP2012079890A publication Critical patent/JP2012079890A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ボイドを発生させることなく絶縁膜を注入することを可能とする終端トレンチを備えた半導体装置を提供すること。
【解決手段】本発明の実施形態にかかる半導体装置は，半導体素子が形成されたセル領域と，このセル領域の四方をＸ方向に対して長手方向が平行な2つのトレンチとＸ方向と９０度であるＹ方向に対して長手方向が平行な２つのトレンチとで囲む終端トレンチ領域とを有する素子形成領域と，複数の素子形成領域を分離する溝を備えるダイシングライン領域とを具備する。この終端トレンチ領域は，素子形成領域の四隅においてＸ方向に長手方向が平行なトレンチとＹ方向に長手方向が平行なトレンチとが交差し，素子形成領域の四方側面において，終端トレンチ領域の短手方向の垂直断面が開放された状態で，ダイシングライン領域の長手方向と垂直に接していることを特徴とする。
【選択図】図３

Description

本発明の実施形態は半導体ウエハの終端トレンチの構造およびその製造方法に関する。
電圧，大電流のスイッチング素子の一種であるパワーＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）やパワーＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）において
は，トレンチゲート構造を採用したトランジスタ素子が用いられている。
この種の半導体装置では，半導体ウエハ上に形成された素子形成領域の終端部分に，セル領域を囲い込む終端トレンチ領域が形成される。この終端トレンチ領域には，ボディ領域の表面からドリフト領域に達した内部に，ポリシリコン等の低誘電率絶縁材料が充填され，これによって，アバランシェ耐圧を向上させることを可能とする。
特開２００４−１９３３８２号
しかしながら，スピン塗布法によって低誘電率絶縁材料がされる場合，上記低誘電率絶縁材料は，個々のチップ領域を区分するダイシングラインに沿って流失し，その結果，終端トレンチ領域内部には低誘電率絶縁材料が完全に注入されず，ボイドが発生する。終端トレンチ領域内部にこのボイドが生じると，半導体ウエハを熱処理する際に終端トレンチ領域内部が膨張し，破裂や破損等の問題が生じる。
そこで，終端トレンチ領域の内部が低誘電率絶縁材料で十分に注入された半導体装置およびその製造方法を提供することを目的とする。
本発明の実施形態にかかる半導体装置は，半導体素子が形成されたセル領域と，このセル領域の四方をＸ方向に対して長手方向が平行な2つのトレンチとＸ方向と９０度であるＹ方向に対して長手方向が平行な２つのトレンチとで囲む終端トレンチ領域とを有する素子形成領域と，複数の素子形成領域を分離する溝を備えるダイシングライン領域とを具備する。この終端トレンチ領域は，素子形成領域の四隅においてＸ方向に長手方向が平行なトレンチとＹ方向に長手方向が平行なトレンチとが交差し，素子形成領域の四方側面において，終端トレンチ領域の短手方向の垂直断面が開放された状態で，ダイシングライン領域の長手方向と垂直に接していることを特徴とする。
第１の実施形態にかかる半導体ウエハの平面図。 第１の実施形態にかかる絶縁膜が塗布される前の半導体ウエハの部分の平面拡大図。 第１の実施形態にかかる半導体ウエハの部分立体断面図。 第１の実施形態にかかる半導体ウエハの製造プロセス図。 第２の実施形態にかかる絶縁膜が塗布される前の半導体ウエハの部分の平面拡大図。 第２の実施形態にかかる絶縁膜で被覆された半導体ウエハの部分平面図。
以下，図面を参照して発明の実施の形態を説明する。まず，図１乃至図５を参照して第１の実施例を説明する。
図１は第１の実施形態にかかる半導体ウエハの平面図，図２は第１の実施形態にかかる絶縁膜が塗布される前の半導体ウエハの部分の平面拡大図，図３は第１の実施形態にかかる半導体ウエハの部分立体断面図，図４は，第１の実施形態にかかる半導体ウエハの製造プロセス図，図５は第２の実施形態にかかる絶縁膜が塗布される前の半導体ウエハの部分の平面拡大図，図６は，第２の実施形態にかかる絶縁膜で被覆された半導体ウエハの部分平面図を示す。
（第１の実施形態）
図１に示すように，半導体素子が形成されたシリコンなどの半導体ウエハ１は，半導体素子が形成され，分離後に半導体チップとなる複数の素子形成領域２と，素子形成領域２の間に配置されたダイシングライン領域３とから構成されている。半導体ウエハ１は，ダイシングライン領域３に沿って切り込みを入れる。この切り込みに沿って半導体ウエハ１を割ることにより，複数の半導体チップが形成される。切り込みを入れる方法には，ダイヤモンドカッタを用いる（スクライブ方式），レーザ照射によりウエハ表面を溶解する（レーザ方式）ブレードを高速回転させることにより切削溝を形成する（ダイシングソ−方式）などの手段がある。
半導体素子が形成された半導体ウエハ１上には，複数層の配線層（多層配線）等が形成される（図示せず）。この複数層の配線層は，その層間を積層された絶縁膜により覆われている。この積層された絶縁膜は，後述の通り，素子形成領域２及びダイシングライン領域３を共に被覆する。
図２は，前述の絶縁膜が塗布される前の半導体ウエハ１の部分（以下，Ａ領域という）の平面拡大図である。Ａ領域は，図１に示された半導体ウエハ１の点線で囲まれた平面領域Ａを表している。素子形成領域２は２つの領域に大別される。すなわち，セル領域１１と，素子形成領域２の終端でセル領域１１の四方を囲むように形成された終端領域１２（斜線部）とから構成される。
セル領域１１は，半導体素子で構成されるが，特定の素子に限定されない。一例としては，半導体基板としてのN+型層上に形成された半導体層としてのN−型エピタキシャル層にプレーナ型のＭＯＳＦＥＴの一部としてP型ベース層を形成した例が示されている。
終端領域１２には，幅２０μｍ〜５０μｍ程度の終端トレンチ部２１が，図２に示すようにセル領域１１と終端領域１２との境界にセル領域１１の四方を囲い，さらに，終端部２２を垂直に突き抜けて形成される。すなわち，この終端トレンチ部２１は，１つのセル領域１１について，長手方向がＸ方向に平行な２つのトレンチと，Ｙ方向に平行な２つのトレンチとから構成される。この４つのトレンチでセル領域１１の四方を囲むと共に，素子形成領域２の各四隅で長手方向がＸ方向に平行なトレンチとＹ方向に平行なラインとがそれぞれ交差する。
図３は，前述の絶縁膜が塗布される前の半導体ウエハ１の上面図の立体断面図である。本図は，図２に示した半導体ウエハ１の上面図をＢ−Ｂ´で切断した図である。本図に示す通り，ダイシングライン領域３を挟んで異なる素子形成領域２が隣接しているが，本実施形態では各素子形成領域２の終端トレンチ部２１はダイシングライン領域３を超えて接続されない。終端トレンチ部２１の短手方向断面は開放状態でダイシングライン領域３の長手方向に対して垂直に接しているため，一部開放されるも，ダイシングライン領域３で閉塞状態が一部形成される。
さらに，本図に示す通り，ダイシングライン領域３の深さは，終端トレンチ部２１の深さより浅く形成される。一例として，ダイシングライン領域３の深さが５０μｍ以下であるのに対し，終端トレンチ部２１の深さは５０μｍになるように形成される。このため，半導体ウエハ１上に絶縁膜を滴下し，回転塗布すると，絶縁膜は，まず終端トレンチ部２１よりも浅いダイシングライン領域３に絶縁膜が広がり，その後，ダイシングライン領域３よりも深い終端トレンチ部２１に広がる。終端トレンチ部２１はセル領域１１を一巡する形状となっているため，毛細管現象により，トレンチ領域２１にボイドが生じることなく満遍なく広がることが可能となる。
以下，本実施形態にかかる半導体ウエハ１の製造方法について説明する。
図４は，半導体ウエハ１の各領域，すなわちセル領域１１，終端領域１２，ダイシングライン領域３の製造方法を示す図である。
図（ａ）に示すとおり，上記のセル領域１１，終端領域１２，ダイシングライン領域３について，まず，ｎ型半導体基板（ドレイン領域）５１の表層部に，トレンチゲート素子用のｐウエル（ベース領域）５２を選択的に形成するとともに，プレナーゲート素子用のＰウエル５３を選択的に形成する。次に，セル領域１１およびダイシングライン領域３に対応する開口を有するＳｉO ２ 膜５４を半導体ウエハ１上に形成する。ここで，セル領域１１については，ＳｉO ２ 膜をエッチングし，たとえば，３．８μｍ程度の厚さでメタル５５を積層する。
図（ｂ）に示すとおり，図（ａ）の上にレジスト５６を０．６から３．８μｍ程度の厚さで積層した後，終端領域１２についてはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を施し，ＳｉＯ ２ 膜をエッチングするとともにトレンチ部２１の構造を形成する。終端トレンチ部２１は，一例として，開口が２０〜１００μｍ，深さが５０μｍ前後になるように形成される。このとき，ダイシングライン領域３についても，終端トレンチ部２１と同様の方法で形成する。ただし，前述の通り，ダイシングライン領域３は終端トレンチ部２１よりも深さが浅く，たとえば開口が５０〜６０μm程度であり，深さが５０μm以下であることが好ましい。
その後，絶縁膜５７を半導体ウエハ1全体に回転塗布し，図（ｃ）に示す通り,終端トレンチ部２１にこれを埋め込む。本実施形態で用いられる絶縁膜５７は，主として低誘電率絶縁膜（通常Ｌｏｗ−ｋ膜といわれている）を用いる。低誘電率絶縁膜は，半導体装置に用いられる材料として，シリコン酸化膜（比誘電率３．９−４．１）より比誘電率の低いＦ添加シリコン酸化膜（３．４−３．７）が広く用いられている。具体的には，回転と負において，ＰＴＦＥ（Ｐｏｌｙ Ｔｅｔｒａ Ｆｌｕｏｒｏ Ｅｔｈｙｌｅｎｅ （比誘電率２．１）），ＰＡＥ（Ｐｏｌｙ Ａｒｙｌ Ｅｔｈｅｒ （比誘電率２．７−２．９），ポーラスＰＡＥ（比誘電率２．０−２．２），ＢＣＢ（Ｂｅｎｚｏ Ｃｙｃｌｏ Ｂｕｔｅｎｅ：比誘電率２．６−３．３）などの絶縁膜を用いることが好ましい。
この後，図（ｄ）に示すように，パシベーション膜５８を塗布することにより，半導体ウエハ１を保護してもよい。ただし，使用する絶縁膜５７が保護膜として機能する場合には，パシベーション膜５８を別途塗布する必要はない。
以上の通り，セル領域１１の四方を取り囲む終端領域１２にダイシング領域３と導通すように形成された終端トレンチ部２１を設けることで，ダイシングライン領域３に沿って広がった絶縁膜５７が毛細管現象により週右端トレンチ部２１内部に充填され易くなる。
なお，毛細管現象は材料粘度が大きく影響するが，例えば開口が５０μmまでは１０００Ｃｐ以下の材料を使用することで，ボイドレスの埋め込み形状を形成することが可能である。また５０μm以上では〜２００００Ｃｐまでの材料を使用することで，良好な埋め込み形状を得ることができる。終端トレンチ部２１とダイシングライン領域３のトレンチ寸法は同一あるいはダイシングライン領域３のトレンチ寸法を広く作ることでより，毛細管現象を優位にすることができる。
（第２の実施形態）
図５は第２の実施形態にかかる半導体ウエハ１の平面図であり，絶縁膜が塗布される前の状態を示す。本実施形態では，第1の実施形態と異なり，ダイシングライン領域３および隣接する素子形成領域２の終端トレンチ部２１まで終端トレンチ部２１を長手方向に延長させ，本図に示すように，終端トレンチ部をダイシングライン領域２まで永手方向に突き抜け，これらと接続可能とする。
図６は，第２の実施形態にかかる絶縁膜が塗布される前の半導体ウエハ１の部分立体断面図であり，図5のＣ−Ｃ´で切断したものである。本図に示す通り，ダイシングライン領域３上であり，かつ終端トレンチ部２１の長手方向延長上にトレンチ（以下，延長トレンチという）１３が形成される。さらに，この延長トレンチ１３はその長手方向延長上にある，隣接する素子形成領域２の終端トレンチ部２１と接続される。また，本図に示すとおり，終端トレンチ部２１や延長トレンチ１３の深さはダイシングライン領域３よりも深く形成される。一例として，ダイシングライン領域３の深さが５０μｍ以下であるのに対し，終端トレンチ部２１および延長トレンチ部１３の深さは５０μｍになるように形成される。このため，半導体ウエハ１上に絶縁膜を滴下し，回転塗布すると，絶縁膜は，まず終端トレンチ部２１よりも浅いダイシングライン領域３に絶縁膜が広がり，その後，ダイシングライン領域３よりも深い終端トレンチ部２１と延長トレンチ部１３に広がる。終端トレンチ部２１はセル領域１１を一巡するとともに，延長トレンチ部１３を介して隣接する素子形成領域２内に対しても導通する形状となっているため，毛細管現象により，トレンチ領域２１にボイドが生じることなく満遍なく広がることが可能となる。
なお，本発明は上記実施形態そのままに限定されるものではなく，実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また，上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより，種々の発明を形成できる。例えば，実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに，異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１ 半導体ウエハ，２ 素子形成領域，３ ダイシングライン領域，１１ セル領域，１２ 終端領域，１３ 延長トレンチ部，２１ 終端トレンチ部，２２ 終端部

Claims (4)

  1. 半導体素子が形成されたセル領域と，このセル領域の四方をＸ方向に対して長手方向が平行な2つのトレンチとＸ方向と９０度であるＹ方向に対して長手方向が平行な２つのトレンチとで囲むように形成された終端トレンチ領域とを有する素子形成領域と，
    複数の前記素子形成領域を分離する溝を備えるダイシングライン領域とを具備し，
    前記終端トレンチ領域は，四隅においてＸ方向に長手方向が平行なトレンチとＹ方向に長手方向が平行なトレンチとが交差し，前記素子形成領域の四方側面においてトレンチの短手方向の垂直断面が開放された状態で前記ダイシングライン領域の長手方向と垂直に接していることを特徴とする。
  2. 前記ダイシングライン領域の前記溝の深さは，前記終端トレンチ領域を構成するいずれのトレンチの深さよりも浅いことを特徴とする請求項１記載の半導体装置。
  3. 前記終端トレンチ領域は，長手方向延長上に，前記ダイシングライン領域の長手方向に対して垂直に交差するように形成され，隣接する前記素子形成領域の前記終端トレンチ領域と接続される延長トレンチ領域を有することを特徴とする請求項１および2記載の半導体装置の製造方法。
  4. 半導体基板の表層部に，ベース領域と，ウエル領域と，酸化膜を順に積層する工程と，
    半導体素子を形成するセル領域上に，酸化膜をエッチングし，メタルを積層刷る工程と，
    前記半導体基板上にレジストパターンを形成し，終端トレンチ領域とダイシング領域には酸化膜を除去し，この終端トレンチ領域の深さがこのダイシング領域の溝よりも深くなるようにエッチングを施す工程と，
    絶縁膜を前記半導体基板全体に回転塗布し，前記終端トレンチ領域に絶縁膜を埋め込む工程とを有することを特徴とする半導体装置の製造方法。
JP2010223207A 2010-09-30 2010-09-30 半導体装置および半導体装置の製造方法 Pending JP2012079890A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010223207A JP2012079890A (ja) 2010-09-30 2010-09-30 半導体装置および半導体装置の製造方法
US13/249,094 US20120080776A1 (en) 2010-09-30 2011-09-29 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010223207A JP2012079890A (ja) 2010-09-30 2010-09-30 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012079890A true JP2012079890A (ja) 2012-04-19

Family

ID=45889085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010223207A Pending JP2012079890A (ja) 2010-09-30 2010-09-30 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20120080776A1 (ja)
JP (1) JP2012079890A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9887165B2 (en) * 2014-12-10 2018-02-06 Stmicroelectronics S.R.L. IC with insulating trench and related methods
CN117690786A (zh) * 2022-08-25 2024-03-12 长鑫存储技术有限公司 半导体结构、切割道结构及其形成方法

Also Published As

Publication number Publication date
US20120080776A1 (en) 2012-04-05

Similar Documents

Publication Publication Date Title
US10505035B2 (en) Methods of reducing the electrical and thermal resistance of SiC substrates and devices made thereby
EP3373329B1 (en) Integrated circuit comprising a laterally diffused mos field effect transistor
JP6037499B2 (ja) 半導体装置およびその製造方法
JP5856537B2 (ja) 半導体装置
CN102208367B (zh) 半导体装置的制造方法
CN105431949A (zh) 半导体装置以及半导体装置的制造方法
US9953971B2 (en) Insulated gate bipolar transistor (IGBT) and related methods
CN107665922A (zh) 反向阻断igbt
JP2004356577A (ja) 半導体装置の製造方法および半導体基板ならびにそれらにより製造される半導体装置
JP7069605B2 (ja) 半導体装置の製造方法
KR20180104261A (ko) 기판, 기판의 쏘잉 방법, 및 반도체 소자
WO2016042955A1 (ja) 半導体装置および半導体装置の製造方法
CN103187303B (zh) 功率半导体装置的制作方法
JP4860122B2 (ja) 半導体装置の製造方法
JP6729999B2 (ja) 半導体装置
JP2012079890A (ja) 半導体装置および半導体装置の製造方法
KR101873876B1 (ko) 후방측 변형 토폴로지를 갖는 반도체-온-절연체
US10326013B2 (en) Method of forming a field-effect transistor (FET) or other semiconductor device with front-side source and drain contacts
US20180145171A1 (en) Field Effect Transistor (FET) or Other Semiconductor Device with Front-Side Source and Drain Contacts
US20160133580A1 (en) Scribe seals and methods of making
CN105895667B (zh) 一种半导体器件及其制造方法
KR100791773B1 (ko) 트랜치 게이트 모스 소자 제조 방법
JP2009212438A (ja) 半導体装置およびその製造方法
US10236246B2 (en) Semiconductor devices and methods for forming a semiconductor device
JP4956953B2 (ja) 半導体装置