TWM548357U - 具有抗靜電結構的封裝結構 - Google Patents

具有抗靜電結構的封裝結構 Download PDF

Info

Publication number
TWM548357U
TWM548357U TW106201234U TW106201234U TWM548357U TW M548357 U TWM548357 U TW M548357U TW 106201234 U TW106201234 U TW 106201234U TW 106201234 U TW106201234 U TW 106201234U TW M548357 U TWM548357 U TW M548357U
Authority
TW
Taiwan
Prior art keywords
antistatic
substrate
package structure
circuit
structure according
Prior art date
Application number
TW106201234U
Other languages
English (en)
Inventor
ming-zhe Xie
Original Assignee
Focaltech Smart Sensors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Focaltech Smart Sensors Co Ltd filed Critical Focaltech Smart Sensors Co Ltd
Publication of TWM548357U publication Critical patent/TWM548357U/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

具有抗靜電結構的封裝結構
本創作係有關一種封裝結構的靜電防護設計，特別是關於一種將抗靜電結構與封裝基板整合為一體的具有抗靜電結構的封裝結構。
在集成電路中，由於靜電放電（Electrostatic discharge，ESD）會引起靜電擊穿，進而導致集成電路內部電子元件發生故障，尤其是對電子元件小型化與密集化後的影響更是日趨明顯，所以對於靜電保護要求亦日益嚴苛，也只有選擇正確的靜電保護元件，才能於集成電路中發揮出應有的靜電防護功能。
為達到靜電防護作用，一般在集成電路的封裝結構上會直接增設有抗靜電結構，例如，習知技術揭示一種晶片上靜電放電之指紋辨識器封裝構造，如第1圖所示，此封裝結構包括一基板10，其上表面安裝有一指紋辨識晶片12，並有複數銲線14電性連接基板10及指紋辨識晶片12，一靜電放電條16係安裝於指紋辨識晶片12的主動面121上，一封膠體18位於基板10上且圍繞指紋辨識晶片12，以覆蓋住銲線14及部份覆蓋住指紋辨識晶片12的主動面121且連接至靜電放電條16。由於靜電放電條16部份顯露於封膠體18的開口邊緣，以達到晶片上靜電放電。
然而，將靜電放電條直接安裝於晶片的製程較為複雜，且過程中容易危害的晶片本身的功能，再者，因為封裝結構一直向上堆疊，也難以達到封裝輕薄程度的功效，效果有限。有鑑於此，本創作遂提出一種具有抗靜電結構的封裝結構，以解決存在於先前技術中的該些缺失。
本創作的主要目的係在提供一種具有抗靜電結構的封裝結構，其係將抗靜電線路整合至基板中而為一體成形者，且抗靜電線路經由基板中的導電柱電性連接至連接墊，以利用此抗靜電線路達到抗靜電的功能，且因抗靜電線路直接與基板一體成形，更可達到輕薄化封裝結構並可簡化封裝製程。
本創作的另一目的係在提供一種具有抗靜電結構的封裝結構，其係將抗靜電線路整合至基板的同時，於該基板內設置有一體成形的導電柱，且導電柱的形狀可依據不同元件的電性考量而有不同形狀的結構設計。
為達到上述目的，本創作提出的具有抗靜電結構的封裝結構主要包括有一基板，基板上具有一體成形的至少一凹槽，且於凹槽周圍的基板上穿設有至少一導電柱，於基板下表面且對應導電柱的位置設有至少一連接墊；另有至少一抗靜電線路位於凹槽周圍的基板上，此抗靜電線路係經由導電柱電性連接至連接墊。本創作可利用至少一抗靜電線路與安裝於凹槽內的晶片表面接觸，以將不必要的靜電引導接地，達到抗靜電的功效者。
其中，所述的基板係為絕緣基板，較佳者為陶瓷基板。
其中，所述至少一抗靜電線路係為一封閉線路或是具有至少一開口。
其中，所述至少一抗靜電線路更有突出基板表面，以便與晶片表面接觸。
其中，所述的導電柱係為梯形體、倒梯形體、圓柱體、長方體或錐形體等形狀。
底下藉由具體實施例配合所附的圖式詳加說明，當更容易瞭解本創作之目的、技術內容及其所達成的功效。
本創作係在基板的製作過程中同時將抗靜電線路以及導電柱等結構設計整合在一起，以形成一體成形的具有抗靜電結構的封裝結構。
請參閱第2圖及第3圖所示，其係為本創作具有一凹槽的封裝結構立體示意圖以及其結構剖視圖，一具有抗靜電結構的封裝結構20係包括有一基板22及其上環設的至少一抗靜電線路30，基板22上表面具有一體成形的至少一凹槽24，在此係以一個凹槽24為例，凹槽24內底面更可設有複數導電墊（圖中未示），使凹槽24內可供安裝至少一晶片（圖中未示）並透過這些導電墊與基板22形成電性連接；在基板22上且位於凹槽24外圍位置係設有至少一導電柱26，在基板22下表面設有至少一連接墊，此對外的連接墊在此係以複數連接墊28為例，導電柱26可選擇性的電性連接至基板22下表面的連接墊28，以作為對外接地；另，抗靜電線路30係為一封閉線路且為金屬線路，抗靜電線路30位於凹槽24周圍的基板22上且外露於基板22，此抗靜電線路30係經由導電柱26電性連接至連接墊28，以透過導電柱26配合晶片的導電墊(圖中未示)而結合在一起，利用抗靜電線路30接觸到晶片而將靜電經導電柱26引導至作為接地的連接墊28，進而達到靜電防護功能。其中圖中所繪製的抗靜電路線路30係位於基板22上而未突出基板22表面，當然，若有不同設計考量，抗靜電線路亦可突出於基板，以可以接觸到晶片表面為訴求，當不能以此為限。
承上，本創作使用的基板22係使用絕緣基板，較佳者可以使用陶瓷基板，例如高溫共燒陶瓷（High-Temperature Co-fired Creamics，HTCC）基板或是低溫共燒陶瓷基板（Low-Temperature Co-fired Creamics，LTCC）。因此，本創作使用的一體成形陶瓷基板時，在製作過程中就能將抗靜電電路30、導電柱26等結構一同壓合並燒結在一起，並形成具有一體成形凹槽24的基板22。
本創作於基板上除了可以具有一體成形的一凹槽外，更可因不同的電路設計而具有二個以上的凹槽設計。請參閱第4圖所示，本創作的封裝結構20更可於基板22上直接設有一體成形的二凹槽24、32，以分別提供安裝二種不同的晶片，例如，當本創作的封裝結構20係作為指紋感測辨識封裝結構時，於凹槽24內係供安裝一感測晶片，而於凹槽32內則供安裝一發光晶片；其餘結構則與第二圖所示的實施例相同，故於此不再贅述。
再者，本創作於基板上環設的抗靜電線路除了前述的連續狀封閉線路設計之外，尚具有不同的實施態樣，亦即此抗靜電線路30係具有至少一開口，例如，第5圖所示，抗靜電線路30係具有一開口34，抑或是如第6圖所示，抗靜電線路30係具有二開口34、36，此種抗靜電線路30則為不連續狀線路設計，以提供封裝設計不同的選擇。
此外，本創作的導電柱結構設計可以依據需要抗靜電的程度，進行結構上的調整，包含形狀、數量、相對位置等關係，例如第7A圖所示，複數個具有上窄下寬的梯形體的導電柱26；如第7B圖所示，複數個具有上寬下窄的倒梯形體的導電柱26；抑或是其他未繪製出來的圓柱體、長方體或錐形體等的形狀設計。
本創作提出的具有抗靜電結構的封裝結構，其係將抗靜電線路、導電柱整合至基板中而為一體成形者，中間利用導電柱作為抗靜電線路與連接墊電性連接的通道，抗靜電線路可以將導電材料利用電鍍、化學鍍或濺鍍等方式形成於基板中，且抗靜電線路可以與晶片接觸，將不必要的靜電經由連接墊引導至接地，以利用此抗靜電線路達到靜電放電防護的功能，且因抗靜電線路、導電柱直接與基板一體成形而整合於製程中，更可達到輕薄化封裝結構並可簡化封裝製程，應用甚廣。
以上所述之實施例僅係為說明本創作之技術思想及特點，其目的在使熟悉此項技術者能夠瞭解本創作之內容並據以實施，當不能以之限定本創作之專利範圍，即大凡依本創作所揭示之精神所作之均等變化或修飾，仍應涵蓋在本創作之專利範圍內。
10‧‧‧基板
12‧‧‧指紋辨識晶片
121‧‧‧主動面
14‧‧‧銲線
16‧‧‧靜電放電條
18‧‧‧封膠體
20‧‧‧封裝結構
22‧‧‧基板
24‧‧‧凹槽
26‧‧‧導電柱
28‧‧‧連接墊
30‧‧‧抗靜電線路
32‧‧‧凹槽
34、36‧‧‧開口
第1圖為習知具有靜電放電條的封裝結構示意圖。 第2圖為本創作具有一凹槽的封裝結構立體示意圖。 第3圖為本創作具有一凹槽的封裝結構的結構剖視圖。 第4圖為本創作具有二凹槽的封裝結構立體示意圖。 第5圖為本創作於基板上具有一開口的抗靜電結構的實施例示意圖。 第6圖為本創作於基板上具有二開口的抗靜電結構的實施例示意圖。 第7A圖為本創作具有梯形體導電柱的封裝結構剖視圖。 第7B圖為本創作具有倒梯形體導電柱的封裝結構剖視圖。
20‧‧‧封裝結構
22‧‧‧基板
24‧‧‧凹槽
26‧‧‧導電柱
28‧‧‧連接墊
30‧‧‧抗靜電線路

Claims (9)

  1. 一種具有抗靜電結構的封裝結構，包括： 一基板，其上具有一體成形的至少一凹槽，且於該凹槽周圍的該基板上設有至少一導電柱； 至少一連接墊，位於該基板下表面且電性連接該至少一導電柱；以及 至少一抗靜電線路，其係位於該凹槽周圍的該基板上，該至少一抗靜電線路係經由該至少一導電柱電性連接該至少一連接墊。
  2. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，該基板係為絕緣基板。
  3. 根據請求項2所述的具有抗靜電結構的封裝結構，其中，該絕緣基板係為陶瓷基板。
  4. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，該至少一抗靜電線路係為一封閉線路。
  5. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，該至少一抗靜電線路係具有至少一開口。
  6. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，更包括至少一晶片安裝於該基板的該至少一凹槽內，並與該基板形成電性連接，該至少一抗靜電線路係接觸該晶片。
  7. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，該至少一抗靜電線路係為金屬線路。
  8. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，該導電柱係為梯形體、倒梯形體、圓柱體、長方體、錐形體之形狀者。
  9. 根據請求項1所述的具有抗靜電結構的封裝結構，其中，該至少一抗靜電線路係突出該基板表面。
TW106201234U 2016-12-22 2017-01-24 具有抗靜電結構的封裝結構 TWM548357U (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611199503.1A CN106816432A (zh) 2016-12-22 2016-12-22 具有抗静电结构的封装结构

Publications (1)

Publication Number Publication Date
TWM548357U true TWM548357U (zh) 2017-09-01

Family

ID=59109568

Family Applications (2)

Application Number Title Priority Date Filing Date
TW106102555A TWI655742B (zh) 2016-12-22 2017-01-24 具有抗靜電結構的封裝結構
TW106201234U TWM548357U (zh) 2016-12-22 2017-01-24 具有抗靜電結構的封裝結構

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW106102555A TWI655742B (zh) 2016-12-22 2017-01-24 具有抗靜電結構的封裝結構

Country Status (3)

Country Link
CN (1) CN106816432A (zh)
TW (2) TWI655742B (zh)
WO (1) WO2018113036A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655742B (zh) * 2016-12-22 2019-04-01 敦捷光電股份有限公司 具有抗靜電結構的封裝結構

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972007A (zh) * 2016-12-23 2017-07-21 创智能科技股份有限公司 具有抗静电结构的指纹感测辨识装置
CN111480226B (zh) * 2020-03-03 2021-08-27 长江存储科技有限责任公司 在半导体芯片中的保护结构及用于形成其的方法
CN116387434A (zh) * 2023-06-02 2023-07-04 江西兆驰半导体有限公司 一种抗静电led芯片晶圆的制备方法及晶圆

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683971B1 (en) * 1999-05-11 2004-01-27 Authentec, Inc. Fingerprint sensor with leadframe bent pin conductive path and associated methods
CN101179086A (zh) * 2006-11-08 2008-05-14 欣相光电股份有限公司 镶嵌式影像感测芯片的封装结构
TWI328776B (en) * 2006-12-26 2010-08-11 Egis Technology Inc Sweep-type fingerprint sensing device and method of packaging the same
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN101958389A (zh) * 2010-07-30 2011-01-26 晶科电子（广州）有限公司 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
US8717775B1 (en) * 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
CN103313175A (zh) * 2012-03-16 2013-09-18 美律电子(深圳)有限公司 微机电麦克风封装模块
KR101419600B1 (ko) * 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
CN203607386U (zh) * 2013-07-05 2014-05-21 成都方程式电子有限公司 一种新型指纹传感器注胶封装结构
TW201508568A (zh) * 2013-08-16 2015-03-01 Wintek Corp 觸控顯示裝置
CN103886299B (zh) * 2014-03-27 2019-04-05 成都费恩格尔微电子技术有限公司 一种电容式指纹传感器的封装结构
JP2016001648A (ja) * 2014-06-11 2016-01-07 アルプス電気株式会社 高周波モジュール
CN204044842U (zh) * 2014-08-27 2014-12-24 深圳贝特莱电子科技有限公司 一种嵌入式的半导体指纹传感器
CN105389056B (zh) * 2015-11-30 2019-02-19 深圳市骏达光电股份有限公司 带防静电功能的触控模板
CN106816432A (zh) * 2016-12-22 2017-06-09 创智能科技股份有限公司 具有抗静电结构的封装结构
CN206480620U (zh) * 2016-12-22 2017-09-08 敦捷光电股份有限公司 具有抗静电结构的封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655742B (zh) * 2016-12-22 2019-04-01 敦捷光電股份有限公司 具有抗靜電結構的封裝結構

Also Published As

Publication number Publication date
WO2018113036A1 (zh) 2018-06-28
TWI655742B (zh) 2019-04-01
TW201824506A (zh) 2018-07-01
CN106816432A (zh) 2017-06-09

Similar Documents

Publication Publication Date Title
US10304890B2 (en) Electronic device package and fabricating method thereof
US7129572B2 (en) Submember mounted on a chip of electrical device for electrical connection
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US6518655B2 (en) Multi-chip package-type semiconductor device
US9847299B2 (en) Semiconductor package and mounting structure thereof
TWM548357U (zh) 具有抗靜電結構的封裝結構
KR20030018204A (ko) 스페이서를 갖는 멀티 칩 패키지
TWI645535B (zh) 具有抗靜電結構的指紋感測辨識裝置
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP3173006U (ja) センサ素子
US20160211204A1 (en) Electronic package
JP3247544B2 (ja) 半導体装置
US8153976B2 (en) Infrared sensor and manufacturing method thereof
TWI582905B (zh) 晶片封裝結構及其製作方法
TW201533884A (zh) 內藏去耦合電容之半導體封裝構造
CN206480620U (zh) 具有抗静电结构的封装结构
CN108962868B (zh) 封装结构及其制法
US20140284803A1 (en) Semiconductor package and fabrication method thereof
TWI492338B (zh) 半導體封裝結構及其製作方法
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
KR20100050981A (ko) 반도체 패키지 및 이를 이용한 스택 패키지
KR20080074654A (ko) 적층 반도체 패키지
TWI390704B (zh) 晶片堆疊封裝結構
KR19980078349A (ko) 반도체 패키지 및 그 제조방법
KR101096456B1 (ko) 멀티 패키지

Legal Events

Date Code Title Description
MM4K Annulment or lapse of a utility model due to non-payment of fees