CN116387434A - 一种抗静电led芯片晶圆的制备方法及晶圆 - Google Patents
一种抗静电led芯片晶圆的制备方法及晶圆 Download PDFInfo
- Publication number
- CN116387434A CN116387434A CN202310644302.1A CN202310644302A CN116387434A CN 116387434 A CN116387434 A CN 116387434A CN 202310644302 A CN202310644302 A CN 202310644302A CN 116387434 A CN116387434 A CN 116387434A
- Authority
- CN
- China
- Prior art keywords
- wafer
- antistatic
- region
- led chip
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 95
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- 238000001704 evaporation Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000002955 isolation Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 19
- 238000011161 development Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 235000012431 wafers Nutrition 0.000 description 112
- 230000003068 static effect Effects 0.000 description 13
- 230000005611 electricity Effects 0.000 description 12
- 229910002601 GaN Inorganic materials 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000002791 soaking Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 150000001298 alcohols Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明提供了一种抗静电LED芯片晶圆的制备方法及晶圆,制备方法包括:在衬底上沉积外延层得到晶圆片;在晶圆片的表面涂覆正性光刻胶,去除离晶圆片边缘预设距离的环形表面的正性光刻胶;等离子体刻蚀去除环形区域的外延层,将晶圆片的表面分隔成目标区域和抗静电区域;去除剩余的正性光刻胶,并在晶圆片表面涂覆负性光刻胶,对抗静电区域的表面进行曝光、显影,部分去除抗静电区域表面的负性光刻胶,以使在抗静电区域表面形成若干断开的预设导电区域,若干预设导电区域的两端均为尖端;在晶圆片的表面蒸镀导电层,并去除剩余的负性光刻胶表面的导电层及剩余的负性光刻胶,保留抗静电区域表面的导电层,得到抗静电LED芯片晶圆。
Description
技术领域
本发明涉及半导体晶圆制备技术领域,具体涉及一种抗静电LED芯片晶圆的制备方法及晶圆。
背景技术
近年来,LED芯片以其高效,节能,环保,等诸多优点广泛的应用于照明和显示领域,LED芯片的制作过程中包括了准备衬底,并在衬底上沉积外延层形成晶圆,然后在晶圆上制备满足要求的LED芯片。
在衬底上沉积外延层形成晶圆后,在制备LED芯片过程中,至少包括晶圆的清洗光刻、刻蚀、减薄、切割、测试、分选等等操作,晶圆在以上诸多工序间主要依靠橡胶或树脂的卡塞进行传递;在传递的过程中晶圆的边缘容易与卡塞的边缘摩擦产生静电,残留的静电可能会击穿生成的LED芯片,造成LED芯片良率降低、可靠性降低。
发明内容
基于此,本发明的目的是提供一种抗静电LED芯片晶圆的制备方法,以解决现有技术中的问题。
本发明一方面提供一种抗静电LED芯片晶圆的制备方法,包括以下步骤:
步骤一,提供一衬底,并在所述衬底上沉积外延层,得到晶圆片;
步骤二,在所述晶圆片的表面涂覆正性光刻胶,在离所述晶圆片边缘预设距离的表面进行环形曝光、显影,去除环形区域的正性光刻胶;
步骤三,对去除正性光刻胶的所述环形区域进行等离子体刻蚀,去除所述环形区域的外延层,直至暴露出所述衬底,形成环形结构的隔离槽,通过所述隔离槽将所述晶圆片的表面分隔成目标区域和抗静电区域;
步骤四,去除剩余的所述正性光刻胶,并在所述晶圆片表面涂覆负性光刻胶,对所述抗静电区域的表面进行曝光、显影,部分去除所述抗静电区域表面的负性光刻胶,以使在所述抗静电区域表面形成若干断开的预设导电区域,若干所述预设导电区域的两端均为尖端;
步骤五,在所述晶圆片的表面蒸镀导电层,并去除剩余的所述负性光刻胶表面的导电层及剩余的所述负性光刻胶,保留若干所述预设导电区域表面的导电层,得到抗静电LED芯片晶圆。
本发明的有益效果是:本发明提供一种抗静电LED芯片晶圆的制备方法,在衬底上沉积外延层,得到晶圆片;得到的晶圆片并不直接用于制备LED芯片,而是进一步进行以下操作,在晶圆片的表面涂覆正性光刻胶,在离晶圆片边缘预设距离的表面进行环形曝光、显影,去除该环形区域的正性光刻胶,对正性光刻胶的环形区域进行刻蚀,刻蚀深度直至衬底层,得到环形结构的隔离槽,通过隔离槽将晶圆片的表面分隔成目标区域和抗静电区域;目标区域用于制备LED芯片,抗静电区域用于将晶圆片的边缘卡塞的边缘摩擦产生的静电导出,具体的,将晶圆片表面剩余的正性光刻胶去除,接着涂覆负性光刻胶,并部分去除抗静电区域表面的负性光刻胶,以使在抗静电区域表面形成若干断开的预设导电区域,若干预设导电区域的两端均为尖端。最后在晶圆片表面蒸镀导电层,并去除晶圆片表面剩余的负性光刻胶上的导电层和剩余负性光刻胶,仅保留若干预设导电区域表面的导电层,在抗静电区域形成若干导电带,导电带为抗静电带,当晶圆片在传递过程中,晶圆片的边缘与卡塞的边缘摩擦产生静电,静电可通过晶圆片边缘的若干导电带两端的尖端导出,使得静电对目标区域的不产生影响。
优选地,在所述步骤二中,所述预设距离为50 μm -200μm。
优选地,在所述步骤三中,所述隔离槽靠近所述衬底一端的宽度不大于所述隔离槽远离所述衬底一端的宽度。
优选地,所述隔离槽靠近所述衬底一端的宽度为5μm -10μm,所述隔离槽远离所述衬底一端的宽度为5μm -25μm。
优选地,在所述步骤三中,所述抗静电区域在所述晶圆片上的投影面积占所述晶圆片表面总面积之比不大于0.15%。
优选地,在所述步骤五中,所述预设导电区域表面的导电层靠近所述晶圆片的一端的宽度不小于其远离所述晶圆片的一端的宽度。
优选地,所述抗静电区域表面的导电层两端的宽度为30μm -100μm。
优选地,在所述步骤五中,所述导电层包括Ni金属层和Au金属层。
优选地,所述Ni金属层的厚度为20 Å -50 Å,所述Au金属层的厚度为0.1 μm -0.5μm。
本发明另一方面提供一种抗静电LED芯片晶圆,上述任意一项所述的抗静电LED芯片晶圆的制备方法制备得到。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1为本发明提供的抗静电LED芯片晶圆的制备方法示例一流程图;
图2为抗静电LED芯片晶圆结构示意图;
图3为图2中A-A断面结构示意图。
主要元件符号说明:
10、衬底;20、外延层;21、隔离槽;22、目标区域;23、抗静电区域;24、导电带。
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
实施例一
请参阅图1,所示为本发明第一实施例中的抗静电LED芯片晶圆的制备方法,所述制备方法包括以下步骤:
步骤一,提供一衬底,并在所述衬底上沉积外延层,得到晶圆片;
需要解释的是,在本实施例中,如图3所示,外延层20沉积在衬底10上,外延层选取GaN外延片。
值得说明的是,在本实施例中,衬底可以选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;蓝宝石衬底具有制备工艺成熟、性价比高、易于清洗和处理,高温下有很好的稳定性,应用比较广泛。因此,选用蓝宝石衬底,外延层包括依次沉积在蓝宝石衬底表面的缓冲层、非掺杂GaN层、n型GaN层、多量子阱层、电子阻挡层、和P型GaN层。形成的晶圆片的直径可为4-12英寸,具体的,在本实施例中,晶圆片的直径为4英寸。
步骤二,在所述晶圆片的表面涂覆正性光刻胶,在离所述晶圆片边缘预设距离的表面进行环形曝光、显影,去除环形区域的正性光刻胶;
在具体实施时,可以采用旋涂法在晶圆片的表面涂覆正性光刻胶,优选的,正性光刻胶的厚度为10μm-15μm,正性光刻胶也称为正胶。是一种线性酚醛树脂的酚醛甲醛,提供光刻胶的粘附性、化学抗蚀性,正性光刻胶具有很好的对比度,生成的图形具有良好的分辨率。如图3所示,在距离晶圆片边缘预设距离b的表面进行环形曝光、显影,去除环形区域的正性光刻胶,曝光可以采用紫外曝光等,正性光刻胶曝光处理时曝光能量为600Mj/cm²-1400Mj/cm²,b可以为50μm -200μm。
具体的,在本实施例中,正性光刻胶的厚度为12μm。b为50μm,正性光刻胶曝光处理时曝光能量为1000Mj/cm²。经过环形曝光、显影后,在晶圆片的表面形成了一环形的区域,环形区域距离晶圆片边缘的距离相同,在该环形区域的表面没有正性光刻胶,暴露出外延层,晶圆片表面的其他区域仍然涂覆有正性光刻胶。
步骤三,对去除正性光刻胶的所述环形区域进行等离子体刻蚀,去除所述环形区域的外延层,直至暴露出所述衬底,形成环形结构的隔离槽,通过所述隔离槽将所述晶圆片的表面分隔成目标区域和抗静电区域;
在具体实施时,可以通过ICP(Inductive Coupled Plasma EmissionSpectrometer,电感耦合等离子体)对去除正性光刻胶并暴露出外延层的环形区域进行刻蚀,ICP刻蚀时的刻蚀条件为,在真空室内通过射频将Cl2、BCl3、Ar2等电离呈离子、原子、分子以及电子混合物,Cl2流量为100sccm -150sccm,BCl3流量为5sccm -30sccm,Ar2流量为5sccm -30sccm,电感耦合等离子设备上电极功率为900W-1200W,下电极功率为400W-600W;在电场作用下轰击外延层表面,打断外延层中GaN化学键,同时与GaN发生化学反应,从而使得GaN外延片的刻蚀,具体的,采用ICP对环形区域的外延层进行刻蚀,刻蚀的深度为整个外延层,直至露出衬底。
具体的,在本实施例中,Cl2流量为120sccm,BCl3流量为5sccm,Ar2流量为20sccm,电感耦合等离子设备上电极功率为900W,下电极功率为500W;如图2及图3所示,在环形区域进行刻蚀,直至露出衬底后,形成一环形的隔离槽21,也即,隔离槽的深度不小于外延层的厚度;通过该隔离槽将晶圆片的表面分隔成目标区域22和抗静电区域23,在本实施例中,抗静电区域为自晶圆片边缘向晶圆中心延伸50μm的环形区域。目标区域为晶圆片中心至隔离槽内边缘形成的区域,后续制备LED芯片在目标区域完成。
需要说明的是,隔离槽21靠近衬底一端的宽度a1不大于隔离槽远离衬底一端的宽度a2,也即a1≤a2,隔离槽截面为圆柱型或倒锥形。优选的,a1的取值为5μm-10μm,a2的取值为5μm -25μm,在本实施例中,a1和a2均为5μm。优选的,抗静电区域在晶圆片上的投影面积占晶圆片表面总面积之比不大于0.15%,在本实施例中,抗静电区域在晶圆片上的投影面积占晶圆片表面总面积之比为0.12%,抗静电区域的面积越小,一方面有利于提高目标区域的占比,以在晶圆片上制备出更多的LED芯片,提高LED芯片的产率,另一方面,较小的抗静电区域有利于静电的释放。
步骤四,去除剩余的所述正性光刻胶,并在所述晶圆片表面涂覆负性光刻胶,对所述抗静电区域的表面进行曝光、显影,部分去除所述抗静电区域表面的负性光刻胶,以使在所述抗静电区域表面形成若干断开的预设导电区域,若干所述预设导电区域的两端均为尖端;
在具体实施时,形成隔离槽后,去除半导体晶圆上剩余的正性光刻胶,通过醇类及酮类的有机溶剂在80-90℃下浸泡光刻胶,即可去除正性光刻胶;在本实施例中,浸泡的温度为85°。然后采用旋涂法在形成隔离槽后的晶圆片的表面涂覆负性光刻胶,负性光刻胶又称光致抗蚀剂,是一种由感光树脂、增感剂和溶剂三种主要成分组成的对光敏感的混合液体,旋涂过程中,目标区域、抗静电区域以及隔离槽的表面均涂覆负性光刻胶,优选的,负性光刻胶的厚度为3μm-6μm, 具体的,在本实施例中,负性光刻胶的厚度为5μm,然后对抗静电区域的表面进行曝光、显影,部分去除抗静电区域表面的负性光刻胶,以使在抗静电区域表面形成若干断开的预设导电区域,若干预设导电区域的两端均为尖端;抗静电区域的表面进行曝光的能量为180 Mj/cm²-300 Mj/cm²,在本实施例中,曝光能量为220 Mj/cm²。经过曝光、显影后,部分去除抗静电区域表面的负性光刻胶;仅保留若干预设导电区域表面的负性光刻胶。
步骤五,在所述晶圆片的表面蒸镀导电层,并去除剩余的所述负性光刻胶表面的导电层及剩余的所述负性光刻胶,保留若干所述预设导电区域表面的导电层,得到抗静电LED芯片晶圆。
在具体实施时,采用电子束蒸镀工艺在晶圆片表面蒸镀导电层,导电层可以为金属Cr、Ag、Al、Cu、Au、Ti、Pt、Ni中的一种或组合,也可以为ITO(氧化铟锡);在本实例中,导电层由金属Ni层和金属Au层组合而成,在晶圆片的表面蒸镀导电层,首先采用电子束蒸镀工艺蒸镀20Å-50 Å的Ni金属层,蒸镀Ni金属层的电子束功率为500W-1500W,然后再蒸镀0.1μm-0.5μm的Au金属层,蒸镀Au金属层的功率为1000W-3000W,Au金属层层叠于Ni金属层上。具体的,在本实施例中,Ni金属层厚度为20Å ,Ni金属层的电子束功率为1000W,Au金属层厚度为0.1μm,蒸镀Au金属层的功率为2000W。
蒸镀完导电层后,然后去除剩余的负性光刻胶表面的导电层及剩余的负性光刻胶,可以采用Lift-Off工艺去除剩余的负性光刻胶表面的导电层。仅保留了若干预设导电区域表面的导电层,需要说明的是,如图2和图3所示,预设导电区域表面的导电层靠近晶圆片的一端的宽度c1不小于抗静电区域表面的导电层远离晶圆片的一端的宽度c2。即c1≥c2,抗静电区域表面的导电层截面为圆柱型或锥形,优选的,c1和c2的取值均为30μm -100μm,导电层的厚度d为Ni金属层与Au金属层之和;具体的,在本实施例中,c1为50μm,c2为30μm。
在本实施例中,仅保留了若干预设导电区域表面的导电层后,即在抗静电区域表面形成若干相互断开的导电带24,每一导电带24形成一个单独的静电导出通道,当任一导电带24上存在静电时,即从该导电带上及时导出,防止传导至其他的导电带上,进一步的,将每一导电带的两端均设置为尖端形状,使得导电带上的静电容易从尖端导出,防止静电在导电带上停留。有效的提高晶圆上静电的导出速率,进一步提高晶圆的抗静电效果。
本申请提出的抗静电LED芯片晶圆的制备方法,通过在具体晶圆片边缘一定距离的区域刻蚀环形隔离槽,通过隔离槽将晶圆片表面分隔成目标区域和抗静电区域,目标区域可用于制备LED芯片,抗静电区域用于将晶圆片的边缘卡塞的边缘摩擦产生的静电导出,具体的,将晶圆片表面剩余的正性光刻胶去除,接着涂覆负性光刻胶,并部分去除抗静电区域表面的负性光刻胶,以使在抗静电区域表面形成若干断开的预设导电区域,若干预设导电区域的两端均为尖端。最后在晶圆片表面蒸镀导电层,并去除晶圆片表面剩余的负性光刻胶上的导电层和剩余负性光刻胶,仅保留若干预设导电区域表面的导电层,以在抗静电区域形成若干导电带,导电带为抗静电带,当晶圆片在传递过程中,晶圆片的边缘与卡塞的边缘摩擦产生静电,静电可通过晶圆片边缘的若干导电带两端的尖端导出,使得静电对目标区域的不产生影响。
实施例二
本实施例当中的抗静电LED芯片晶圆的制备方法与第一实施例当中的抗静电LED芯片晶圆的制备方法的不同之处在于:
步骤二,在所述晶圆片的表面涂覆正性光刻胶,在离所述晶圆片边缘预设距离的表面进行环形曝光、显影,去除环形区域的正性光刻胶;
在具体实施时,采用旋涂法在晶圆片的表面涂覆正性光刻胶,涂覆正性光刻胶的厚度为10μm。在离晶圆片的边缘预设距离进行环形曝光、显影,去除环形区域的正性光刻胶,预设距离b为150μm,正性光刻胶曝光处理时曝光能量为600Mj/cm²。经过环形曝光、显影后,在晶圆片的表面形成了一环形的区域,环形区域距离晶圆片边缘的距离相同,在该环形区域的表面没有正性光刻胶,暴露出外延层,晶圆片表面的其他区域仍然涂覆有正性光刻胶。
步骤三,对去除正性光刻胶的所述环形区域进行等离子体刻蚀,去除所述环形区域的外延层,直至暴露出所述衬底,形成环形结构的隔离槽,通过所述隔离槽将所述晶圆片的表面分隔成目标区域和抗静电区域;
在具体实施时,通过ICP对去除正性光刻胶并暴露出外延层的环形区域进行刻蚀,在真空室内通过射频将Cl2、BCl3、Ar2等电离呈离子、原子、分子以及电子混合物,Cl2流量为100sccm,BCl3流量为15sccm,Ar2流量为5sccm,电感耦合等离子设备上电极功率为1000W,下电极功率为600W;a1为8μm,a2为19μm。抗静电区域在晶圆片上的投影面积占晶圆片表面总面积之比为0.15%,
步骤五,在所述晶圆片的表面蒸镀导电层,并去除剩余的所述负性光刻胶表面的导电层及剩余的所述负性光刻胶,保留若干所述预设导电区域表面的导电层,得到抗静电LED芯片晶圆。
在具体实施时,导电层由金属Ni层和金属Au层组合而成,采用Lift-Off工艺去除剩余的负性光刻胶表面的导电层,c1和c2均为100μm,Ni金属层的电子束功率为500W,Ni金属层厚度为35Å ,Au金属层厚度为0.3μm,蒸镀Au金属层的功率为3000W。
实施例三
本实施例当中的抗静电LED芯片晶圆的制备方法与第一实施例当中的抗静电LED芯片晶圆的制备方法的不同之处在于:
步骤二,在所述晶圆片的表面涂覆正性光刻胶,在离所述晶圆片边缘预设距离的表面进行环形曝光、显影,去除环形区域的正性光刻胶;
在具体实施时,采用旋涂法在晶圆片的表面涂覆正性光刻胶,涂覆正性光刻胶的厚度为15μm。在离晶圆片的边缘预设距离进行环形曝光、显影,去除环形区域的正性光刻胶,预设距离b为200μm,正性光刻胶曝光处理时曝光能量为1400Mj/cm²,经过环形曝光、显影后,在晶圆片的表面形成了一环形的区域,环形区域距离晶圆片边缘的距离相同,在该环形区域的表面没有正性光刻胶,暴露出外延层,晶圆片表面的其他区域仍然涂覆有正性光刻胶。
步骤三,对去除正性光刻胶的所述环形区域进行等离子体刻蚀,去除所述环形区域的外延层,直至暴露出所述衬底,形成环形结构的隔离槽,通过所述隔离槽将所述晶圆片的表面分隔成目标区域和抗静电区域;
在具体实施时,通过ICP对去除正性光刻胶并暴露出外延层的环形区域进行刻蚀,在真空室内通过射频将Cl2、BCl3、Ar2等电离呈离子、原子、分子以及电子混合物,Cl2流量为150sccm,BCl3流量为30sccm,Ar2流量为30sccm,电感耦合等离子设备上电极功率为1200W,下电极功率为400W;a1为10μm,a2为25μm。抗静电区域在晶圆片上的投影面积占晶圆片表面总面积之比为0.1%,
步骤五,在所述晶圆片的表面蒸镀导电层,并去除剩余的所述负性光刻胶表面的导电层及剩余的所述负性光刻胶,保留若干所述预设导电区域表面的导电层,得到抗静电LED芯片晶圆。
在具体实施时,导电层由金属Ni层和金属Au层组合而成,采用Lift-Off工艺去除剩余的负性光刻胶表面的导电层,c1为100μm,c2为45μm,Ni金属层的电子束功率为1500W,Ni金属层厚度为50Å ,Au金属层厚度为0.5μm,蒸镀Au金属层的功率为2000W。
实施例四
本实施例提供一种抗静电LED芯片晶圆,采用实施例一至实施例三任意一项抗静电LED芯片晶圆的制备方法制备得到。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种抗静电LED芯片晶圆的制备方法,其特征在于,包括以下步骤:
步骤一,提供一衬底,并在所述衬底上沉积外延层,得到晶圆片;
步骤二,在所述晶圆片的表面涂覆正性光刻胶,在离所述晶圆片边缘预设距离的表面进行环形曝光、显影,去除环形区域的正性光刻胶;
步骤三,对去除正性光刻胶的所述环形区域进行等离子体刻蚀,去除所述环形区域的外延层,直至暴露出所述衬底,形成环形结构的隔离槽,通过所述隔离槽将所述晶圆片的表面分隔成目标区域和抗静电区域;
步骤四,去除剩余的所述正性光刻胶,并在所述晶圆片表面涂覆负性光刻胶,对所述抗静电区域的表面进行曝光、显影,部分去除所述抗静电区域表面的负性光刻胶,以使在所述抗静电区域表面形成若干断开的预设导电区域,若干所述预设导电区域的两端均为尖端;
步骤五,在所述晶圆片的表面蒸镀导电层,并去除剩余的所述负性光刻胶表面的导电层及剩余的所述负性光刻胶,保留若干所述预设导电区域表面的导电层,得到抗静电LED芯片晶圆。
2.根据权利要求1所述的抗静电LED芯片晶圆的制备方法,其特征在于,在所述步骤二中,所述预设距离为50 μm -200μm。
3.根据权利要求1所述的抗静电LED芯片晶圆的制备方法,其特征在于,在所述步骤三中,所述隔离槽靠近所述衬底一端的宽度不大于所述隔离槽远离所述衬底一端的宽度。
4.根据权利要求3所述的抗静电LED芯片晶圆的制备方法,其特征在于,所述隔离槽靠近所述衬底一端的宽度为5μm -10μm,所述隔离槽远离所述衬底一端的宽度为5μm -25μm。
5.根据权利要求1所述的抗静电LED芯片晶圆的制备方法,其特征在于,在所述步骤三中,所述抗静电区域在所述晶圆片上的投影面积占所述晶圆片表面总面积之比不大于0.15%。
6.根据权利要求1所述的抗静电LED芯片晶圆的制备方法,其特征在于,在所述步骤五中,所述预设导电区域表面的导电层靠近所述晶圆片的一端的宽度不小于其远离所述晶圆片的一端的宽度。
7.根据权利要求6所述的抗静电LED芯片晶圆的制备方法,其特征在于,所述抗静电区域表面的导电层两端的宽度为30μm -100μm。
8.根据权利要求6所述的抗静电LED芯片晶圆的制备方法,其特征在于,在所述步骤五中,所述导电层包括Ni金属层和Au金属层。
9.根据权利要求8所述的抗静电LED芯片晶圆的制备方法,其特征在于,所述Ni金属层的厚度为20 Å -50 Å,所述Au金属层的厚度为0.1 μm -0.5μm。
10.一种抗静电LED芯片晶圆,其特征在于,根据权利要求1~9任意一项所述的抗静电LED芯片晶圆的制备方法制备得到。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310644302.1A CN116387434A (zh) | 2023-06-02 | 2023-06-02 | 一种抗静电led芯片晶圆的制备方法及晶圆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310644302.1A CN116387434A (zh) | 2023-06-02 | 2023-06-02 | 一种抗静电led芯片晶圆的制备方法及晶圆 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116387434A true CN116387434A (zh) | 2023-07-04 |
Family
ID=86971452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310644302.1A Pending CN116387434A (zh) | 2023-06-02 | 2023-06-02 | 一种抗静电led芯片晶圆的制备方法及晶圆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116387434A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106773430A (zh) * | 2017-03-30 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
CN106816432A (zh) * | 2016-12-22 | 2017-06-09 | 创智能科技股份有限公司 | 具有抗静电结构的封装结构 |
CN108519696A (zh) * | 2018-03-30 | 2018-09-11 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN112164690A (zh) * | 2020-09-29 | 2021-01-01 | 上海天马有机发光显示技术有限公司 | 一种显示面板及显示装置 |
CN215578550U (zh) * | 2021-07-23 | 2022-01-18 | 厦门三安光电有限公司 | Led芯片结构 |
CN114784016A (zh) * | 2022-03-28 | 2022-07-22 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN115050913A (zh) * | 2022-07-13 | 2022-09-13 | 淮北翌光科技有限公司 | 一种发光屏体和发光装置 |
-
2023
- 2023-06-02 CN CN202310644302.1A patent/CN116387434A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106816432A (zh) * | 2016-12-22 | 2017-06-09 | 创智能科技股份有限公司 | 具有抗静电结构的封装结构 |
CN106773430A (zh) * | 2017-03-30 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种显示基板及显示装置 |
CN108519696A (zh) * | 2018-03-30 | 2018-09-11 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
CN112164690A (zh) * | 2020-09-29 | 2021-01-01 | 上海天马有机发光显示技术有限公司 | 一种显示面板及显示装置 |
CN215578550U (zh) * | 2021-07-23 | 2022-01-18 | 厦门三安光电有限公司 | Led芯片结构 |
CN114784016A (zh) * | 2022-03-28 | 2022-07-22 | 武汉天马微电子有限公司 | 显示面板和显示装置 |
CN115050913A (zh) * | 2022-07-13 | 2022-09-13 | 淮北翌光科技有限公司 | 一种发光屏体和发光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105914269A (zh) | 一种具有透明扩展电极结构的发光二极管及其制备方法 | |
CN110729362B (zh) | 基于低功函数阳极金属的低开启电压GaN微波二极管及制备方法 | |
CN111816696B (zh) | 一种自对准的GaN肖特基二极管及其制造方法 | |
WO2021237892A1 (zh) | 一种应用于显示屏的led芯片及其制备方法 | |
US10134854B2 (en) | High electron mobility transistor and fabrication method thereof | |
CN110164962A (zh) | 高击穿电压的肖特基二极管及其制作方法 | |
CN106058003A (zh) | 一种提升led芯片亮度的方法 | |
CN102832297B (zh) | 一种半导体发光器件及电流扩散层的制备方法 | |
CN112466942B (zh) | 具有插指型金刚石散热层的GaN HEMT及制备方法 | |
CN116387434A (zh) | 一种抗静电led芯片晶圆的制备方法及晶圆 | |
CN110571315B (zh) | 一种led芯片及其制作方法 | |
CN111029404A (zh) | 基于鳍形栅结构的p-GaN/AlGaN/GaN增强型器件及其制作方法 | |
CN111710761A (zh) | 一种led芯片制备方法 | |
JP2010056100A (ja) | ショットキーバリアダイオード | |
CN115863498B (zh) | 一种正装led芯片制备方法 | |
CN107123592B (zh) | 一种基于6英寸GaN器件背孔掩膜的制作方法 | |
US10026822B2 (en) | Fabrication of nanoscale vacuum grid and electrode structure with high aspect ratio dielectric spacers between the grid and electrode | |
CN104300048A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
CN113809154B (zh) | 一种氮化物势垒应力调制器件及其制备方法 | |
CN112510089B (zh) | 基于插指状复合金刚石层的GaN HEMT及制备方法 | |
CN114975715A (zh) | 一种mini-LED芯片及制备方法 | |
CN113871454A (zh) | 基于二氧化硅边缘终端的氧化镓肖特基势垒二极管及其制备方法 | |
CN215377431U (zh) | 一种发光二极管芯片结构及发光二极管 | |
CN109461655A (zh) | 具有多栅结构的氮化物高电子迁移率晶体管制造方法 | |
CN107104046B (zh) | 氮化镓肖特基二极管的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20230704 |