CN114975715A - 一种mini-LED芯片及制备方法 - Google Patents
一种mini-LED芯片及制备方法 Download PDFInfo
- Publication number
- CN114975715A CN114975715A CN202210620906.8A CN202210620906A CN114975715A CN 114975715 A CN114975715 A CN 114975715A CN 202210620906 A CN202210620906 A CN 202210620906A CN 114975715 A CN114975715 A CN 114975715A
- Authority
- CN
- China
- Prior art keywords
- layer
- mini
- led chip
- composite
- transparent conducting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 18
- 239000002131 composite material Substances 0.000 claims abstract description 92
- 239000002052 molecular layer Substances 0.000 claims abstract description 29
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 63
- 239000000463 material Substances 0.000 claims description 59
- 238000005530 etching Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 25
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 13
- 230000017525 heat dissipation Effects 0.000 abstract description 5
- 230000035515 penetration Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000007733 ion plating Methods 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 150000002500 ions Chemical class 0.000 description 17
- 238000010586 diagram Methods 0.000 description 16
- 238000000576 coating method Methods 0.000 description 15
- 150000001875 compounds Chemical class 0.000 description 13
- 230000008569 process Effects 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 9
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 238000000137 annealing Methods 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052697 platinum Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000032683 aging Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000510 noble metal Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000007771 core particle Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000869 ion-assisted deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种mini‑LED芯片及制备方法，在该mini‑LED芯片中，复合透明导电层中的欧姆接触层降低了复合透明导电层的欧姆接触电阻，提升了与P型层的欧姆接触，第一透明导电层提升了电子浓度与电流扩展能力，第二透明导电层提升了导电膜穿透率，两个透明导电层进一步提升了电流传导能力以及抗ESD能力，纳米层提升了粘附性以及芯片的推力可靠性，该复合透明导电层提升了芯片的散热能力，降低了热效应的产生；此外增粘截止层提升了复合DBR反射层与复合透明导电层的粘附性、水汽隔绝层提升了防水汽侵蚀能力，并且采用间歇式离子镀膜，降低了复合DBR反射层的膜层应力，提高了芯片的可靠性。
Description
技术领域
本发明涉及半导体发光二极管技术领域，更具体地说，涉及一种mini-LED芯片及制备方法。
背景技术
随着技术发展，作为半导体发光二极管(Light Emitting Diode，简称LED)在显示上的一个重要应用，小间距显示逐渐走向成熟。传统的小间距显示由于像素间距的影响以及分立器件的固有缺陷，依然存在显示视距不足、摩尔纹等现象，为满足人们不断追求显示效果的需求，以及进一步扩展应用领域，小间距显示在往更小点间距发展的道路上不断前进，这就意味着芯片的尺寸不断减小。由于mini-LED能够避免原有芯片的种种缺陷，成为了更小点间距的唯一选择，同时也成为近两年业界研究的热点。
随着mini-LED芯粒尺寸缩小，透明导电层与P型GaN层的接触面积也逐渐缩小，若透明导电层与P型GaN层的欧姆接触不良或致密性不足，将会导致局部热量散不出去，从而产生较大的热效应致使透明导电层区域击穿，即抗静电(Electro-Static discharge，简称ESD)能力较弱，进而导致芯片的可靠性降低。
此外mini-LED芯片中DBR膜层采用离子辅助镀膜，其为脆性材料，台阶覆盖性差，薄膜沉积时膜层应力大，对水汽隔绝效果差，在室外应用中易出现膜层分层，水汽侵蚀电极及透明导电层易导致芯片失效。
发明内容
有鉴于此，为解决上述问题，本发明提供一种mini-LED芯片及制备方法，技术方案如下：
所述mini-LED芯片包括：
衬底；
位于所述衬底一侧的外延层；所述外延层包括在第一方向上依次堆叠设置的N型层、有源层以及P型层；
位于所述P型层背离所述衬底一侧的复合透明导电层，所述复合透明导电层包括在所述第一方向上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层；
所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述复合透明导电层。
可选的，在上述mini-LED芯片中，所述欧姆接触层的厚度为150埃-300埃；
所述第一透明导电层的厚度为200埃-400埃；
所述第二透明导电层的厚度为200埃-2000埃；
所述纳米层的厚度为10埃-100埃。
可选的，在上述mini-LED芯片中，所述欧姆接触层的材料为IWO材料；
所述第一透明导电层的材料为ITO材料；
所述第二透明导电层的材料为ITO材料；
所述纳米层的材料为Ti材料。
可选的，在上述mini-LED芯片中，所述mini-LED芯片还包括：
位于所述复合透明导电层背离所述衬底一侧的复合DBR反射层；所述复合DBR反射层包括在所述第一方向上堆叠设置的刻蚀截止层以及第一叠层；
所述第一叠层包括在所述第一方向上依次交替堆叠设置的SiO2层以及Ti3O5层。
可选的，在上述mini-LED芯片中，所述刻蚀截止层的厚度为600埃-5000埃。
可选的，在上述mini-LED芯片中，所述mini-LED芯片还包括：
位于所述复合透明导电层与所述复合DBR反射层之间的增粘截止层。
可选的，在上述mini-LED芯片中，所述增粘截止层的材料为ZrO2材料或Y2O3材料或SiNx材料。
可选的，在上述mini-LED芯片中，所述mini-LED芯片还包括：
位于所述复合DBR反射层背离所述衬底一侧的水汽隔绝层。
可选的，在上述mini-LED芯片中，所述水汽隔绝层的厚度为400埃-10000埃。
一种mini-LED芯片的制备方法，用于制备上述任一项所述的mini-LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底一侧形成外延层；所述外延层包括在第一方向上依次堆叠设置的N型层、有源层以及P型层；
在所述P型层背离所述衬底一侧形成复合透明导电层，所述复合透明导电层包括在所述第一方向上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层；所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述复合透明导电层。
相较于现有技术，本发明实现的有益效果为：
本发明提供了一种mini-LED芯片，该mini-LED芯片包括衬底；位于衬底一侧的外延层；外延层包括在第一方向上依次堆叠设置的N型层、有源层以及P型层；位于P型层背离衬底一侧的复合透明导电层，复合透明导电层包括在第一方向上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层；第一方向垂直于衬底所在平面，且由衬底指向复合透明导电层。
在该mini-LED芯片中，设置了复合透明导电层，该复合透明导电层包括了在第一方向上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层，其中欧姆接触层降低了复合透明导电层的欧姆接触电阻，提升了P型层与该复合透明导电层的欧姆接触，第一透明导电层提升了电子浓度与电流扩展能力，第二透明导电层提升了导电膜穿透率，两个透明导电层进一步提升了电流传导能力以及抗ESD能力，纳米层提升了粘附性以及芯片的推力可靠性。在该mini-LED芯片中设置复合透明导电层使得芯片的散热能力以及抗ESD能力增加，降低了热效应的产生，提高了芯片的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种mini-LED芯片的结构示意图；
图2为本发明实施例提供的另一种mini-LED芯片的结构示意图；
图3为本发明实施例提供的复合透明导电层的结构示意图；
图4为本发明实施例提供的复合DBR反射层的结构示意图；
图5为本发明实施例提供的一种mini-LED芯片的制备方法的流程示意图；
图6为本发明实施例提供的一种mini-LED芯片的部分结构示意图；
图7为本发明实施例提供的另一种mini-LED芯片的部分结构示意图；
图8为本发明实施例提供的又一种mini-LED芯片的部分结构示意图；
图9为本发明实施例提供的又一种mini-LED芯片的部分结构示意图；
图10为本发明实施例提供的又一种mini-LED芯片的部分结构示意图；
图11为本发明实施例提供的又一种mini-LED芯片的部分结构示意图；
图12为本发明实施例提供的又一种mini-LED芯片的部分结构示意图；
图13为本发明实施例提供的又一种mini-LED芯片的部分结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种mini-LED芯片的结构示意图，参考图2，图2为本发明实施例提供的另一种mini-LED芯片的结构示意图。
所述mini-LED芯片包括：
衬底01，位于所述衬底01一侧的外延层02；所述外延层02包括在第一方向M上依次堆叠设置的N型层021、有源层022以及P型层023。
位于所述P型层023背离所述衬底01一侧的复合透明导电层03，所述复合透明导电层03包括在所述第一方向M上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层。
所述第一方向M垂直于所述衬底01所在平面，且由所述衬底01指向所述复合透明导电层03。
具体的，在该mini-LED芯片中，衬底01的材料包括但不限定于蓝宝石衬底，在衬底01一侧设置有外延层02，该外延层02包括在第一方向M上依次堆叠设置的N型层021、有源层022以及P型层023，在该实施例中N型层021可以为N型GaN层，有源层022可以为多量子阱(Metallic QuantumWell，简称MQW)层，P型层023可以为P型GaN层。
如图1所示，外延层02上有第一凹槽，该第一凹槽贯穿P型层023、有源层022，且暴露出部分N型层021，在该第一凹槽中，设置有N型金属电极08，该N型金属电极08的材料可以为Cr或Ni或Al或Ti或Pt或Au等金属中一种或多种组合，例如，该N型金属电极08的材料可以为单独的Al电极或者单独的Pt电极，也可以为Ni、Al和Ti组合而成的电极。
如图2所示，外延层02上也有第一凹槽，同样该第一凹槽贯穿P型层023以及有源层022，暴露出部分N型层021，与图1不同的是第一凹槽中不包括N型金属电极08。
参考图3，图3为本发明实施例提供的复合透明导电层的结构示意图，在P型层023背离衬底01一侧设置有复合透明导电层03，该复合透明导电层03包括在第一方向M上依次堆叠设置的欧姆接触层031、第一透明导电层032、第二透明导电层033以及纳米层034。
可选的，在本发明的另一实施例中，所述欧姆接触层031的厚度为150埃-300埃。
所述第一透明导电层032的厚度为200埃-400埃。
所述第二透明导电层033的厚度为200埃-2000埃。
所述纳米层034的厚度为10埃-100埃。
具体的，欧姆接触层031厚度的取值范围可以为150埃-300埃，包括端点值，例如欧姆接触层031的厚度可以为150埃或200埃或250埃等；第一透明导电层032厚度的取值范围可以为200埃-400埃，包括端点值，例如第一透明导电层032的厚度可以为200埃或250埃或400埃等；第二透明导电层033厚度的取值范围可以为200埃-2000埃，包括端点值，例如第二透明导电层033的厚度可以为200埃或1000埃或1500埃等；纳米层034厚度的取值范围可以为10埃-100埃，包括端点值，例如纳米层034的厚度可以为15埃或50埃或100埃等。
可选的，在本发明的另一实施例中，所述欧姆接触层031的材料为IWO材料。
所述第一透明导电层032的材料为ITO材料。
所述第二透明导电层033的材料为ITO材料。
所述纳米层034的材料为Ti材料。
具体的，在该实施例中，欧姆接触层031的材料可以为IWO材料，即欧姆接触层031可以为IWO欧姆接触层；第一透明导电层032的材料可以为ITO材料，且第一透明导电层032为高Sn靶位ITO层；第二透明导电层033的材料可以为ITO材料，且第二透明导电层033为低Sn靶位ITO层；纳米层034的材料可以为Ti材料，即纳米层034为纳米Ti层。
需要说明的是，所述复合透明导电层03的厚度、材料不做具体限定，上述实施例仅仅做为举例说明。如图1所示，复合透明导电层03在第一凹槽的相应位置也设置有相应凹槽。
在上述三个实施例中，复合透明导电层03中的欧姆接触层031降低了复合透明导电层03的欧姆接触电阻，提升了P型层023与该复合透明导电层03的欧姆接触，第一透明导电层032提升了电子浓度与电流扩展能力，第二透明导电层033提升了导电膜穿透率，两个透明导电层进一步提升了电流传导能力以及抗ESD能力，纳米层034提升了粘附性以及芯片的推力可靠性。在该mini-LED芯片中设置复合透明导电层使得芯片的散热能力以及抗ESD能力增加，降低了热效应的产生，提高了芯片的可靠性。
可选的，参考图4，图4为本发明实施例提供的复合DBR反射层的结构示意图，在本发明的另一实施例中，所述mini-LED芯片还包括：
位于所述复合透明导电层03背离所述衬底01一侧的复合DBR反射层04；所述复合DBR反射层04包括在所述第一方向M上堆叠设置的刻蚀截止层041以及第一叠层042。
所述第一叠层042包括在所述第一方向M上依次交替堆叠设置的SiO2层042a以及Ti3O5层042b。
具体的，复合透明导电层03背离所述衬底01的一侧设置有复合DBR反射层04，在该实施例中，复合DBR反射层04是由第一方向M上堆叠设置的刻蚀截止层041以及第一叠层042组成的，其中刻蚀截止层041为离子隔绝层，刻蚀截止层041的材料可以采用Y2O3材料或ZrO2材料等镀膜材料。第一叠层042包括在第一方向M上依次交替堆叠设置的SiO2层042a以及Ti3O5层042b，SiO2层042a与Ti3O5层042b在第一方向M上交替堆叠多次，例如图4，SiO2层042a与Ti3O5层042b在第一方向M上交替堆叠了N次，从而形成第一叠层042。
需要说明的是，SiO2层042a与Ti3O5层042b交替堆叠的次数N并不做具体的限定。
可选的，在本发明的另一实施例中，所述刻蚀截止层041的厚度为600埃-5000埃。
具体的，刻蚀截止层041厚度的取值范围可以为600埃-5000埃，包括端点值，例如，刻蚀截止层041的厚度可以为600埃或2000埃或3500埃等。
在上述两个实施例中，刻蚀截止层041提升了复合DBR反射层04镀膜时Ti3O5层042b的镀膜离子能量以及镀膜过程的等离子清洁能量，提升了粘附性，此外刻蚀截止层041还可以提升刻蚀工艺窗口，降低贵金属作为截止层的耗量，降低了成本。
可选的，在本发明的另一实施例中，所述mini-LED芯片还包括：
位于所述复合透明导电层03与所述复合DBR反射层04之间的增粘截止层05。
可选的，在本发明的另一实施例中，所述增粘截止层05的材料为ZrO2材料或Y2O3材料或SiNx材料。
具体的，增粘截止层05与复合透明导电层03相邻，且仅覆盖所述复合透明导电层03，增粘截止层05厚度的取值范围为100埃-600埃，包括端点值，例如增粘截止层05的厚度可以为100埃或250埃或500埃等。
如图1所示，增粘截止层05上包括第二凹槽，该第二凹槽贯穿增粘截止层05，暴露出复合透明导电层03，在第二凹槽中，设置有P型金属电极09，该P型金属电极09的材料可以为Cr或Ni或Al或Ti或Pt或Au等金属中一种或多种组合，例如，该P型金属电极09的材料可以为单独的Al电极或者单独的Pt电极，也可以为Ni、Al和Ti组合而成的电极。
如图2所示，增粘截止层05上也包括第二凹槽，同样该第二凹槽贯穿增粘截止层05，暴露出复合透明导电层03，与图1不同的是第二凹槽中并不包括P型金属电极09。
可选的，在本发明的另一实施例中，所述mini-LED芯片还包括：
位于所述复合DBR反射层03背离所述衬底01一侧的水汽隔绝层06。
具体的，该水汽隔绝层06可以防止水汽渗入侵蚀复合透明导电层03，不仅能提升逆压老化能力，而且能提升芯片的可靠性。水汽隔绝层06的材料可以为SiNx材料或ALN材料或TaN材料或TiN材料等。
可选的，在本发明的另一实施例中，所述水汽隔绝层06的厚度为400埃-10000埃。
具体的，水汽隔绝层06厚度的取值范围为400埃-10000埃，包括端点值，例如，水汽隔绝层06的厚度可以为400埃或5000埃或9000埃等。
可选的，基于本发明上述全部实施例记载的两种不同的mini-LED芯片，即图1所示的mini-LED芯片和图2所示的mini-LED芯片，在本发明另一实施例中还提供了一种mini-LED芯片的制备方法，用于分别介绍图1所示的mini-LED芯片和图2所示的mini-LED芯片的制备过程。
实施例1，对图1所示的mini-LED芯片的制备过程进行阐述：
参考图5，图5为本发明实施例提供的一种mini-LED芯片的制备方法的流程示意图，所述制备方法包括：
S101：提供一衬底01。
在该步骤中，提供的衬底01可以为蓝宝石衬底。
S102：在所述衬底01一侧形成外延层02；所述外延层包括在第一方向M上依次堆叠设置的N型层021、有源层022以及P型层023。
在该步骤中，参考图6，图6为本发明实施例提供的一种mini-LED芯片的部分结构示意图，如图6所示，基于步骤S101中提供的衬底01，在其一侧制备外延层02，该外延层02的制备包括在第一方向M上依次堆叠设置N型层021、有源层022以及P型层023，在该实施例中N型层021可以为N型GaN层，有源层022可以为MQW层，P型层023可以为P型GaN层。
参考图7，图7为本发明实施例提供的另一种mini-LED芯片的部分结构示意图，当制备好外延层02之后，如图7所示，进行一次光刻形成第一凹槽，该第一凹槽贯穿P型层023、有源层022，且暴露出部分N型层021，例如，采用Cl2：Ar：O2＝5：1：2的比例来对外延层02进行刻蚀，得到第一凹槽即MESA(Miniature Electrostatic Accelerometer)台面，其中刻蚀包括但不限定于采用ICP(Inductively coupled plasma)等干法刻蚀，且刻蚀时包括但不限定于采用Cl2、Ar、O2等进行刻蚀。
参考图8，图8为本发明实施例提供的又一种mini-LED芯片的部分结构示意图，之后再进行一次光刻，如图8所示，采用光刻胶作为掩膜进行ICP深刻蚀，该刻蚀包括但不限定于采用ICP等干法刻蚀，此次刻蚀暴露出部分衬底01。
S103：在所述P型层023背离所述衬底01一侧形成复合透明导电层03，所述复合透明导电层03包括在所述第一方向M上依次堆叠设置的欧姆接触层031、第一透明导电层032、第二透明导电层033以及纳米层034；所述第一方向M垂直于所述衬底01所在平面，且由所述衬底01指向所述复合透明导电层03。
在该步骤中，基于步骤S102中得到的外延层02，在外延层02的P型层023背离衬底01一侧制备复合透明导电层03。
在该实施例中，采用活化等离子沉积(Rapid Plasma Deposition，简称RPD)制备欧姆接触层031，该欧姆接触层031为IWO欧姆接触层，其中IWO靶材In2O3：W2O3为90％：10％-98.5％：1.5％，此时反应离子枪通入的Ar的流量可以为70sccm-100sccm，磁性线圈的电流为50A-75A，通入腔体靶材位的工艺气体可以为O2，且O2的流量可以为0sccm-5sccm，Ar的流量可以为40sccm-60sccm，此时厚度优选250埃-400埃，然后进行沉积工艺，沉积后进行退火，退火温度可以为100℃-300℃，然后进行合金工艺5min-15min，合金后采用0.5％-3％NaOH在50℃水浴加热处理IWO欧姆接触层表面30s-100s，处理后IWO欧姆接触层表面的Ra＜0.4nm，得到IWO欧姆接触层的厚度为150埃-300埃，包括端点值，例如欧姆接触层031的厚度可以为150埃或200埃或250埃等。
然后基于处理得到的IWO欧姆接触层，再采用多靶共溅制备第一透明导电层032、第二透明导电层033以及纳米层034，其中第一透明导电层032为第一靶位，第一靶位的ITO靶In2O3：SnO2为90％：10％，第一靶位溅射厚度的取值范围为200埃-400埃，包括端点值，例如第一透明导电层032的厚度可以为200埃或250埃或400埃等，该镀膜过程中通入的O2流量可以为0.1sccm-0.5sccm，射频功率(RF Power)可以为200W-900W，直流电源(DC Power)可以为200W-600W；第二透明导电层033为第二靶位，第二靶位ITO靶In2O3：SnO2比例为95％：5％，第二靶位溅射厚度的取值范围为200埃-2000埃，包括端点值，例如第二透明导电层033的厚度可以为200埃或1000埃或1500埃等，该镀膜过程中通入的O2流量可以为2sccm-50sccm，射频功率(RF Power)可以为200W-900W，直流电源可以为(DC Power)200W-600W；纳米层034为第三靶位，第三靶位为Ti靶位，射频功率(RF Power)可以为200W-900W，该镀膜过程中不通O2，第三靶位厚度的取值范围为10埃-100埃，包括端点值，例如纳米层034的厚度可以为15埃或50埃或100埃等。
需要说明的是，欧姆接触层031为IWO欧姆接触层，其IWO靶(功函数4.7eV-5.2eV)与P型层023具有更接近的功函数，在较低温下更容易形成欧姆接触，此外采用RPD制备不会产生高能离子，对外延层02的损伤小，并且RPD制备欧姆接触层031经处理后粗糙镀较低，可提高抗ESD能力。第一透明导电层032为高Sn成分ITO靶，其可以提升电子浓度提升电流扩展能力，第二透明导电层033为低Sn成分ITO靶，其可以提升导电膜穿透率，因此可进一步提升复合透明导电膜性能。ITO掺Ti制备的纳米层034在退火氧化后粘附性较好。
参考图9，图9为本发明实施例提供的又一种mini-LED芯片的部分结构示意图，在得到复合透明导电层03之后，采用高温退火，此时合金温度可以为450℃-600℃，通入的O2流量可以为0.5sccm-4sccm，退火后采用等离子体增强化学气相沉积法(Plasma EnhancedChemical Vapor Deposition，简称PECVD)制备增粘截止层05，其中腔压可以采用600mTorr-1000mTorr，功率可以为65W-100W，增粘截止层05的材料可以为ZrO2材料或Y2O3材料或SiNx材料等，Y2O3材料等作为增粘截止层05既具有耐等离子刻蚀的效果，又可以增加粘附性，增粘截止层05厚度的取值范围为100埃-600埃，包括端点值，例如增粘截止层05的厚度可以为100埃或250埃或500埃等。
再次采用光刻显影裸露增粘截止层05，并采用湿法蚀刻增粘截止层05以裸露第一凹槽及第二凹槽区域，如图9所示，在第一凹槽蒸镀N型金属电极08，以及在第二凹槽蒸镀P型金属电极09。N型金属电极08或P型金属电极09的材料可以为Cr或Ni或Al或Ti或Pt或Au等金属中一种或多种组合，例如，N型金属电极08或P型金属电极09的材料可以为单独的Al电极或者单独的Pt电极，也可以为Ni、Al和Ti组合而成的电极。
基于上述得到的膜层，在增粘截止层05背离衬底01一侧制备复合DBR反射层04。
参考图10，图10为本发明实施例提供的又一种mini-LED芯片的部分结构示意图，如图10所示，在该实施例中，采用离子辅助镀膜制备刻蚀截止层041，刻蚀截止层041为等离子隔绝层，该等离子隔绝层的可以采用Y2O3或ZrO2等材料，该镀膜温度可以为120℃-150℃，通入的O2流量可以为10sccm-20sccm，该镀膜的厚度为600埃-5000埃，即刻蚀截止层041厚度的取值范围为600埃-5000埃，包括端点值，例如刻蚀截止层041的厚度可以为600埃或2000埃或4500埃等。
需要说明的是，Y2O3或ZrO2等材料为耐等离子蚀刻材料，在CF4或CHF3等气体中蚀刻速率非常慢，可作为刻蚀截止层041。
制备刻蚀截止层041之后，采用离子源辅助镀膜制备第一叠层042，首先可以采用1000W-2000W电离高能Ar+/O2-轰击刻蚀截止层041，以清洁刻蚀截止层041来提升粘附性。第一叠层042包括在第一方向M上依次交替堆叠设置的SiO2层042a以及Ti3O5层042b，制备SiO2层042a时间断开启离子源挡板，间断时间可以为2s-5s，通入的O2流量可以为10sccm-40sccm，离子源功率可以采用400W-600W，工艺真空压强可以为1.0E-4-1.0E-5Pa，此时镀膜的温度可以为120℃-150℃；制备Ti3O5层042b时常开启离子源挡板，通入的O2流量可以为40sccm-60sccm，离子源功率可以采用600W-1000W，工艺真空的压强可以为2.0-9.0E-2Pa，此时镀膜的温度可以为120℃-150℃，Ti3O5层042b每层蒸镀之后采用O2-轰击Ti3O5层042b表面，以使Ti3O5层042b充分氧化并降低Ti3O5层042b的应力，此时通入的O2流量可以为20sccm-30sccm，离子源功率可以采用200W-400W；进行多次交替制备之后得到第一叠层042，通过控制SiO2层042a或Ti3O5层042b的离子能量、真空环境以及O2流量等制备高折射率Ti3O5层042，低折射率低应力SiO2层042a。
在复合DBR反射层04的制备过程中，通过常开离子源控制给以Ti3O5高离子能量、低真空以及高氧分制备高折射率的Ti3O5层042b，通过间断开启离子源挡板给以SiO2低离子能量、高真空制备低折射率低应力的SiO2层042a，这使得制备的第一叠层042有高差值折射率，在提升复合DBR反射层04反射率的同时降低复合DBR反射层04的膜层应力，防止了复合DBR反射层04的破裂以及脱落。
参考图11，图11为本发明实施例提供的又一种mini-LED芯片的部分结构示意图，如图11所示，制备好复合DBR反射层04之后，在复合DBR反射层04背离衬底01一侧制备水汽隔绝层06，水汽隔绝层06可以采用PECVD制备，水汽隔绝层06的材料可以为SiNx材料或ALN材料或TaN材料或TiN材料等，以SiNx为例，可以采用SiH4、NH3以及N2作为反应气体，其中SiH4在三种气体中的占比大于30％，腔压可以选择600mTorr-1000mTorr，功率可以选择65W-100W，水汽隔绝层06厚度的取值范围为400埃-10000埃，包括端点值，例如，水汽隔绝层06的厚度可以为400埃或5000埃或9000埃等。
需要说明的是，SiNx材料或ALN材料等为陶瓷材料隔绝水汽效果较佳，在复合DBR反射层04之后沉积SiNx可提升水汽隔绝能力。
参考图12，图12为本发明实施例提供的又一种mini-LED芯片的部分结构示意图，如图12所示，制备好水汽隔绝层06之后可以采用CF4或CHF3等蚀刻气体，多段式ICP刻蚀水汽隔绝层06以及复合DBR反射层04，得到第一凹槽与及第二凹槽。其中刻蚀截止层041作为刻蚀复合DBR反射层04的刻蚀截止层，可以避免CF4或CHF3等气体腐蚀N型金属电极08或P型金属电极09，然后再采用HBr或BCl3等干法刻蚀来刻蚀刻蚀截止层041。
最后采用光刻掩膜，在上述结构中制备如图1中所示的焊盘07，其中在第一凹槽的一个焊盘07与N型金属电极08接触，在第二凹槽的另一个焊盘07与P型金属电极09接触，焊盘07材料可以为Cr或Ni或Al或Ti或Pt或Au等金属中一种或多种组合，例如，该焊盘07的材料可以为单独的Al电极或者单独的Pt电极，也可以为Ni、Al和Ti组合而成的电极。
实施例1的复合透明导电层03中的欧姆接触层031降低了复合透明导电层03的欧姆接触电阻，提升了P型层023与该复合透明导电层03的欧姆接触，第一透明导电层032提升了电子浓度与电流扩展能力，第二透明导电层033提升了导电膜穿透率，两个透明导电层进一步提升了电流传导能力以及抗ESD能力，纳米层034提升了粘附性以及芯片的推力可靠性。在复合透明导电层03之后制备的增粘截止层05，既具有刻蚀截止的效果，又可以增加复合透明导电层03与复合DBR反射层04的粘附性。复合DBR反射层04中的刻蚀截止层041提升了复合DBR反射层04镀膜中Ti3O5层042b镀膜离子能量以及镀膜过程的等离子清洁能量，提升了粘附性，此外刻蚀截止层041可以提升刻蚀工艺窗口，降低贵金属作为截止层的耗量，降低了成本。在复合DBR反射层04之后制备水汽隔绝层06，防止水汽渗入侵蚀复合透明导电层03，不仅提升逆压老化能力，而且提升芯片可靠性。这些设置使得该mini-LED芯片的散热能力以及抗ESD能力增加，降低了热效应的产生，提高了芯片的可靠性。
实施例2，对图2所示的mini-LED芯片的制备过程进行阐述：
如图5所示，所述制备方法包括：
S101：提供一衬底01。
在该步骤中，提供的衬底01可以为蓝宝石衬底。
S102：在所述衬底01一侧形成外延层02；所述外延层包括在第一方向M上依次堆叠设置的N型层021、有源层022以及P型层023。
在该步骤中，如图6所示，基于步骤S101中提供的衬底01，在其一侧制备外延层02，该外延层02包括在第一方向M上依次堆叠设置的N型层021、有源层022以及P型层023，在该实施例中N型层021可以为N型GaN层，有源层022可以为MQW层，P型层023可以为P型GaN层。
当制备好外延层02之后，如图7所示，进行一次光刻形成第一凹槽，该第一凹槽贯穿P型层023、有源层022，且暴露出部分N型层021，例如，采用Cl2：Ar：O2＝5：1：2的比例来对外延层02进行刻蚀，得到第一凹槽即MESA台面，其中刻蚀包括但不限定于采用ICP等干法刻蚀，且刻蚀时包括但不限定于采用Cl2、Ar、O2等进行刻蚀。
之后再进行一次光刻，如图8所示，采用光刻胶作为掩膜进行ICP深刻蚀，该刻蚀包括但不限定于采用ICP等干法刻蚀，此次刻蚀暴露出部分衬底01。
S103：在所述P型层023背离所述衬底01一侧形成复合透明导电层03，所述复合透明导电层03包括在所述第一方向M上依次堆叠设置的欧姆接触层031、第一透明导电层032、第二透明导电层033以及纳米层034；所述第一方向M垂直于所述衬底01所在平面，且由所述衬底01指向所述复合透明导电层03。
在该步骤中，基于步骤S102中得到的外延层02，在外延层02的P型层023背离衬底01一侧制备复合透明导电层03。
参考图13，图13为本发明实施例提供的又一种mini-LED芯片的部分结构示意图，实施例2与实施例1在制备复合透明导电层03、增粘截止层05、复合DBR反射层04以及水汽隔绝层06时的步骤相同，但是实施例1中在刻蚀增粘截止层05之后，第一凹槽暴露出的是N型金属电极08，第二凹槽暴露出的是P型金属电极09；而如图13所示，实施例2中在刻蚀增粘截止层05之后，第一凹槽暴露出的是N型层021，第二凹槽暴露出的是复合透明导电层03，其不同是由于实施例1在第一凹槽设置有N型金属电极08，在第二凹槽设置有P型金属电极09，而实施例2并没有设置。
需要说明的是，在实施例2中，由于增粘截止层05既具有耐等离子刻蚀的效果，又可以增加粘附性，在刻蚀时不仅可以准确的刻蚀需要的厚度，而且可以增加其与其他膜层的的粘附性，从而减少了金属电极的设置，降低了芯片的结构复杂度，并降低了成本。
最后采用光刻掩膜，制备如图2中所示的焊盘07，其中在第一凹槽的一个焊盘07与N型层021接触，在第二凹槽的另一个焊盘07与复合透明导电层03接触，焊盘07材料可以为Cr或Ni或Al或Ti或Pt或Au等金属中一种或多种组合，例如，该焊盘07的材料可以为单独的Al电极或者单独的Pt电极，也可以为Ni、Al和Ti组合而成的电极。
实施例2的复合透明导电层03中的欧姆接触层031降低了复合透明导电层03的欧姆接触电阻，提升了P型层023与该复合透明导电层03的欧姆接触，第一透明导电层032提升了电子浓度与电流扩展能力，第二透明导电层033提升了导电膜穿透率，两个透明导电层进一步提升了电流传导能力以及抗ESD能力，纳米层034提升了粘附性以及芯片的推力可靠性。在复合透明导电层03之后制备的增粘截止层05，既具有刻蚀截止的效果，又可以增加复合透明导电层03与复合DBR反射层04的粘附性以及与其他膜层的的粘附性，从而减少了金属电极的设置，降低了芯片的结构复杂度，并降低了成本。复合DBR反射层04中的刻蚀截止层041提升了复合DBR反射层04镀膜中Ti3O5层042b镀膜离子能量以及镀膜过程的等离子清洁能量，提升了粘附性，此外刻蚀截止层041可以提升刻蚀工艺窗口，降低贵金属作为截止层的耗量，降低了成本。在复合DBR反射层04之后制备水汽隔绝层06，防止水汽渗入侵蚀复合透明导电层03，不仅提升逆压老化能力，而且提升芯片可靠性。这些设置使得该mini-LED芯片的散热能力以及抗ESD能力增加，降低了热效应的产生，提高了芯片的可靠性。
以上对本发明所提供的一种mini-LED芯片及制备方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种mini-LED芯片，其特征在于，所述mini-LED芯片包括：
衬底；
位于所述衬底一侧的外延层；所述外延层包括在第一方向上依次堆叠设置的N型层、有源层以及P型层；
位于所述P型层背离所述衬底一侧的复合透明导电层，所述复合透明导电层包括在所述第一方向上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层；
所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述复合透明导电层。
2.根据权利要求1所述的mini-LED芯片，其特征在于，所述欧姆接触层的厚度为150埃-300埃；
所述第一透明导电层的厚度为200埃-400埃；
所述第二透明导电层的厚度为200埃-2000埃；
所述纳米层的厚度为10埃-100埃。
3.根据权利要求1所述的mini-LED芯片，其特征在于，所述欧姆接触层的材料为IWO材料；
所述第一透明导电层的材料为ITO材料；
所述第二透明导电层的材料为ITO材料；
所述纳米层的材料为Ti材料。
4.根据权利要求1所述的mini-LED芯片，其特征在于，所述mini-LED芯片还包括：
位于所述复合透明导电层背离所述衬底一侧的复合DBR反射层；所述复合DBR反射层包括在所述第一方向上堆叠设置的刻蚀截止层以及第一叠层；
所述第一叠层包括在所述第一方向上依次交替堆叠设置的SiO2层以及Ti3O5层。
5.根据权利要求4所述的mini-LED芯片，其特征在于，所述刻蚀截止层的厚度为600埃-5000埃。
6.根据权利要求4所述的mini-LED芯片，其特征在于，所述mini-LED芯片还包括：
位于所述复合透明导电层与所述复合DBR反射层之间的增粘截止层。
7.根据权利要求6所述的mini-LED芯片，其特征在于，所述增粘截止层的材料为ZrO2材料或Y2O3材料或SiNx材料。
8.根据权利要求4所述的mini-LED芯片，其特征在于，所述mini-LED芯片还包括：
位于所述复合DBR反射层背离所述衬底一侧的水汽隔绝层。
9.根据权利要求8所述的mini-LED芯片，其特征在于，所述水汽隔绝层的厚度为400埃-10000埃。
10.一种mini-LED芯片的制备方法，其特征在于，用于制备权利要求1-9任一项所述的mini-LED芯片，所述制备方法包括：
提供一衬底；
在所述衬底一侧形成外延层；所述外延层包括在第一方向上依次堆叠设置的N型层、有源层以及P型层；
在所述P型层背离所述衬底一侧形成复合透明导电层，所述复合透明导电层包括在所述第一方向上依次堆叠设置的欧姆接触层、第一透明导电层、第二透明导电层以及纳米层；所述第一方向垂直于所述衬底所在平面，且由所述衬底指向所述复合透明导电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210620906.8A CN114975715A (zh) | 2022-06-02 | 2022-06-02 | 一种mini-LED芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210620906.8A CN114975715A (zh) | 2022-06-02 | 2022-06-02 | 一种mini-LED芯片及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114975715A true CN114975715A (zh) | 2022-08-30 |
Family
ID=82960026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210620906.8A Pending CN114975715A (zh) | 2022-06-02 | 2022-06-02 | 一种mini-LED芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114975715A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116825924A (zh) * | 2023-08-24 | 2023-09-29 | 山西中科潞安紫外光电科技有限公司 | 一种深紫外led倒装芯片及其制备方法 |
-
2022
- 2022-06-02 CN CN202210620906.8A patent/CN114975715A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116825924A (zh) * | 2023-08-24 | 2023-09-29 | 山西中科潞安紫外光电科技有限公司 | 一种深紫外led倒装芯片及其制备方法 |
| CN116825924B (zh) * | 2023-08-24 | 2023-12-19 | 山西中科潞安紫外光电科技有限公司 | 一种深紫外led倒装芯片及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5630384B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| TW201703293A (zh) | 發光元件 | |
| CN106876532B (zh) | 一种高出光率、高可靠性的紫外发光二极管及其制造方法 | |
| US8673677B2 (en) | Method for producing group III nitride semiconductor light emitting element | |
| CN208637453U (zh) | 一种高亮度倒装led芯片 | |
| CN110707196A (zh) | 一种具有互补图形介质层的led芯片及制作方法 | |
| JP2015065280A (ja) | 金属膜の形成方法及び発光素子の製造方法 | |
| WO2021237892A1 (zh) | 一种应用于显示屏的led芯片及其制备方法 | |
| CN114975715A (zh) | 一种mini-LED芯片及制备方法 | |
| EP2721651B1 (en) | Method for forming current diffusion layer in semiconductor light emitting device and method for fabricating semiconductor light emitting device | |
| CN108336207B (zh) | 一种高可靠性led芯片及其制作方法 | |
| CN102646765A (zh) | 一种led芯片及其相应的制作方法 | |
| CN110571315B (zh) | 一种led芯片及其制作方法 | |
| US6818467B2 (en) | P-type ohmic electrode in gallium nitride based optical device and fabrication method thereof | |
| CN202601710U (zh) | 一种led芯片 | |
| JP6252123B2 (ja) | 発光素子の製造方法 | |
| CN112993135B (zh) | 显示面板的制作方法、显示面板及显示装置 | |
| CN214176057U (zh) | 一种led芯片 | |
| CN207925510U (zh) | 一种倒装led芯片 | |
| CN215377431U (zh) | 一种发光二极管芯片结构及发光二极管 | |
| WO2022000385A1 (zh) | 显示面板的制作方法、显示面板及显示装置 | |
| CN112366254B (zh) | 一种led芯片制备方法及其led芯片 | |
| CN108493307A (zh) | 一种正装led芯片及其制作方法 | |
| CN212725351U (zh) | 一种具有改性层的led芯片 | |
| CN117374184A (zh) | 发光二极管芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |