CN215377431U - 一种发光二极管芯片结构及发光二极管 - Google Patents

Abstract

本实用新型公开了一种发光二极管芯片结构及发光二极管，所述发光二极管芯片结构的外延层包括N‑GaN层和位于所述N‑GaN层上方的P‑GaN层，其中，P‑GaN层两侧为MESA刻蚀区，所述P‑GaN层上自下而上依次设置CBL电流阻挡层、I TO电流扩展层、PSV钝化层和NP电极结构层，所述NP电极结构层包括N电极和P电极，其中，所述MESA刻蚀区为平台结构，所述CBL电流阻挡层包括阻挡盘，所述I TO电流扩展层和MESA刻蚀区光刻图形在所述CBL电流阻挡层的阻挡盘上方开有小于所述阻挡盘直径的贯穿孔，所述P电极通过所述贯穿孔与所述P‑GaN层接触。相对于现有技术，本实用新型在不损失光电性能的前提下，提高了发光二极管的生产效率。

Description

一种发光二极管芯片结构及发光二极管

技术领域

本实用新型涉及半导体技术领域，特别涉及一种正装结构蓝绿发光二极管芯片结构及发光二极管。

背景技术

随着半导体技术的发展，发光二极管(LED)由于其耗能低、寿命长等优点被广泛的应用于照明、显示等方面。

在发光二极管逐渐替代传统光源的历程中，发光二极管相比传统光源制造成本更高，因此降低发光二极管的制造成本是LED行业从业者的重要任务,而目前LED行业内在蓝绿发光二极管芯片制造过程中常使用五道光刻工艺，该工艺存在光刻工序多、生产流程繁长，导致生产效率低、生产成本高等诸多不足，因此需要改进芯片结构。

实用新型内容

本实用新型的主要目的在于提出一种发光二极管芯片结构及发光二极管，旨在解决现有工艺技术中存在的光刻工序多，生产流程繁长，生产效率低，生产成本高等问题。

为实现上述目的，本实用新型提供了一种发光二极管芯片结构，所述发光二极管芯片结构的外延层包括N-GaN层和位于所述N-GaN层上方的P-GaN层，其中，P-GaN层两侧为MESA刻蚀区，所述P-GaN层上自下而上依次设置CBL电流阻挡层、ITO电流扩展层、PSV钝化层和NP电极结构层，所述NP电极结构层包括N电极和P电极，其中，所述MESA刻蚀区为平台结构，所述CBL电流阻挡层包括阻挡盘，所述ITO电流扩展层和MESA刻蚀区光刻图形在所述CBL电流阻挡层的阻挡盘上方开有小于所述阻挡盘直径的贯穿孔，所述P电极通过所述贯穿孔与所述外延层接触。

本实用新型进一步的技术方案是，所述MESA刻蚀区与所述ITO电流扩展层开一道光刻。

本实用新型进一步的技术方案是，所述ITO电流扩展层表面溅射有ITO铟锡氧化物，其中，所述ITO铟锡氧化物的厚度为300至3000埃。

本实用新型进一步的技术方案是，所述CBL电流阻挡层为SiO₂绝缘物，所述SiO₂绝缘物的厚度范围为1000至5000埃。

本实用新型进一步的技术方案是，在位于所述CBL电流阻挡层上方的PSV钝化层图形中开若干个电流导通孔，使得所述P电极与所述ITO电流扩展层或者所述P-GaN层接触，所述N电极与所述N-GaN层接触。

本实用新型进一步的技术方案是，所述PSV钝化层表面沉积SiO₂绝缘物，所述SiO₂绝缘物的厚度范围为300至1000埃。

为实现上述目的，本实用新型还提出一种发光二极管，所述发光二极管包括如上所述的发光二极管芯片结构。

本实用新型发光二极管芯片结构及发光二极管的有益效果是：本实用新型通过上述技术方案，所述发光二极管芯片结构的外延层包括N-GaN层和位于所述N-GaN层上方的P-GaN层，其中，P-GaN层两侧为MESA刻蚀区，所述P-GaN层上自下而上依次设置CBL电流阻挡层、ITO电流扩展层、PSV钝化层和NP电极结构层，所述NP电极结构层包括N电极和P电极，其中，所述MESA刻蚀区为平台结构，所述CBL电流阻挡层包括阻挡盘，所述ITO电流扩展层和MESA刻蚀区光刻图形在所述CBL电流阻挡层的阻挡盘上方开有小于所述阻挡盘直径的贯穿孔，所述P电极通过所述贯穿孔与所述P-GaN层接触，相对于现有技术，在不损失光电性能的前提下，提高了发光二极管的生产效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1是本实用新型发光二极管芯片结构较佳实施例的整体结构示意图；

图2是本实用新型发光二极管芯片结构较佳实施例的另一结构示意图；

图3是本实用新型的CBL电流阻挡层的结构示意图；

图4是本实用新型的ITO电流扩展层和MESA刻蚀区的结构示意图；

图5是本实用新型的PSV钝化层的结构示意图；

图6是本实用新型的NP电极层的结构示意图；

图7是现有技术中发光二极管芯片结构较佳实施例的整体结构示意图；

图8是现有技术中发光二极管芯片结构较佳实施例的另一整体结构示意图；

图9是现有技术中的MESA刻蚀区的结构示意图；

图10是现有技术中的CBL电流阻挡层的结构示意图；

图11是现有技术中的ITO电流扩展层的结构示意图；

图12是现有技术中的NP电极层的结构示意图；

图13是现有技术中的PSV钝化层的结构示意图；

本实用新型目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，若本实用新型实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本实用新型实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，全文中出现的“和/或”的含义，包括三个并列的方案，以“A和/或B”为例，包括A方案、或B方案、或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

请参照图1至图6，本实用新型提出一种发光二极管芯片结构，本实用新型发光二极管芯片结构较佳实施例的外延层包括N-GaN层103和位于所述N-GaN层103上方的P-GaN层104，其中，P-GaN层104两侧为MESA刻蚀区108，所述P-GaN层上自下而上依次设置MESA刻蚀区108CBL电流阻挡层101、ITO电流扩展层102、PSV钝化层105和NP电极结构层，所述NP电极结构层包括P电极106和N电极107，其中，所述MESA刻蚀区108为平台结构，所述CBL电流阻挡层101包括阻挡盘，所述ITO电流扩展层102和MESA刻蚀区108光刻图形在所述CBL电流阻挡层101的阻挡盘上方开有小于所述阻挡盘直径的贯穿孔，所述P电极106通过所述贯穿孔与所述P-GaN层104接触。

需要说明的是本实施例中，所述N-GaN层和所述P-GaN层之间具有量子肼层，本实施例中所述MESA刻蚀区108是指通过MESA工艺刻蚀掉部分所述P-GaN层和量子肼层所形成的区域。

本实施例中，所述MESA刻蚀区108与所述ITO电流扩展层102开一道光刻即可实现其各自功能，并将CBL电流阻挡层101作为第一道光刻，位于MESA刻蚀区108与ITO电流扩展层102光刻之前，第三道光刻为PSV钝化层105，第四道光刻为NP电极结构层。

可以理解的是，目前正装结构发光二极管芯片制造使用五道光刻流程为：依次为MESA刻蚀区108光刻、CBL电流阻挡层101光刻、ITO电流扩散层102光刻、NP电极结构层光刻、PSV钝化层105光刻，光刻流程繁多，而本实施例发光二极管芯片结构在此问题上改进流程，将五道光刻流程改进成四道光刻：依次为CBL电流阻挡层101光刻、MESA刻蚀区108/ITO电流扩散层102光刻(合并成一道光刻)、PSV钝化层105光刻、NP电极结构层光刻，在不损失光电性能的前提下，提高了发光二极管的生产效率。

本实施例中，所述ITO电流扩展层102表面溅射有ITO铟锡氧化物，其中，所述ITO铟锡氧化物的厚度为300至3000埃。

具体地，本实施例中，所述ITO电流扩展层102和MESA刻蚀区108光刻为一次曝光，在光刻前，使用Sputter磁控溅射工艺在芯片表面溅射ITO铟锡氧化物，其中溅射厚度范围为300至3000埃，溅射速率范围为0.5至1.5埃/秒。

进一步地，本实施例中，所述CBL电流阻挡层101为SiO₂绝缘物，所述SiO₂绝缘物的厚度范围为1000至5000埃。

具体地，所述CBL电流阻挡层101为SiO₂绝缘物，包括阻挡条和阻挡盘，阻挡盘为实心SiO₂膜层来保护在第二道流程中ICP等离子体刻蚀GaN时损伤该处GaN层，所述CBL电流阻挡层101用PECVD化学气相沉积法沉积，沉积厚度范围为1000至5000埃。

进一步地，本实施例中，在位于所述CBL电流阻挡层101上方的PSV钝化层105图形中开若干个电流导通孔，使得所述P电极106与所述ITO电流扩展层102或者所述P-GaN层104接触，所述N电极107与所述N-GaN层103接触。

具体地，本实施例中，所述PSV钝化层105使用PECVD化学气相沉积法在Wafer表面沉积SiO₂绝缘物，沉积厚度范围为300至1000埃，其中，在位于CBL电流阻挡层101上方的PSV图形中开若干个电流导通孔，使得所述P电极106与所述ITO电流扩展层102或者所述P-GaN层104接触，所述N电极107与所述N-GaN层104接触。

以下对本实用新型发光二极管芯片结构的具体制作流程进行阐述。

本实用新型发光二极管芯片结构的具体制作流程包括以下四道步骤：

第一道CBL电流阻挡层101：

a、离子区作业：外延片来料清洗后在Wafer表面沉积3600埃SiO₂；

b、光刻区作业：将沉积完SiO₂的Wafer涂胶、曝光、显影后如图3；

c、刻蚀区作业：做完光刻的制品送入BOE刻蚀机台刻蚀500S；

d、清洗区作业：产品送有机清洗区做残胶清洗；

第二道MESA刻蚀区108/ITO电流扩展层102：

a、镀膜区作业：产品做完511清洗后在表面以1.3埃/S镀率溅射600埃ITO铟锡氧化物，并做550℃RTA退火以降低欧姆电阻、提高光透过率

b、光刻区作业：将溅射完ITO的Wafer涂胶、曝光、显影后如图4；

c、刻蚀区作业：做完光刻的制品送入ITO刻蚀机台刻蚀350S后放入烤箱烘烤95℃，30min；

d、离子区作业：烘烤后送到ICP干法刻蚀腔体内作业，刻蚀出MESA刻蚀区108所示平台区；

e、清洗区作业：刻蚀后送有机清洗去除残胶；

第三道PSV钝化层105：

a、镀膜区作业：产品送PECVD在表面沉积800埃SiO₂；

b、光刻区作业：将沉积完SiO₂的Wafer涂胶、曝光、显影后如图5；

c、刻蚀区作业：做完光刻的制品送入BOE刻蚀机台刻蚀300S；

d、清洗区作业：刻蚀后送有机清洗去除残胶；

第四道NP电极结构层：

a、光刻区作业：做完PSV钝化层105的Wafer在表面涂负性光刻胶、曝光、显影后如图6；

b、离子作业：做完光刻的制品送入Plasma腔体内清洗15min后做冲水甩干；

c、镀膜区作业：送入蒸镀机台蒸镀Cr、Al、Ni、Ti、Pt、Au膜层；

d、清洗区作业：做表面剥离去胶作业。

以下对现有技术中的发光二极管芯片结构进行说明。

如图7所示，自P-GaN层201上从下而上依次包括第一层MESA刻蚀区202，第二层CBL电流阻挡层203，第三层ITO电流扩展层204，第四层NP电极205、206，第五层PSV钝化层207，上述五层功能区分别需要五道光刻来实现即MESA刻蚀区光刻、CBL电流阻挡层光刻、ITO电流扩展层光刻、NP电极层光刻、PSV钝化层光刻。

其中：所述第一道MESA刻蚀区202为在外延层上201通过第一道光刻后刻蚀出芯片尺寸

其中：所述第二道CBL电流阻挡层203为SiO₂绝缘物，其SiO₂厚度为1100埃。其中CBL阻挡盘为圆环形状。

其中：所述第三道ITO电流扩展层204使用Sputter磁控溅射工艺在芯片表面溅射ITO铟锡氧化物，其中溅射厚度范围为600埃，溅射速率范围为2.3埃/秒。

其中：所述第四道NP电极同205、206改进后NP电极结构。

现有技术中，二极管芯片结构的具体制作流程包括以下五个步骤：

依次为MESA刻蚀区光刻、CBL电流阻挡层光刻、ITO电流扩散层光刻、NP电极光刻、PSV钝化层光刻。

第一道MESA刻蚀区202：

a、清洗区作业：外延片来料清洗；

b、光刻区作业：将清洗后的Wafer涂胶、曝光、显影后如图9；

c、离子区作业：做完光刻的制品送入ICP刻蚀机台；

d、清洗区作业：产品送有机清洗区做残胶清洗；

第二道CBL电流阻挡层203：

a、离子区作业：来料BOE清洗后在Wafer表面沉积1100埃SiO₂；

b、光刻区作业：将沉积完SiO₂的Wafer涂胶、曝光、显影后如图10；

c、刻蚀区作业：做完光刻的制品送入BOE刻蚀机台刻蚀300S；

d、清洗区作业：产品送有机清洗区做残胶清洗；

第三道ITO电流扩展层204：

a、镀膜区作业：产品做完511清洗后在表面以2.3埃/S镀率溅射600埃ITO铟锡氧化物，并做550℃RTA退火以降低欧姆电阻、提高光透过率

b、光刻区作业：将溅射完ITO的Wafer涂胶、曝光、显影后如图11；

c、刻蚀区作业：做完光刻的制品送入ITO刻蚀机台刻蚀200S；

d、清洗区作业：刻蚀后送有机清洗去除残胶；

第四道PN电极层205、206：

a、光刻区作业：在Wafer在表面涂负性光刻胶、曝光、显影后如图12；

b、离子作业：做完光刻的制品送入Plasma腔体内清洗15min后做冲水甩干；

c、镀膜区作业：送入蒸镀机台蒸镀Cr、Al、Ni、Ti、Pt、Au膜层；

d、清洗区作业：做表面剥离去胶作业；

第五道PSV钝化层207：

a、镀膜区作业：产品送PECVD在表面沉积800埃SiO₂；

b、光刻区作业：将沉积完SiO₂的Wafer涂胶、曝光、显影后如图13；

c、离子区作业：做完光刻的制品送入ICP刻蚀机台刻蚀；

d、清洗区作业：刻蚀后送有机清洗去除残胶。

通过测试LED行业常用测试项目来验证本实用新型与现有技术中的发光二极管芯片结构对品质无影响：

1、通过BST推拉力测试改进前后电极粘附性值无差异；

2、通过测试电性对比改进前后芯片各项电性如亮度、电压、漏电流良率、ESD抗静电击穿良率等数据无差异；

3、通过老化测试改进前后芯片如HTOL-高温高湿85℃、THBL-高温高湿双85℃、HTAL-高温105℃、TMSK-冷热冲击、MST-高温150℃等无差异。

本实用新型发光二极管芯片结构的有益效果是：本实用新型通过上述技术方案，所述发光二极管芯片结构的外延层包括N-GaN层和位于所述N-GaN层上方的P-GaN层，其中，P-GaN层两侧为MESA刻蚀区，所述P-GaN层上自下而上依次设置CBL电流阻挡层、ITO电流扩展层、PSV钝化层和NP电极结构层，所述NP电极结构层包括N电极和P电极，其中，所述MESA刻蚀区为平台结构，所述CBL电流阻挡层包括阻挡盘，所述ITO电流扩展层和MESA刻蚀区光刻图形在所述CBL电流阻挡层的阻挡盘上方开有小于所述阻挡盘直径的贯穿孔，所述P电极通过所述贯穿孔与所述P-GaN层接触，相对于现有技术，在不损失光电性能的前提下，提高了发光二极管的生产效率。

为实现上述目的，本实用新型还提出一种发光二极管，所述发光二极管包括如上实施例所述的发光二极管芯片结构。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (7)

1.一种发光二极管芯片结构，其特征在于，所述发光二极管芯片结构的外延层包括N-GaN层和位于所述N-GaN层上方的P-GaN层，其中，P-GaN层两侧为MESA刻蚀区，所述P-GaN层上自下而上依次设置CBL电流阻挡层、ITO电流扩展层、PSV钝化层和NP电极结构层，所述NP电极结构层包括N电极和P电极，其中，所述MESA刻蚀区为平台结构，所述CBL电流阻挡层包括阻挡盘，所述ITO电流扩展层和MESA刻蚀区光刻图形在所述CBL电流阻挡层的阻挡盘上方开有小于所述阻挡盘直径的贯穿孔，所述P电极通过所述贯穿孔与所述P-GaN层接触。

2.根据权利要求1所述的发光二极管芯片结构，其特征在于，所述MESA刻蚀区与所述ITO电流扩展层开一道光刻。

3.根据权利要求1所述的发光二极管芯片结构，其特征在于，所述ITO电流扩展层表面溅射有ITO铟锡氧化物，其中，所述ITO铟锡氧化物的厚度为300至3000埃。

4.根据权利要求1所述的发光二极管芯片结构，其特征在于，所述CBL电流阻挡层为SiO₂绝缘物，所述SiO₂绝缘物的厚度范围为1000至5000埃。

5.根据权利要求1所述的发光二极管芯片结构，其特征在于，在位于所述CBL电流阻挡层上方的PSV钝化层图形中开若干个电流导通孔，使得所述P电极与所述ITO电流扩展层或者所述P-GaN层接触，所述N电极与所述N-GaN层接触。

6.根据权利要求5所述的发光二极管芯片结构，其特征在于，所述PSV钝化层表面沉积SiO₂绝缘物，所述SiO₂绝缘物的厚度范围为300至1000埃。

7.一种发光二极管，其特征在于，所述发光二极管包括如权利要求1至6任意一项所述的发光二极管芯片结构。

Images