CN111710761A - 一种led芯片制备方法 - Google Patents
一种led芯片制备方法 Download PDFInfo
- Publication number
- CN111710761A CN111710761A CN202010608739.6A CN202010608739A CN111710761A CN 111710761 A CN111710761 A CN 111710761A CN 202010608739 A CN202010608739 A CN 202010608739A CN 111710761 A CN111710761 A CN 111710761A
- Authority
- CN
- China
- Prior art keywords
- layer
- preparing
- led chip
- edge
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 76
- 238000005530 etching Methods 0.000 claims abstract description 63
- 230000008569 process Effects 0.000 claims abstract description 61
- 239000004065 semiconductor Substances 0.000 claims abstract description 53
- 238000005260 corrosion Methods 0.000 claims abstract description 22
- 230000007797 corrosion Effects 0.000 claims abstract description 22
- 238000001259 photo etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000003892 spreading Methods 0.000 claims description 29
- 230000007480 spreading Effects 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 7
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 238000004018 waxing Methods 0.000 claims description 2
- 230000000052 comparative effect Effects 0.000 description 29
- 238000009616 inductively coupled plasma Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种LED芯片制备方法。包括在衬底上生长完整LED结构外延片；在第二半导体层上制备电流扩展层，通过光刻工艺和腐蚀工艺制备电流扩展层图形；依次刻蚀电流扩展层、第二半导体层、多量子阱层和第一半导体层；采用腐蚀工艺对电流扩展层边缘进行腐蚀，使第二半导体层边缘超出电流扩展层边缘；沉积绝缘层；通过光刻工艺制备电极图形，并通过腐蚀工艺制备电极孔；制备P电极和N电极，制备出完整LED芯片。本发明先进行电流扩展层的制备，然后通过光刻工艺和腐蚀工艺制备电流扩展层图形，再对器件进行刻蚀，可避免在刻蚀后再制备电流扩展层时导致第二半导体层和多量子阱层的侧面、第一半导体层的上表面有电流扩展层材料残留而引起漏电。
Description
技术领域
本发明涉及LED芯片制造技术领域，具体涉及一种LED芯片制备方法。
背景技术
随着LED技术的快速发展以及LED光效的逐步提高，LED的应用将越来越广泛。且随着全球性能源短缺问题的日益严重，人们越来越关注LED在照明市场的发展前景，LED将是取代白炽灯、钨丝灯和荧光灯的潜力光源。在制备LED芯片时，需经历多次刻蚀和腐蚀，如何简化制备过程，降低生产成本成为亟待解决的问题，另外LED芯片的制备过程对LED芯片的发光亮度、漏电良率和抗静电能力都有极大的影响，需要形成一种稳定可靠的制备方法来提升LED芯片的性能。
综上所述，急需一种LED芯片制备方法以解决现有技术中存在的问题。
发明内容
本发明目的在于提供一种LED芯片制备方法，以解决LED芯片制备过程简化和提升LED芯片性能的问题。
为实现上述目的，本发明提供了一种LED芯片制备方法，包括以下步骤：
步骤A：在衬底上生长缓冲层、第一半导体层、多量子阱层和第二半导体层；
步骤B：在第二半导体层上制备电流扩展层，通过光刻工艺和腐蚀工艺制备电流扩展层图形；
步骤C：在步骤B的基础上依次刻蚀电流扩展层、第二半导体层、多量子阱层和第一半导体层；
步骤D：在步骤C的基础上采用腐蚀工艺对电流扩展层边缘进行腐蚀，使第二半导体层边缘超出电流扩展层边缘；
步骤E：在步骤D的基础上沉积绝缘层；
步骤F：通过光刻工艺制备电极图形，并通过腐蚀工艺制备电极孔；
步骤G：制备P电极和N电极；
步骤H：制备出完整LED芯片。
优选的，所述步骤B中，电流扩展层为ITO层，通过蒸镀工艺或溅射工艺制备。
优选的，所述步骤B中，通过黄光光刻工艺在ITO层上制备ITO图形，并通过湿法腐蚀工艺去除多余的ITO材料，腐蚀温度为50～70℃，腐蚀时间为200～300S。
优选的，所述步骤C中，采用ICP进行刻蚀。
优选的，所述步骤D中，对电流扩展层边缘进行腐蚀，使得第二半导体层边缘超出电流扩展层边缘1～5μm。
优选的，所述步骤D中，采用湿法腐蚀工艺对电流扩展层边缘进行腐蚀，腐蚀温度为50～60℃，腐蚀时间为30～60S。
优选的，所述步骤E中，采用等离子体增强化学的气相沉积法进行绝缘层沉积，绝缘层的厚度为
优选的，所述步骤F中，在绝缘层上涂光刻胶，通过黄光光刻制备电极图形；在常温下，用缓冲氧化物刻蚀液腐蚀绝缘层来制备电极孔，腐蚀时间为30～100S。
优选的，所述步骤G中，通过蒸镀工艺制备金属电极，再通过炉管工艺制备合金电极。
优选的，所述步骤H中，通过上蜡、研磨、精抛、背镀、切割、裂片、点测、分选工艺制备出完整LED芯片。
应用本发明的技术方案，具有以下有益效果：
(1)本发明中，先进行电流扩展层的制备，然后通过光刻工艺和腐蚀工艺制备电流扩展层图形，再对器件进行刻蚀，可避免在刻蚀后再制备电流扩展层时导致第二半导体层和多量子阱层的侧面、第一半导体层的上表面有电流扩展层材料残留而引起漏电。
(2)本发明中，只需通过两次光刻工艺制备电流扩展层图形和电极图形，减少了光刻次数，降低了制造成本。
(3)本发明中，电流扩展层材料为ITO，而ITO层直接与电极接触，提升了电极与电流扩展层之间的粘附力，避免封装时出现掉电极的情况。
(4)本发明中，通过湿法腐蚀工艺去除多余的ITO材料，腐蚀温度为50～70℃，腐蚀时间为200～300S，温度越高，腐蚀时间则越短，有利于控制ITO腐蚀的程度。
(5)本发明中，进行ICP刻蚀后，在光刻胶的保护下(光刻胶保护ITO层上表面)，对ITO层的边缘进行第二次腐蚀工艺，腐蚀温度为50～60℃，腐蚀时间为30～60S，可保证第二半导体层边缘超出电流扩展层边缘1～5μm，使得LED在具备良好发光亮度(大于57.30mW)的同时具备高的漏电良率(大于98.70％)。
(6)本发明中，采用等离子体增强化学的气相沉积法进行绝缘层沉积，绝缘层的厚度为
可保证制得的LED芯片具备良好的抗静电能力(ESD良率98.1％)的同时具备良好的发光亮度(57.77mW)。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本申请实施例1步骤A中形成的LED结构外延片的结构示意图；
图2是本申请实施例1中在步骤A的基础上制备电流扩展层的得到的结构示意图；
图3是本申请实施例1中通过光刻工艺和腐蚀工艺制备电流扩展层图形的得到的结构示意图；
图4是本申请实施例1中刻蚀出第一半导体层的得到的结构示意图；
图5是本申请实施例1中对电流扩展层边缘进行二次腐蚀工艺得到的结构示意图；
图6是本申请实施例1中沉积绝缘层得到的结构示意图；
图7是本申请实施例1中通过光刻工艺制备电极图形的示意图；
图8是本申请实施例1中通过腐蚀工艺制备电极孔得到的结构示意图；
图9是本申请实施例1中制备得到的LED芯片的结构示意图；
其中，1、衬底，2、缓冲层，3、第一半导体层，4、多量子阱层，5、第二半导体层，6、电流扩展层，7、光刻胶，8、绝缘层，9、P电极，10、N电极。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
实施例1：
参见图1至图9，一种LED芯片制备方法，本实施例应用于LED芯片的制备。
一种LED芯片制备方法，包括以下步骤：
步骤A：在衬底1上生长缓冲层2、第一半导体层3、多量子阱层4和第二半导体层5，得到的LED结构外延片如图1所示；本实施例中，衬底1的厚度为650微米，缓冲层2的厚度为3.6～3.8微米，第一半导体层3的厚度为1.6～1.8微米，多量子肼层4的厚度为0.16～0.17微米，第二半导体层5的厚度为0.9～1.1微米。
本实施例中，衬底1可选用蓝宝石衬底、硅衬底或碳化硅衬底等衬底中的一种；第一半导体层3为N型半导体层(N-GaN)；第二半导体层5为P型半导体层(P-GaN)。
步骤B：在第二半导体层5上制备电流扩展层6，如图2所示；然后通过光刻工艺和腐蚀工艺制备电流扩展层图形；
电流扩展层6为ITO(氧化铟锡)层，通过蒸镀工艺或溅射工艺制备，得到的ITO层厚度为
当ITO层的厚度较薄时，不利于电流在ITO层内部进行扩展，当ITO层厚度较厚时，会吸收大量多量子阱层4释放的光，不利于提升LED芯片的亮度，本实施例中，ITO层的厚度为
制备电流扩展层图形时，在电流扩展层6上表面涂光刻胶7，光刻胶的厚度为
如图3所示，通过黄光光刻工艺光刻ITO图形，其中光刻条件为：匀胶速度为2200～2800r/min，曝光能量为90～110mj/cm2，显影时间为60～80S。若曝光能量过小则会引起显影时显影不干净，有光刻胶残留，若曝光能量过大会则会引起过显影的问题。
完成黄光光刻后，用湿法腐蚀工艺对多余的ITO材料进行腐蚀；本实施例中，湿法腐蚀工艺采用ITO蚀刻液对多余的ITO材料进行腐蚀，腐蚀温度控制在50-70℃之间，腐蚀时间控制在200-300S内，本实施例中，腐蚀温度为55℃，腐蚀时间为240S。
步骤C：在步骤B的基础上刻蚀出第一半导体层3；本实施例中，采用ICP刻蚀(感应耦合等离子体刻蚀)工艺，依次刻蚀光刻胶7、电流扩展层6、第二半导体层5、多量子阱层4和第一半导体层3，刻蚀深度为
刻蚀出如图4所示的L型台阶。常规LED制备工艺中，通常是先进行ICP刻蚀再制备电流扩展层6(即ITO层)，但采用ICP直接刻蚀LED结构外延片后，在制备ITO时容易导致P型半导体层和多量子阱层4的侧面、N型半导体层的上表面有ITO残留，容易引起漏电。而本申请中先进行ITO制备再进行ICP刻蚀，可以有效避免漏电问题。
步骤D：在步骤C的基础上对电流扩展层边缘进行第二次腐蚀工艺，使第二半导体层5边缘超出电流扩展层6边缘；
对ITO层边缘进行第二次湿法腐蚀，此时ITO层上表面的光刻胶7并未去除，可对ITO上表面起到保护作用，用ITO蚀刻液对ITO层的边缘进行腐蚀，使得第二半导体层5边缘超出电流扩展层6边缘1～5μm(微米)，如图5所示，第二次湿法腐蚀工艺中，腐蚀温度为50～60℃，腐蚀时间为30～60S。本实施例中，第二次湿法腐蚀工艺的腐蚀温度为55℃，腐蚀时间为40S。本实施例中，ITO层经过两次湿法腐蚀工艺后，第二半导体层5边缘超出电流扩展层6边缘2.5μm。
常规工艺一般完成ICP刻蚀和ITO制备后采用一次腐蚀工艺腐蚀ITO层的边缘，最终第二半导体层5边缘超出电流扩展层6边缘5～8μm。而本发明通过第二次腐蚀后，第二半导体层5边缘超出电流扩展层6边缘1～5μm，且集中在2～3μm之间，这样因为ITO外围面积扩大，进而有亮度提升的效果。本申请中需控制两次湿法腐蚀工艺的温度和时间。腐蚀时间过长则会导致第二半导体层5和电流扩展层6的边缘距离过大或者整面ITO被腐蚀，时间过短则导致第二半导体层5和电流扩展层6的边缘距离太小，会导致LED芯片存在漏电风险，而腐蚀温度越高，需要的腐蚀时间就越短。
步骤E：在步骤D的基础上沉积绝缘层8；绝缘层8的材料可以为SiO2(二氧化硅)或者Si3N4(氮化硅)等材料中的一种或者多种，本实施例中，采用SiO2作为绝缘层8的制备材料。去除ITO层上表面的光刻胶7后，采用等离子体增强化学的气相沉积法进行绝缘层8的沉积，沉积厚度为
如图6所示，绝缘层8的厚度如果太低会引起ESD问题(即抗静电能力问题)，绝缘层8若太厚则会影响LED的发光亮度，本实施例中，制备的绝缘层8厚度为
最终测得LED芯片的ESD良率为98.1％。
步骤F：通过光刻工艺制备电极图形，如图7所示，在绝缘层8上涂光刻胶7，光刻胶的厚度为
通过黄光光刻工艺制备电极孔及电极引线图形；并通过腐蚀工艺制备电极孔，先用缓冲氧化物刻蚀液(BOE)对绝缘层8进行腐蚀，操作工艺为在常温下对绝缘层8腐蚀30-100S，在需要镀电极的地方通过腐蚀工艺去掉SiO2材料，制备出P电极孔和N电极孔，如图8所示。
步骤G：制备P电极和N电极；如图9所示，采用蒸镀工艺制备出金属电极，金属电极的厚度在1.5-3.5μm之间。
而后经过炉管合金工艺，在280℃-320℃之间进行金属合金，形成合金电极。这个过程是采用炉管设备，在20L/min的氮气流量下使得炉管中处于氮气氛围，因为蒸镀的电极一般采用Ni、Al、Ti、Pt、Cr、Au等金属组成，通过高温炉管使得金属融合形成合金电极。
步骤H：通过上蜡、研磨、精抛、背镀、切割、裂片、点测、分选等常规工艺制备出完整LED芯片。
对本实施例中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.866V，发光亮度(LOP)为57.77mW，漏电良率(IR良率)为98.79％。
实施例2：
实施例2与实施例1的区别在于，最终制得的LED芯片的第二半导体层5边缘超出电流扩展层6边缘1.6μm，对实施例2中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.859V，发光亮度(LOP)为57.90mW，漏电良率(IR良率)为98.70％。
实施例3：
实施例3与实施例1的区别在于，最终制得的LED芯片的第二半导体层5边缘超出电流扩展层6边缘4μm，对实施例3中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.865V，发光亮度(LOP)为57.30mW，漏电良率(IR良率)为99.10％。
对比例1：
对比例1与实施例1的区别在于，对ITO层的边缘进行第二次腐蚀工艺时，腐蚀时间为20S，最终制得的LED芯片的第二半导体层5边缘超出电流扩展层6边缘0.5μm，对对比例1中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.873V，发光亮度(LOP)为57.91mW，漏电良率(IR良率)为95.35％。
对比例2：
对比例2与实施例1的区别在于，对ITO层的边缘进行第二次腐蚀工艺时，腐蚀时间为80S，最终制得的LED芯片的第二半导体层5边缘超出电流扩展层6边缘6μm，对对比例2中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.880V，发光亮度(LOP)为56.87mW，漏电良率(IR良率)为99.20％。
对比例3：
对比例3与实施例1的区别在于，对ITO层的边缘进行第二次腐蚀工艺时，腐蚀温度为70℃，最终制得的LED芯片的第二半导体层5边缘超出电流扩展层6边缘5.5μm，对对比例3中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.880V，发光亮度(LOP)为56.57mW，漏电良率(IR良率)为99.10％。
对比例4：
对比例4与实施例1的区别在于，对ITO层的边缘进行第二次腐蚀工艺时，腐蚀温度为40℃，最终制得的LED芯片的第二半导体层5边缘超出电流扩展层6边缘0.7μm，对对比例4中制备的LED芯片进行测试，得到芯片的正向电压(VF)为2.863V，发光亮度(LOP)为57.82mW，漏电良率(IR良率)为95.25％。
对比例5：
对比例5与实施例1的区别在于，制备的绝缘层8的厚度为
对对比例5中制备的LED芯片进行测试，得到芯片的ESD良率为59.0％，发光亮度(LOP)为57.95mW。
对比例6：
对比例6与实施例1的区别在于，制备的绝缘层8的厚度为
对对比例6中制备的LED芯片进行测试，得到芯片的ESD良率为98.4％，发光亮度(LOP)为56.60mW。
为便于进行各实施例和对比例之间的效果对比，将第二半导体层5边缘到电流扩展层6边缘的距离值定义为D。
表一：
| 项目 | D(μm) | VF(V) | LOP(mW) | IR良率(％) |
| 实施例1 | 2.5 | 2.866 | 57.77 | 98.79 |
| 实施例2 | 1.6 | 2.859 | 57.90 | 98.70 |
| 实施例3 | 4 | 2.865 | 57.30 | 99.10 |
| 对比例1 | 0.5 | 2.873 | 57.91 | 95.35 |
| 对比例2 | 6 | 2.880 | 56.87 | 99.20 |
| 对比例3 | 5.5 | 2.880 | 56.57 | 99.10 |
| 对比例4 | 0.7 | 2.863 | 57.82 | 95.25 |
由表一中的实施例1～实施例3可知，当D值越大时，其漏电良率(IR良率)越高，但发光亮度(LOP)会随着D的变大而降低，这是由于D变大时，ITO层的发光面积减小，从而导致发光亮度减小，当D值处于1～5μm时，LED芯片的IR良率大于98.70％，发光亮度大于57.30mW；通过对比例1和对比例4可知，当D值小于1μm时，虽然LED芯片的发光亮度大于57.82mW，但IR良率小于95.35％；通过对比例2和对比例3可知，当D值大于5μm时，虽然LED芯片的IR良率大于99.10％，但发光亮度小于56.87mW；因此，当D值处于1～5μm时，LED芯片既具有良好的发光亮度，又具有良好的IR良率。
表二：
| 项目 | 腐蚀时间(S) | D(μm) | VF(V) | LOP(mW) | IR良率(％) |
| 实施例1 | 40 | 2.5 | 2.866 | 57.77 | 98.79 |
| 对比例1 | 20 | 0.5 | 2.873 | 57.91 | 95.35 |
| 对比例2 | 80 | 6 | 2.880 | 56.87 | 99.20 |
由表二可知，对ITO边缘进行第二次腐蚀工艺时，当腐蚀温度一定时，腐蚀时间越长，得到的D值越大，而当腐蚀时间处于30S～60S时，能得到合适的D值(即1～5μm)，使LED芯片具备良好的发光亮度和IR良率；当腐蚀时间小于30S时，得到的D值小于1μm，会大大降低LED芯片的IR良率；当腐蚀时间大于60S时，得到的D值大于5μm，会降低LED芯片的发光亮度。
表三：
| 项目 | 腐蚀温度(℃) | D(μm) | VF(V) | LOP(mW) | IR良率(％) |
| 实施例1 | 55 | 2.5 | 2.866 | 57.77 | 98.79 |
| 对比例3 | 70 | 5.5 | 2.880 | 56.57 | 99.10 |
| 对比例4 | 40 | 0.7 | 2.863 | 57.82 | 95.25 |
由表三可知，对ITO边缘进行第二次腐蚀工艺时，当腐蚀时间一定时，腐蚀温度越高，得到的D值越大，而当腐蚀温度处于50～60℃时，能得到合适的D值(即1～5μm)，使LED芯片具备良好的发光亮度和IR良率；当腐蚀温度小于50℃时，得到的D值小于1μm，会大大降低LED芯片的IR良率；当腐蚀温度大于60℃时，得到的D值大于5μm，会降低LED芯片的发光亮度。
表四：
由表四可知，当绝缘层8的厚度太低时会引起ESD良率也较低，绝缘层8若太厚则会影响LED的发光亮度，而当绝缘层8厚度处于
时，ESD良率可达到98.1％，发光亮度为57.77mW；当绝缘层8的厚度小于
时，虽然发光亮度提升至57.95mW，但ESD良率大大降低，只有59.0％；当绝缘层8的厚度大于
时，虽然ESD良率达到98.4％，但发光亮度降低了，只有56.60mW，因此，当绝缘层8厚度处于
时，可保证制得的LED芯片具备良好的抗静电能力的同时具备良好的发光亮度。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种LED芯片制备方法，其特征在于，包括以下步骤：
步骤A：在衬底上生长缓冲层、第一半导体层、多量子阱层和第二半导体层；
步骤B：在第二半导体层上制备电流扩展层，通过光刻工艺和腐蚀工艺制备电流扩展层图形；
步骤C：在步骤B的基础上依次刻蚀电流扩展层、第二半导体层、多量子阱层和第一半导体层；
步骤D：在步骤C的基础上采用腐蚀工艺对电流扩展层边缘进行腐蚀，使第二半导体层边缘超出电流扩展层边缘；
步骤E：在步骤D的基础上沉积绝缘层；
步骤F：通过光刻工艺制备电极图形，并通过腐蚀工艺制备电极孔；
步骤G：制备P电极和N电极；
步骤H：制备出完整LED芯片。
2.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤B中，电流扩展层为ITO层，通过蒸镀工艺或溅射工艺制备。
3.根据权利要求2所述的一种LED芯片制备方法，其特征在于，所述步骤B中，通过黄光光刻工艺在ITO层上制备ITO图形，并通过湿法腐蚀工艺去除多余的ITO材料，腐蚀温度为50～70℃，腐蚀时间为200～300S。
4.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤C中，采用ICP进行刻蚀。
5.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤D中，对电流扩展层边缘进行腐蚀，使得第二半导体层边缘超出电流扩展层边缘1～5μm。
6.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤D中，采用湿法腐蚀工艺对电流扩展层边缘进行腐蚀，腐蚀温度为50～60℃，腐蚀时间为30～60S。
7.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤E中，采用等离子体增强化学的气相沉积法进行绝缘层沉积，绝缘层的厚度为
8.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤F中，在绝缘层上涂光刻胶，通过黄光光刻制备电极图形；在常温下，用缓冲氧化物刻蚀液腐蚀绝缘层来制备电极孔，腐蚀时间为30～100S。
9.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤G中，通过蒸镀工艺制备金属电极，再通过炉管工艺制备合金电极。
10.根据权利要求1所述的一种LED芯片制备方法，其特征在于，所述步骤H中，通过上蜡、研磨、精抛、背镀、切割、裂片、点测、分选工艺制备出完整LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010608739.6A CN111710761A (zh) | 2020-06-29 | 2020-06-29 | 一种led芯片制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010608739.6A CN111710761A (zh) | 2020-06-29 | 2020-06-29 | 一种led芯片制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111710761A true CN111710761A (zh) | 2020-09-25 |
Family
ID=72544946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010608739.6A Pending CN111710761A (zh) | 2020-06-29 | 2020-06-29 | 一种led芯片制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111710761A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257959A (zh) * | 2021-04-09 | 2021-08-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
| CN114038952A (zh) * | 2021-09-09 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374917A (zh) * | 2014-11-18 | 2016-03-02 | 湘能华磊光电股份有限公司 | 发光二极管及其制作方法 |
| CN106784192A (zh) * | 2016-12-28 | 2017-05-31 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作方法 |
| CN108110107A (zh) * | 2017-12-18 | 2018-06-01 | 湘能华磊光电股份有限公司 | 一种led芯片的制作方法 |
| CN110085620A (zh) * | 2019-04-30 | 2019-08-02 | 湘能华磊光电股份有限公司 | 一种微阵列集成led芯片及其制备方法 |
| JP2019207925A (ja) * | 2018-05-29 | 2019-12-05 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
-
2020
- 2020-06-29 CN CN202010608739.6A patent/CN111710761A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105374917A (zh) * | 2014-11-18 | 2016-03-02 | 湘能华磊光电股份有限公司 | 发光二极管及其制作方法 |
| CN106784192A (zh) * | 2016-12-28 | 2017-05-31 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作方法 |
| CN108110107A (zh) * | 2017-12-18 | 2018-06-01 | 湘能华磊光电股份有限公司 | 一种led芯片的制作方法 |
| JP2019207925A (ja) * | 2018-05-29 | 2019-12-05 | 日機装株式会社 | 半導体発光素子および半導体発光素子の製造方法 |
| CN110085620A (zh) * | 2019-04-30 | 2019-08-02 | 湘能华磊光电股份有限公司 | 一种微阵列集成led芯片及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113257959A (zh) * | 2021-04-09 | 2021-08-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
| CN114038952A (zh) * | 2021-09-09 | 2022-02-11 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10461217B2 (en) | Vertical structure LEDs | |
| US20120064642A1 (en) | Method to remove sapphire substrate | |
| CN101790799A (zh) | 发光二极管及其制作方法 | |
| US20160247973A1 (en) | Method of light emitting diode sidewall passivation | |
| CN102067346A (zh) | 具有钝化层的半导体发光器件 | |
| CN102067345A (zh) | 用于制备具有双面钝化的半导体发光器件的方法 | |
| TW202046523A (zh) | 倒裝發光二極體晶片及其製造方法 | |
| CN111710761A (zh) | 一种led芯片制备方法 | |
| US20110133159A1 (en) | Semiconductor light-emitting device with passivation in p-type layer | |
| KR101203137B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 | |
| CN116387428B (zh) | 一种led芯片制备方法 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN105244420B (zh) | GaN基发光二极管的制作方法 | |
| CN209418533U (zh) | 一种led芯片 | |
| CN109244207A (zh) | 一种led芯片及其制作方法 | |
| CN105932133B (zh) | 一种高亮度led芯片及其制备方法 | |
| KR101115571B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN115954419A (zh) | 一种led银镜芯片的制造方法 | |
| CN102067337A (zh) | 具有硅胶保护层的半导体发光器件 | |
| CN116314532A (zh) | 一种led钝化层、制备方法及led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200925 |