CN116314532A - 一种led钝化层、制备方法及led芯片 - Google Patents
一种led钝化层、制备方法及led芯片 Download PDFInfo
- Publication number
- CN116314532A CN116314532A CN202310265392.3A CN202310265392A CN116314532A CN 116314532 A CN116314532 A CN 116314532A CN 202310265392 A CN202310265392 A CN 202310265392A CN 116314532 A CN116314532 A CN 116314532A
- Authority
- CN
- China
- Prior art keywords
- layer
- passivation
- sub
- led
- passivation sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002161 passivation Methods 0.000 title claims abstract description 218
- 238000002360 preparation method Methods 0.000 title abstract description 14
- 238000005520 cutting process Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 230000000903 blocking effect Effects 0.000 claims description 16
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 230000007797 corrosion Effects 0.000 abstract description 8
- 238000005260 corrosion Methods 0.000 abstract description 8
- 230000002035 prolonged effect Effects 0.000 abstract description 3
- 230000009545 invasion Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 6
- 238000004151 rapid thermal annealing Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 238000005336 cracking Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000035882 stress Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供一种LED钝化层、制备方法及LED芯片，通过在LED外延片表面沉积具有曲折形状的第一钝化子层和第二钝化子层，若芯片在切割过程中造成损伤，即钝化层与芯片衔接处开裂，由于第一钝化子层和第二钝化子层为曲折结构，可以有效增加交界面路径，增加湿气沿界面入侵到芯片的距离，从而改善了芯片湿气腐蚀的问题，增加了芯片的使用寿命。
Description
技术领域
本发明涉及LED技术领域，特别涉及一种LED钝化层、制备方法及LED芯片。
背景技术
发光二极管(Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件，由于其体积小、亮度高、能耗低等特点，吸引了越来越多研究者的注意。
需要说明的是，LED的光效能力固然重要，但其可靠性也需要得到保证，具体的，温度和湿度是影响LED可靠性的两个重要因素。随着时间推移，芯片吸湿会发生外延腐蚀、ITO腐蚀、金属迁移等现象，从而导致芯片死灯、漏电等失效。
其中，吸湿失效是影响LED可靠性的一个重要问题。为避免LED吸湿出现使用寿命降低、发光效率降低以及发光颜色红移等现象，在LED制造过程中通常会覆盖一层钝化层，钝化层可保护电极和侧壁，有良好的抗湿抗腐蚀能力，可以理解的，其破损势必会影响LED可靠性。然而在切割过程中不可避免地会造成钝化层的损伤，其中就包括钝化层破裂。此外，在长时间的使用过程中，湿气会沿着钝化层与芯片的界面进行渗透，最终造成芯片湿气腐蚀。
发明内容
基于此，本发明的目的是提供一种LED钝化层、制备方法及LED芯片，旨在解决现有技术中，钝化层在切割过程中损伤后，湿气会沿着钝化层与芯片的界面进行渗透，最终造成芯片湿气腐蚀的问题。
根据本发明实施例当中的一种LED钝化层，所述LED钝化层沉积于外延片的表面，所述LED钝化层至少包括第一钝化子层和沉积于所述第一钝化子层上的第二钝化子层，其中，所述第一钝化子层和所述第二钝化子层的表面均呈曲折形状。
进一步的，所述第一钝化子层的表面形状和所述第二钝化子层的表面形状相同。
进一步的，所述第一钝化子层为TiO2层，所述第二钝化子层为SiO2。
进一步的，所述第一钝化子层的厚度为20nm～30nm。
进一步的，所述第二钝化子层的厚度为75nm～100nm。
进一步的，所述外延片包括衬底及依次沉积于所述衬底上的N型层、有源层、P型层、电流阻挡层、透明导电膜层以及金属电极；
所述第一钝化子层沉积于所述N型层上，所述第二钝化子层还敷设于所述有源层、所述P型层、所述透明导电膜层以及金属电极上。
进一步的，所述透明导电膜层包括ITO、IZO、ZnO材料中的一种或多种。
根据本发明实施例当中的一种LED钝化层的制备方法，用于制备上述的LED钝化层，所述LED钝化层沉积于外延片的表面，所述方法包括：
在所述外延片的表面沉积第一钝化子层，并在所述外延片的切割道中，对所述第一钝化子层进行刻蚀，得到表面曲折的第一钝化子层；
在所述外延片和刻蚀后的第一钝化子层上沉积第二钝化子层。
进一步的，所述在所述外延片的表面沉积第一钝化子层，并在所述外延片的切割道中，对所述第一钝化子层进行刻蚀，得到刻蚀后的第一钝化子层的步骤之前包括：
提供一生长所需的衬底；
在所述衬底上依次沉积N型层、有源层以及P型层；
采用ICP蚀刻技术，由所述P型层向所述衬底方向蚀刻，以使所述N型层裸露；
采用PECVD设备，蒸镀氧化硅，并采用光刻刻蚀技术，对所述氧化硅进行蚀刻，得到只沉积在所述P型层上的电流阻挡层；
采用电子束蒸镀技术，整体蒸镀透明导电膜层，并进行RTA退火；
采用电子束蒸镀技术，在所述透明导电膜层上制备金属电极，以得到所述外延片。
根据本发明实施例当中的一种LED芯片，包括上述的LED钝化层。
与现有技术相比：通过在LED外延片表面沉积具有曲折形状的第一钝化子层和第二钝化子层，若芯片在切割过程中造成损伤，即钝化层与芯片衔接处开裂，由于第一钝化子层和第二钝化子层为曲折结构，可以有效增加交界面路径，增加湿气沿界面入侵到芯片的距离，从而改善了芯片湿气腐蚀的问题，增加了芯片的使用寿命。
附图说明
图1为为本发明实施例公开的一种LED钝化层的结构示意图；
图2为本发明实施例提供的一种LED钝化层的制备方法；
图3为为实施例2提供的一种包含LED钝化层的LED芯片；
图4为为实施例3提供的一种包含LED钝化层的LED芯片。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图1，为本发明实施例公开的一种LED钝化层的结构示意图，其中，外延片可以为GaN外延片，该LED钝化层8沉积于GaN外延片的表面，且LED钝化层8至少包括第一钝化子层81和沉积于第一钝化子层81上的第二钝化子层82，其中，第一钝化子层81和第二钝化子层82的表面均呈曲折形状，且第一钝化子层81的表面形状和第二钝化子层82的表面形状相同，由于第一钝化子层81和第二钝化子层82的表面均呈曲折形状，可增加交界面路径，增加湿气沿界面入侵到芯片的距离，从而增加了芯片的使用寿命。
需要说明的是，LED钝化层8需要沉积在GaN外延片上，从而对整个芯片进行保护，具体的，GaN外延片包括依次沉积的衬底1、N型掺杂的GaN层2、有源层3、P型掺杂的GaN层4、电流阻挡层5、ITO透明导电膜层6以及金属电极7，可以理解的，当上述各部分制备好后，再在该GaN外延片上依次沉积第一钝化子层81和第二钝化子层82，其中，在制备电流阻挡层5、ITO透明导电膜层6以及金属电极7之前，需要先对已有的N型掺杂的GaN层2、有源层3以及P型掺杂的GaN层4进行刻蚀，具体的，由P型掺杂的GaN层4向衬底1方向刻蚀，直至裸露N型掺杂的GaN层2，其中，刻蚀深度为0.9μm～1.1μm，直至裸露N型掺杂的GaN层2，示例性的，刻蚀N型掺杂的GaN层2的深度为0.92μm、0.94μm、1μm、1.4μm或1.8μm等等，但不限于此。
可以理解的，当刻蚀暴露出N型掺杂的GaN层2时，整体将呈现出一个凹槽，即为切割道，在此切割道上沉积曲折形状的第一钝化子层81和第二钝化子层82，除切割道以外，第二钝化子层82与有源层3、P型掺杂的GaN层4、ITO透明导电膜层6以及金属电极7贴合，无曲折结构，因为芯片切割主要是针对切割道进行切割，而破损主要来自切割道处的破损，其余部分不会引起芯片抗吸湿性能降低的问题，所以，只针对切割道上的钝化层进行改进即可。
从LED钝化层8的截面上看，第一钝化子层81和第二钝化子层82可以为连续的矩形、三角形、波浪形等等，但不限于此，需要说明的是，若一个矩形、一个三角形或者一个波浪形为一个周期的话，则至少需要设置两个周期，即LED钝化层8的截面至少由两个矩形、两个三角形或者两个波浪形组成，可以理解的，当需要对芯片组进行切割时，激光切割设备将对准切割道中间区域，以将芯片组切割成对称的两部分，此时每个芯片的LED钝化层8的截面都至少包括一个矩形、一个三角形或者一个波浪形，相对于传统的直线交界面而言，具有更长的路径，在一定程度上可以起到阻止湿气入侵的作用，可以理解的，第一钝化子层81和第二钝化子层82表面的曲折程度越密集，交界面路径更长，阻止湿气入侵的效果越好，即第一钝化子层81和第二钝化子层82截面的矩形、三角形、波浪形等形状周期数量越多，效果越好。
进一步的，鉴于在芯片切割过程中，钝化层破裂引发界面应力释放造成的开裂情况，本发明实施例采用不同材料隔离的方式来释放应力，达到抑制开裂的效果，具体的，第一钝化子层81为TiO2层，第二钝化子层82为SiO2，可以理解的，传统的，SiO2钝化层直接沉积于N型掺杂的GaN层2上，在切割时，SiO2钝化层的破裂，使得残余应力在破裂边界释放，造成SiO2钝化层与芯片的衔接处开裂，而采用第一钝化子层81为TiO2层，第二钝化子层82为SiO2，两种材质相近的材料，在切割时，应力得到释放，开裂问题得到改善。
另外，GaN外延片中的电流阻挡层5为氧化硅层，且电流阻挡层5的厚度为250nm～350nm，示例性的，电流阻挡层5的厚度为280nm、300nm、320nm、340nm等等，但不限于此；ITO透明导电膜层6的厚度为50nm～70nm，示例性的，ITO透明导电膜层6的厚度为52nm、54nm、60nm、62nm或66nm等等，但不限于此；金属电极7为Cr/Al/Ti/Pt/Au/Ti中的一种或多种；第一钝化子层81的厚度为20nm～30nm，示例性的，第一钝化子层81的厚度为22nm、24nm、25nm、26nm或28nm等等，但不限于此；第二钝化子层82的厚度为75nm～100nm，示例性的，第二钝化子层82的厚度为76nm、78nm、80nm、82nm或100nm等等，但不限于此。
相应的，参考图2，本发明实施例还公开了一种LED钝化层的制备方法，其用于制备上述的LED钝化层，LED钝化层沉积于GaN外延片的表面，具体包括以下步骤：
S100：在所述GaN外延片的表面沉积第一钝化子层，并在所述GaN外延片的切割道中，对所述第一钝化子层进行刻蚀，得到表面曲折的第一钝化子层。
需要说明的是，在制备第一钝化子层之前，需要制备GaN外延片，制备GaN外延片的具体过程为，提供一生长所需的衬底，衬底可以为蓝宝石衬底，在蓝宝石衬底上依次沉积N型掺杂的GaN层、有源层以及P型掺杂的GaN层，此时，得到待处理GaN外延片，进一步的，采用ICP(Inductively Couple Plasma，电感耦合等离子体刻蚀)蚀刻技术，将待处理GaN外延片由P型掺杂的GaN层向衬底方向蚀刻，以使N型掺杂的GaN层裸露，即为切割道，其中，N型掺杂的GaN层刻蚀出预设深度，用于在N型掺杂的GaN层上沉积钝化层。
进一步的，采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积法)设备，在刻蚀出切割道的基础上，整体蒸镀氧化硅，并采用光刻刻蚀技术，对氧化硅进行蚀刻，得到只沉积在P型掺杂的GaN层上的电流阻挡层。
更进一步的，采用电子束蒸镀技术，整体蒸镀ITO透明导电膜层，并进行RTA(RapidThermal Annealing，快速热退火)退火，其中，RTA退火的条件为500℃～600℃条件下退火10min～20min。
具体的，RTA退火后，采用电子束蒸镀技术，在ITO透明导电膜层上制备金属电极，以得到GaN外延片，其中，金属电极为Cr/Al/Ti/Pt/Au/Ti中的一种或几种，金属电极制备完成后，再采用PECVD设备在GaN外延片表面蒸镀第一钝化子层，蒸镀完成后，通过光刻和ICP刻蚀技术将切割道中的第一钝化子层刻蚀出曲折形状，需要说明的是，第一钝化子层刻蚀出曲折形状的过程具体可以为，首先采用PECVD设备在GaN外延片表面蒸镀平整的第一钝化子层，后对整个GaN外延片表面匀胶，匀胶后使用光罩版(光罩版是对镀有的第一钝化子层，即TiO2层进行图案化处理的模板，上面有透光与不透光部分，透光照射部分最后就可形成图案)进行曝光处理，曝光后显影，显影后送去ICP刻蚀，ICP刻蚀后再用去胶液去除光刻胶，即可完成切割道处曲折形状第一钝化子层的制备。需要说明的是，上述提到的匀胶曝光显影统称黄光处理，即采用曝光机加光罩版对需要去除和保留的光刻胶进行光照处理，以正胶为例，受到光照的光刻胶很容易被显影液去除，后留下的图案化的光刻胶对底部的TiO2进行保护，在刻蚀的过程中，没有光刻胶保护的TiO2被刻蚀，有光刻胶保护的TiO2保留下来，最终在切割道处形成所需第一钝化子层。
S200：在所述GaN外延片和刻蚀后的第一钝化子层上沉积第二钝化子层。
其中，采用PECVD设备在芯片表面沉积第二钝化子层，即SiO2层，由于第一钝化子层已被制作出曲折形状，所以第二钝化子层再沉积在第一钝化子层上时，保持与第一钝化子层一样的形状，另外，通过光刻刻蚀技术暴露出金属电极。
下面以具体实施例对本发明进行进一步说明：
实施例1
本实施例1提供了一种LED钝化层，具体请参阅图1，该包含LED钝化层8的LED芯片包括衬底1和依次设于衬底1上的N型掺杂的GaN层2、有源层3、P型掺杂的GaN层4、电流阻挡层5、ITO透明导电膜层6以及金属电极7。
其中，衬底1为蓝宝石衬底，电流阻挡层5为氧化硅层，金属电极7为Al材料，在本实施例当中，第一钝化子层81和第二钝化子层82截面的轮廓形状为若干矩形，且存在8个连续矩形，其中，第一钝化子层81的厚度为25nm，第二钝化子层82的厚度为80nm。
本实施例中LED钝化层8的制备方法具体为：
(1)采用PECVD设备在GaN外延片表面蒸镀第一钝化子层81，蒸镀完成后，通过光刻和ICP刻蚀技术将切割道中的第一钝化子层81刻蚀出截面的轮廓形状为矩形，需要说明的是，第一钝化子层81刻蚀出矩形形状的过程具体可以为，首先采用PECVD设备在GaN外延片表面蒸镀平整的第一钝化子层81，后对整个GaN外延片表面匀胶，匀胶后使用矩形阵列光罩版(光罩版是对镀有的第一钝化子层81，即TiO2层进行图案化处理的模板，上面有透光与不透光部分，透光照射部分最后就可形成图案)进行曝光处理，曝光后显影，显影后送去ICP刻蚀，ICP刻蚀后再用去胶液去除光刻胶，即可完成切割道处截面的轮廓形状为矩形的第一钝化子层81的制备。另外，在本发明其它一些实施例当中，也可采用压印的方式将第一钝化子层81刻蚀出截面的轮廓形状为矩形。
(2)在所述GaN外延片和刻蚀后的第一钝化子层81上沉积第二钝化子层82。
实施例2
本实施例2提供了一种LED钝化层，请参阅图3，所示为实施例2提供的一种包含LED钝化层8的LED芯片，包括衬底1和依次设于衬底1上的N型掺杂的GaN层2、有源层3、P型掺杂的GaN层4、电流阻挡层5、ITO透明导电膜层6以及金属电极7。
其中，衬底1为蓝宝石衬底，电流阻挡层5为氧化硅层，金属电极7为Al材料，在本实施例当中，第一钝化子层81和第二钝化子层82截面的轮廓形状为若干三角形，且存在8个连续三角形，其中，第一钝化子层81的厚度为25nm，第二钝化子层82的厚度为80nm。
本实施例中LED钝化层8的制备方法具体为：
(1)采用PECVD设备在GaN外延片表面蒸镀第一钝化子层81，蒸镀完成后，通过光刻和ICP刻蚀技术将切割道中的第一钝化子层81刻蚀出截面的轮廓形状为三角形，需要说明的是，第一钝化子层81刻蚀出矩形形状的过程具体可以为，首先采用PECVD设备在GaN外延片表面蒸镀平整的第一钝化子层81，后对整个GaN外延片表面匀胶，匀胶后使用三角形阵列光罩版(光罩版是对镀有的第一钝化子层81，即TiO2层进行图案化处理的模板，上面有透光与不透光部分，透光照射部分最后就可形成图案)进行曝光处理，曝光后显影，显影后送去ICP刻蚀，ICP刻蚀后再用去胶液去除光刻胶，即可完成切割道处截面的轮廓形状为三角形的第一钝化子层81的制备。另外，在本发明其它一些实施例当中，也可采用压印的方式将第一钝化子层81刻蚀出截面的轮廓形状为三角形。
(2)在所述GaN外延片和刻蚀后的第一钝化子层81上沉积第二钝化子层82。
实施例3
本实施例3提供了一种LED钝化层，请参阅图4，所示为实施例3提供的一种包含LED钝化层8的LED芯片，包括衬底1和依次设于衬底1上的N型掺杂的GaN层2、有源层3、P型掺杂的GaN层4、电流阻挡层5、ITO透明导电膜层6以及金属电极7。
其中，衬底1为蓝宝石衬底，电流阻挡层5为氧化硅层，金属电极7为Al材料，在本实施例当中，第一钝化子层81和第二钝化子层82截面的轮廓形状为若干波浪形，且存在8个连续波浪形，其中，第一钝化子层81的厚度为25nm，第二钝化子层82的厚度为80nm。
本实施例中LED钝化层8的制备方法具体为：
(1)采用PECVD设备在GaN外延片表面蒸镀第一钝化子层81，蒸镀完成后，通过光刻和ICP刻蚀技术将切割道中的第一钝化子层81刻蚀出截面的轮廓形状为波浪形，需要说明的是，第一钝化子层81刻蚀出矩形形状的过程具体可以为，首先采用PECVD设备在GaN外延片表面蒸镀平整的第一钝化子层81，后对整个GaN外延片表面匀胶，匀胶后使用波浪光罩版(光罩版是对镀有的第一钝化子层81，即TiO2层进行图案化处理的模板，上面有透光与不透光部分，透光照射部分最后就可形成图案)进行曝光处理，曝光后显影，显影后送去ICP刻蚀，ICP刻蚀后再用去胶液去除光刻胶，即可完成切割道处截面的轮廓形状为波浪形的第一钝化子层81的制备。另外，在本发明其它一些实施例当中，也可采用压印的方式将第一钝化子层81刻蚀出截面的轮廓形状为波浪形。
(2)在所述GaN外延片和刻蚀后的第一钝化子层81上沉积第二钝化子层82。
实施例4
本实施例同样提供一种LED钝化层，与实施例1的区别在于，第一钝化子层和第二钝化子层截面的轮廓形状为若干矩形，且存在6个连续矩形。
实施例5
本实施例同样提供一种LED钝化层，与实施例1的区别在于，第一钝化子层和第二钝化子层截面的轮廓形状为若干矩形，且存在4个连续矩形。
实施例6
本实施例同样提供一种LED钝化层，与实施例1的区别在于，第一钝化子层的厚度为35nm，第二钝化子层的厚度为80nm。
实施例7
本实施例同样提供一种LED钝化层，与实施例1的区别在于，第一钝化子层的厚度为50nm，第二钝化子层的厚度为80nm。
实施例8
本实施例同样提供一种LED钝化层，与实施例1的区别在于，第一钝化子层的厚度为25nm，第二钝化子层的厚度为100nm。
对比例1
本对比例提供一种LED钝化层，与实施例1的区别在于，第一钝化子层和第二钝化子层的表面与N型掺杂的GaN层表面平行。
对比例2
本对比例提供一种LED钝化层，与实施例1的区别在于，钝化层中不包含第一钝化子层，只在N型掺杂的GaN层上沉积第二钝化子层，且第二钝化子层的表面与N型掺杂的GaN层表面平行。
将实施例1-8，对比例1-2所得的LED芯片各取200pcs进行可靠性测试，具体的，高温高湿测试条件：温度95℃、湿度90％、测试电流225mA、老化时间2000h。
具体结果如下：
由表中可以看出，采用本发明实施例中的方法制备得到的LED芯片可以有效改善芯片湿气腐蚀的问题，增加芯片的使用寿命，其中，实施例3制备得到的LED芯片良率最好，为95.5％，另外，本发明其它实施例制备得到的LED芯片的良率均在80％以上，优于对比例制备得到的LED芯片，即传统方式制备得到的LED芯片。
综上，本发明实施例当中的LED钝化层、制备方法及LED芯片，通过在LED外延片表面沉积具有曲折形状的第一钝化子层和第二钝化子层，若芯片在切割过程中造成损伤，即钝化层与芯片衔接处开裂，由于第一钝化子层和第二钝化子层为曲折结构，可以有效增加交界面路径，增加湿气沿界面入侵到芯片的距离，从而改善了芯片湿气腐蚀的问题，增加了芯片的使用寿命。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种LED钝化层，所述LED钝化层沉积于外延片的表面，其特征在于，所述LED钝化层至少包括第一钝化子层和沉积于所述第一钝化子层上的第二钝化子层，其中，所述第一钝化子层和所述第二钝化子层的表面均呈曲折形状。
2.根据权利要求1所述的LED钝化层，其特征在于，所述第一钝化子层的表面形状和所述第二钝化子层的表面形状相同。
3.根据权利要求1所述的LED钝化层，其特征在于，所述第一钝化子层为TiO2层，所述第二钝化子层为SiO2。
4.根据权利要求1所述的LED钝化层，其特征在于，所述第一钝化子层的厚度为20nm～30nm。
5.根据权利要求1所述的LED钝化层，其特征在于，所述第二钝化子层的厚度为75nm～100nm。
6.根据权利要求1～5任一项所述的LED钝化层，其特征在于，所述外延片包括衬底及依次沉积于所述衬底上的N型层、有源层、P型层、电流阻挡层、透明导电膜层以及金属电极；
所述第一钝化子层沉积于所述N型层上，所述第二钝化子层还敷设于所述有源层、所述P型层、所述透明导电膜层以及金属电极上。
7.根据权利要求6所述的LED钝化层，其特征在于，所述透明导电膜层包括ITO、IZO、ZnO材料中的一种或多种。
8.一种LED钝化层的制备方法，其特征在于，用于制备权利要求1-7任一项所述的LED钝化层，所述LED钝化层沉积于外延片的表面，所述方法包括：
在所述外延片的表面沉积第一钝化子层，并在所述外延片的切割道中，对所述第一钝化子层进行刻蚀，得到表面曲折的第一钝化子层；
在所述外延片和刻蚀后的第一钝化子层上沉积第二钝化子层。
9.根据权利要求8所述的LED钝化层的制备方法，其特征在于，所述在所述外延片的表面沉积第一钝化子层，并在所述外延片的切割道中，对所述第一钝化子层进行刻蚀，得到刻蚀后的第一钝化子层的步骤之前包括：
提供一生长所需的衬底；
在所述衬底上依次沉积N型层、有源层以及P型层；
采用ICP蚀刻技术，由所述P型层向所述衬底方向蚀刻，以使所述N型层裸露；
采用PECVD设备，蒸镀氧化硅，并采用光刻刻蚀技术，对所述氧化硅进行蚀刻，得到只沉积在所述P型层上的电流阻挡层；
采用电子束蒸镀技术，整体蒸镀透明导电膜层，并进行RTA退火；
采用电子束蒸镀技术，在所述透明导电膜层上制备金属电极，以得到所述外延片。
10.一种LED芯片，其特征在于，包括权利要求1-7任一项所述的LED钝化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310265392.3A CN116314532A (zh) | 2023-03-17 | 2023-03-17 | 一种led钝化层、制备方法及led芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310265392.3A CN116314532A (zh) | 2023-03-17 | 2023-03-17 | 一种led钝化层、制备方法及led芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116314532A true CN116314532A (zh) | 2023-06-23 |
Family
ID=86800993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310265392.3A Pending CN116314532A (zh) | 2023-03-17 | 2023-03-17 | 一种led钝化层、制备方法及led芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116314532A (zh) |
-
2023
- 2023-03-17 CN CN202310265392.3A patent/CN116314532A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10461217B2 (en) | Vertical structure LEDs | |
| TW201445768A (zh) | 半導體裝置之製造方法 | |
| CN105244420B (zh) | GaN基发光二极管的制作方法 | |
| KR101239852B1 (ko) | ＧａＮ계 화합물 반도체 발광 소자 | |
| CN116314532A (zh) | 一种led钝化层、制备方法及led芯片 | |
| CN112885936B (zh) | 一种透明电极结构的Micro-LED阵列及制备方法 | |
| CN116344708B (zh) | 一种基于自对准工艺的Micro-LED器件制作方法 | |
| CN115954419A (zh) | 一种led银镜芯片的制造方法 | |
| CN118092066A (zh) | 光刻版、发光二极管及发光二极管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |