CN114038952A - 发光二极管芯片及其制备方法、显示装置 - Google Patents
发光二极管芯片及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN114038952A CN114038952A CN202111055788.2A CN202111055788A CN114038952A CN 114038952 A CN114038952 A CN 114038952A CN 202111055788 A CN202111055788 A CN 202111055788A CN 114038952 A CN114038952 A CN 114038952A
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor
- semiconductor layer
- light emitting
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 170
- 239000000463 material Substances 0.000 claims abstract description 91
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 238000003892 spreading Methods 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 55
- 238000004519 manufacturing process Methods 0.000 claims description 31
- 239000011810 insulating material Substances 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 15
- 238000001312 dry etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 description 15
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 6
- 229910002601 GaN Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 238000004806 packaging method and process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种LED芯片及其制备方法、显示装置。LED芯片的制备方法包括：在衬底上生长外延层，外延层包括依次层叠的第一半导体材料层、发光材料层和第二半导体材料层；在第二半导体材料层的背离衬底的一侧形成电流扩展材料层，并基于第一掩膜版将电流扩展材料层图案化，获得电流扩展层；基于第一掩膜版，将第二半导体材料层和发光材料层图案化，获得第二半导体层和发光层；基于第二掩膜版，将第一半导体材料层图案化，获得第一半导体层。上述LED芯片的制备方法可以简化LED芯片的制备流程，降低制备成本。
Description
技术领域
本发明涉及显示及照明技术领域，尤其涉及一种发光二极管芯片及其制备方法、显示装置。
背景技术
微型发光二极管(Micro-LED)和迷你发光二极管(Mini-LED)是将传统的LED进行了微小化处理。例如，Micro-LED的尺寸介于1μm-100μm，Mini-LED芯片的尺寸介于50μm-200μm。Micro-LED和Mini-LED均具有体积小、分辨率高、对比度高以及功耗低等优势。
目前，Micro-LED和Mini-LED多采用倒装结构，二者对于LED的制程工艺具有更高要求。因此，LED芯片作为Micro-LED或Mini-LED的阵列集成，在确保LED芯片产品质量的前提下，LED芯片的制备流程较为繁琐，LED芯片的生产成本也居高不下。
因此，如何简化LED芯片的制备流程及降低其制备成本，是亟需解决的问题。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种发光二极管芯片及其制备方法、显示装置，旨在解决如何简化LED芯片制备流程、降低制备成本的问题。
本申请实施例提供一种LED芯片的制备方法，包括以下步骤。
在衬底上生长外延层，外延层包括依次层叠的第一半导体材料层、发光材料层和第二半导体材料层。在第二半导体材料层的背离衬底的一侧形成电流扩展材料层，并基于第一掩膜版将电流扩展材料层图案化，获得电流扩展层。基于第一掩膜版，将第二半导体材料层和发光材料层图案化，获得第二半导体层和发光层。基于第二掩膜版，将第一半导体材料层图案化，获得第一半导体层。在电流扩展层的背离衬底的一侧形成第一焊盘，在第一半导体层的背离衬底的一侧形成第二焊盘；其中，第一焊盘与电流扩展层连接，第二焊盘与第一半导体层连接。
上述LED芯片的制备方法，在利用第一掩膜版将第二半导体材料层和发光材料层图案化之前，预先在第二半导体材料层的表面形成电流扩展材料层，然后使用第一掩膜版依次制备电流扩展层、第二半导体层和发光层。这样电流扩展层、第二半导体层和发光层可以共用同一个掩膜版。相较于每一制程采用一个掩膜版，本申请实施例减少了掩膜版的使用数量，即减少了光刻工艺的次数，可以简化LED芯片的制备流程，并降低其制备成本。
可选的，在电流扩展层的背离衬底的一侧形成第一焊盘，在第一半导体层的背离衬底的一侧形成第二焊盘，还包括以下步骤。
在电流扩展层、第二半导体层、发光层、第一半导体层和衬底的裸露表面上形成绝缘材料层。基于第三掩膜版，在绝缘材料层中分别形成第一开口和第二开口，获得绝缘层。第一开口暴露电流扩展层的背离衬底的部分表面，第二开口暴露第一半导体层的背离衬底的部分表面。基于第三掩膜版，在第一开口内形成第一焊盘，在第二开口内形成第二焊盘。
上述LED芯片的制备方法中，绝缘材料层直接形成于在电流扩展层、第二半导体层、发光层、第一半导体层和衬底的裸露表面上。这样在利用第三掩膜版刻蚀绝缘材料层以获得绝缘层之后，利用同一掩膜版可以在绝缘层的第一开口内形成第一焊盘，同时在第二开口内形成第二焊盘。第一焊盘和第二焊盘不仅可以用于电流扩展，也可以用于芯片的固晶使用。
由上，上述LED芯片的制备方法使用三个掩膜版便可以实现LED芯片的制备。如此，有效减少了掩膜版的使用数量，可以简化LED芯片的制备流程，缩短制程周期并降低制备成本。例如，采用上述LED芯片的制备方法，可以将LED芯片的制程周期降低约50％，生产成本降低约50％。
可选的，在电流扩展层、第二半导体层、发光层、第一半导体层和衬底的裸露表面上形成绝缘材料层之后，制备方法还包括：在绝缘材料层的背离衬底的表面形成光刻胶层。基于第三掩膜版，在绝缘材料层中分别形成第一开口和第二开口，还包括：基于第三掩膜版，在光刻胶层和绝缘材料层的叠层结构中形成第一开口和第二开口。在基于第三掩膜版，在第一开口内形成第一焊盘，在第二开口内形成第二焊盘之后，制备方法还包括：去除光刻胶层，使得部分第一焊盘和部分第二焊盘凸出于绝缘层的背离衬底的表面。
上述LED芯片的制备方法中，光刻胶层的去除位于第一焊盘和第二焊盘形成之后。这样易于使得部分第一焊盘和部分第二焊盘凸出于绝缘层的背离衬底的表面，从而方便于利用第一焊盘和第二焊盘的凸出部分，实现LED芯片与封装基板的键合，以完成LED芯片的固晶。
可选的，第一焊盘和第二焊盘的形成工艺包括蒸镀工艺。
可选的，电流扩展层的形成工艺包括干法刻蚀工艺。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备电流扩展层，不仅易于实施，也可以良好控制电流扩展层的成型轮廓。
可选的，第二半导体层和发光层的形成工艺包括湿法刻蚀工艺。湿法刻蚀具有较高的蚀刻精度，因此采用湿法刻蚀制备第二半导体层和发光层，可以确保由第二半导体层和发光层构成的台面结构(MESA)具有较好的成型精度。
基于同样的发明构思，本申请实施例还提供一种LED芯片。LED芯片包括：至少一个LED。LED包括：第一半导体层、发光层、第二半导体层、电流扩展层、绝缘层、第一焊盘以及第二焊盘。
第一半导体层、发光层、第二半导体层和电流扩展层依次层叠设置。其中，发光层部分覆盖第一半导体层，第二半导体层和发光层在第一半导体层上的正投影重叠，电流扩展层至少部分覆盖第二半导体层。
绝缘层覆盖电流扩展层，以及第二半导体层、发光层和第一半导体层的部分裸露表面。绝缘层具有第一开口和第二开口。第一开口暴露电流扩展层的背离第二半导体层的部分表面，第二开口暴露第一半导体层的靠近发光层的部分表面。
第一焊盘设置于第一开口内，并与电流扩展层连接。
第二焊盘设置于第二开口内，并与第一半导体层连接。
上述LED芯片中，第一半导体层、发光层、第二半导体层和电流扩展层依次层叠设置。绝缘层覆盖电流扩展层、以及第二半导体层、发光层和第一半导体层的部分裸露表面。并且，第一焊盘和第二焊盘均对应设置于绝缘层的第一开口和第二开口内。这样易于使用三个掩膜版来实现LED芯片的制备，从而减少掩膜版的使用数量，以简化LED芯片的制备流程，缩短制程周期并降低制备成本。
可选的，部分第一焊盘与部分第二焊盘凸出于绝缘层的背离第一半导体层的表面。
上述LED芯片方便于利用第一焊盘和第二焊盘的凸出部分，实现LED芯片与封装基板的键合，以完成LED芯片的固晶，有利于简化LED芯片的固晶工艺。
可选的，第一焊盘包括与电流扩展层接触的第一银层。第二焊盘包括与第一半导体层接触的第二银层。
上述LED芯片利用第一银层和第二银层，可以在确保对应焊盘具有良好导电性能的基础上，对发光层出射的光信号进行有效反射，以进一步提升LED芯片的出光效率。
可选的，电流扩展层包括透明导电层。
上述LED芯片采用透明导电层作为电流扩展层，可以使电流扩展层具有较高的导电率以及较高的可见光透过率，以提升LED的出光效率。
基于同样的发明构思，本申请实施例还提供一种显示装置。该显示装置包括驱动电路以及与驱动电路连接的发光单元。其中，发光单元包括前述一些实施例中的LED芯片。前述LED芯片所能实现的技术效果，该显示装置也均能实现，此处不再详述。
附图说明
图1为一实施例中提供的一种LED芯片的制备方法的流程图；
图2为一实施例提供的步骤S100中所得结构的剖面示意图；
图3a和图3b为一实施例提供的步骤S200中所得结构的剖面示意图；
图4a为一实施例提供的步骤S300中所得结构的剖面示意图；
图4b为一实施例提供的第二半导体层在衬底上的分布示意图；
图5a为一实施例提供的步骤S400中所得结构的剖面示意图；
图5b为一实施例提供的第一半导体层在衬底上的分布示意图；
图6为一实施例提供的步骤S501中所得结构的剖面示意图；
图7为一实施例提供的形成光刻胶层后所得结构的剖面示意图；
图8为一实施例提供的步骤S502中所得结构的剖面示意图；
图9为一实施例提供的步骤S503中所得结构的剖面示意图；
图10a为一实施例提供的去除光刻胶层后所得结构的剖面示意图；
图10b为一实施例提供的第一焊盘和第二焊盘在衬底上的分布示意图；
图11为一实施例中提供的一种LED芯片的剖面示意图。
附图标记说明：
10-衬底；20-外延层；21-第一半导体材料层；210-第一半导体层；
22-发光材料层；220-发光层；23-第二半导体材料层；
230-第二半导体层；30-电流扩展材料层；300-电流扩展层；
40-绝缘材料层；400-绝缘层；50-光刻胶层；
41-第一开口；42-第二开口；51-第一焊盘；52-第二焊盘。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
微型发光二极管(Micro-LED)和迷你发光二极管(Mini-LED)是将传统的LED进行了微小化处理。例如，Micro-LED的尺寸介于1μm-100μm，Mini-LED芯片的尺寸介于50μm-200μm。Micro-LED和Mini-LED均具有体积小、分辨率高、对比度高以及功耗低等优势。
目前，Micro-LED和Mini-LED多采用倒装结构，二者对于LED的制程工艺具有更高要求。例如，在Mini-LED采用倒装结构的情况下，采用Mini-LED阵列集成构成的LED芯片难以像采用正装结构的芯片一样以打线的方式进行固晶。该LED芯片需要通过回流焊的方式键合在封装基板上，进行固晶。这也就导致LED芯片的制程中需要制备两次金属电极，以利用第一次的金属电极实现电流扩展，利用第二次的金属电极实现芯片固晶。
并且，在确保LED芯片产品质量的前提下，LED芯片的每道制程均需执行一次光刻工艺，即需设计并使用一个掩膜版。从而导致LED芯片的制备流程较为繁琐，LED芯片的生产成本也居高不下。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
应当理解的是，本申请实施例中涉及到的LED芯片可以包括但不限于Micro-LED芯片或Mini-LED芯片。例如在一些实施例中，LED芯片可以为Micro-LED芯片；在另一些实施例中，LED芯片可以为Mini-LED芯片。
请参阅图1，本申请实施例提供了一种LED芯片的制备方法，包括以下步骤。
S100，在衬底上生长外延层，外延层包括依次层叠的第一半导体材料层、发光材料层和第二半导体材料层。
S200，在第二半导体材料层的背离衬底的一侧形成电流扩展材料层，并基于第一掩膜版将电流扩展材料层图案化，获得电流扩展层。
S300，基于第一掩膜版将第二半导体材料层和发光材料层图案化，获得第二半导体层和发光层。
S400，基于第二掩膜版，将第一半导体材料层图案化，获得第一半导体层。
S500，在电流扩展层的背离衬底的一侧形成第一焊盘，在第一半导体层的背离衬底的一侧形成第二焊盘；其中，第一焊盘与电流扩展层连接，第二焊盘与第一半导体层连接。
本申请实施例在利用第一掩膜版将第二半导体材料层和发光材料层图案化之前，预先在第二半导体材料层的表面形成电流扩展材料层，然后使用第一掩膜版依次制备电流扩展层、第二半导体层和发光层。这样电流扩展层、第二半导体层和发光层可以共用同一个掩膜版。相较于每一制程采用一个掩膜版，本申请实施例减少了掩膜版的使用数量，即减少了光刻工艺的次数，可以简化LED芯片的制备流程，并降低其制备成本。
可选的，在电流扩展层的背离衬底的一侧形成第一焊盘，在第一半导体层的背离衬底的一侧形成第二焊盘，包括以下步骤。
S501，在电流扩展层、第二半导体层、发光层、第一半导体层和衬底的裸露表面上形成绝缘材料层。
S502，基于第三掩膜版，在绝缘材料层中分别形成第一开口和第二开口，获得绝缘层。其中，第一开口暴露电流扩展层的背离衬底的部分表面，第二开口暴露第一半导体层的背离衬底的部分表面。
S503，基于第三掩膜版，在第一开口内形成第一焊盘，在第二开口内形成第二焊盘。
在本申请实施例中，绝缘材料层直接形成于在电流扩展层、第二半导体层、发光层、第一半导体层和衬底的裸露表面上。这样在利用第三掩膜版刻蚀绝缘材料层以获得绝缘层之后，利用同一掩膜版可以在绝缘层的第一开口内形成第一焊盘，同时在第二开口内形成第二焊盘。第一焊盘和第二焊盘不仅可以用于电流扩展，也可以用于芯片的固晶使用。
由上，本申请实施例提供的LED芯片的制备方法，使用三个掩膜版便可以实现LED芯片的制备。如此，有效减少了掩膜版的使用数量，可以简化LED芯片的制备流程，缩短制程周期并降低制备成本。例如，采用本申请实施例提供的LED芯片的制备方法，可以将LED芯片的制程周期降低约50％，生产成本降低约50％。
以下结合图2至图10b对本申请实施例提供的LED芯片的制备方法进行详细描述。
需要说明的是，以下一些实施例中提及的任一材料层，是指通过外延生长工艺、沉积工艺、溅射工艺或蒸镀工艺等某种工艺形成的、且未被图案化之前的基础结构。在利用掩膜版对前述材料层执行光刻工艺，并将材料层图案化之后，获得的图案化的材料层即为对应的层结构，也即为最终所制备产品中的相应层结构。例如，请参阅图2，外延层20中的第一半导体材料层21、发光材料层22及第二半导体材料层23，是指通过外延生长工艺生长在衬底10上且未被图案化之前的基础结构。第一半导体层210为图案化后的第一半导体材料层21。发光层220为图案化后的发光材料层22。第二半导体层230为图案化后的第二半导体材料层23。
在步骤S100中，请参阅图2，在衬底10上生长外延层20，外延层20包括依次层叠的第一半导体材料层21、发光材料层22及第二半导体材料层23。
在一些示例中，衬底10可以为但不限于蓝宝石衬底、碳化硅衬底、硅衬底或氮化镓衬底。
在一些示例中，第一半导体材料层21、发光材料层22及第二半导体材料层23，沿远离衬底10的方向依次层叠。
可选的，第一半导体材料层21为N型氮化镓层，发光材料层22为多量子阱层，第二半导体材料层23为P型氮化镓层。
在步骤S200中，请参阅图3a，在外延层20的背离衬底10的表面形成电流扩展材料层30。
电流扩展材料层30整层覆盖于外延层20的背离衬底10的表面，例如第二半导体材料层23的背离发光材料层22的表面。电流扩展材料层30可以采用蒸镀工艺或溅射工艺形成。例如，电流扩展材料层30采用磁控溅射工艺或者离子束溅射工艺形成，本申请实施例对此不作限定。
示例的，电流扩展材料层30的材料可以为可见光透过率高、导电能力强的透明导电材料，例如为氧化铟锡(ITO)、氧化锌(ZnO)、氧化镉锡(CTO)、氧化铟(InO)、铟(In)掺杂氧化锌(ZnO)、铝(Al)掺杂氧化锌(ZnO)、或镓(Ga)掺杂氧化锌(ZnO)等。
在一个示例中，电流扩展材料层30为ITO层。电流扩展材料层30的厚度的取值范围包括：
例如，电流扩展材料层30的厚度为：
或
在步骤S200中，请参阅图3b，基于第一掩膜版将电流扩展材料层30图案化，获得电流扩展层300。
如图3b中所示，电流扩展层300部分覆盖外延层20，电流扩展层300的轮廓使用第一掩膜版刻蚀获得，例如干法刻蚀，但并不仅限于此。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备电流扩展层300，不仅易于实施，也可以良好控制电流扩展层300的成型轮廓。
本申请实施例中，在外延层20的出光侧采用透明导电材料形成电流扩展层300，可以利用电流扩展层300的高导电率及高透光率，提升LED的出光效率。
在步骤S300中，请参阅图4a，基于第一掩膜版将第二半导体材料层23和发光材料层22图案化，获得发光层220和第二半导体层230。
如图4a中所示，发光层220部分覆盖第一半导体材料层21，第二半导体层230在衬底10上的正投影和发光层220在衬底10上的正投影重叠。发光层220和第二半导体层230共同构成位于第一半导体材料层21上的台阶，即台面结构(MESA)。此外，台面结构(MESA)在衬底10上的分布，也即第二半导体层230在衬底10上的分布，例如图4b中所示。
本申请实施例中，台面结构(MESA)的轮廓使用第一掩膜版刻蚀获得，例如湿法刻蚀，但并不仅限于此。湿法刻蚀具有较高的蚀刻精度，因此采用湿法刻蚀制备台面结构(MESA)，可以确保台面结构(MESA)的成型精度。
在步骤S400中，请参阅图5a，基于第二掩膜版，将第一半导体材料层21图案化，获得第一半导体层210。
如图5a所示，第一半导体层210的轮廓使用第二掩膜版刻蚀获得，例如干法刻蚀，但并不仅限于此。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备第一半导体层210，不仅易于实施，也可以良好控制第一半导体层210的成型轮廓。
本申请实施例中，第二掩膜版用于实现LED的隔离槽(Isolation，简称ISO)的形成，即可以通过第一半导体层210的形成轮廓限定单个LED的形成轮廓。此外，LED中第一半导体层210在衬底10上的分布，例如图5b中所示。
在步骤S500中，请结合图6至图9理解，在电流扩展层300的背离衬底10的一侧形成第一焊盘51，在第一半导体层210的背离衬底10的一侧形成第二焊盘52；其中，第一焊盘51与电流扩展层300连接；第二焊盘52与第一半导体层210连接。
可选的，在电流扩展层300的背离衬底10的一侧形成第一焊盘51，在第一半导体层210的背离衬底10的一侧形成第二焊盘52，还包括步骤S501至步骤S503。
在步骤S501中，请参阅图6，在电流扩展层300、第二半导体层230、发光层220、第一半导体层210和衬底10的裸露表面上形成绝缘材料层40。
绝缘材料层40可以采用绝缘性及反射性都比较好的非金属材料形成。
在一些示例中，绝缘材料层40为分布式布拉格反射层(Distributed BraggReflector，简称DBR)。DBR层是由两种具有不同折射率的材料交替堆叠组成的周期性结构。DBR层的材料可以包括但不限于氧化硅(SiOx)、氧化钛(TiOx)、氮化硅(SiNx)、或氧化铝(AlOx)中的任意两种。如此，可以有效反射发光层220出射的光信号，以提升LED芯片的出光效率。
需要补充的是，上述一些实施例中，在使用掩膜版对相应的材料层执行图案化工艺时，通常会在该材料层的表面形成光刻胶层，并通过曝光显影的方式于光刻胶层中形成图案，以利用光刻胶层中的图案刻蚀相应的材料层。
基于此，在一些实施例中，请参阅图7，在电流扩展层300、第二半导体层230、发光层220、第一半导体层210和衬底10的裸露表面上形成绝缘材料层40之后，LED芯片的制备方法还包括：在绝缘材料层40的背离衬底10的表面形成光刻胶层50。
在步骤S502中，请参阅图8，基于第三掩膜版，在绝缘材料层40中分别形成第一开口41和第二开口42，获得绝缘层400。其中，第一开口41暴露电流扩展层300的背离衬底10的部分表面，第二开口42暴露第一半导体层210的背离衬底10的部分表面。
基于前述一些实施例中，绝缘材料层40的背离衬底10的表面上形成有光刻胶层50。步骤S502中，基于第三掩膜版，在绝缘材料层40中分别形成第一开口41和第二开口42，还包括：基于第三掩膜版，在光刻胶层50和绝缘材料层40的叠层结构中形成第一开口41和第二开口42。这也就是说，在绝缘材料层40中形成第一开口41和第二开口42之后，暂时不去除光刻胶层50。如此，第一开口41和第二开口42均还包括对应位于光刻胶层50中的开口部分。
可选的，第一开口41和第二开口42的形成工艺，包括干法刻蚀。
可选的，绝缘材料层40为由氧化硅(SiOx)与氧化钛(TiOx)交叠构成的DBR层。第一半导体层210为N型氮化镓(GaN)层，第二半导体层230为P型氮化镓(GaN)层，电流扩展层300为氧化铟锡(ITO)层。这样在执行步骤S600的过程中，刻蚀气体可以采用四氟化碳(CF4)气体；刻蚀功率的下限值可以为400W，上限值可以为1200W；但并不仅限于此。
此外，刻蚀选择比可以根据工艺条件选择设置，以在提升刻蚀速率的情况下，兼顾刻蚀损伤的影响。示例的，DBR层与氧化铟锡(ITO)层的刻蚀选择比为10～50，例如为10、20、30、40或50。DBR层与氮化镓(GaN)层的刻蚀选择比为10～50，例如为10、20、30、40或50。
在步骤S503中，请参阅图9，基于第三掩膜版，在第一开口41内形成与第一焊盘51，在第二开口42内形成第二焊盘52。
可选的，第一焊盘51和第二焊盘52的形成工艺包括蒸镀工艺，例如为电子束蒸镀工艺。
可选的，第一焊盘51包括与电流扩展层300接触的第一银层，第二焊盘52包括与第一半导体层210接触的第二银层。如此，第一银层和第二银层在确保对应焊盘具有良好导电性能的基础上，还可以对发光层220出射的光信号进行有效反射，以进一步提升LED芯片的出光效率。
可以理解的是，请参阅图10a，基于第三掩膜版，在第一开口41内形成第一焊盘51，在第二开口42内形成第二焊盘52之后，LED芯片的制备方法还包括：去除光刻胶层50，以使得部分第一焊盘51和部分第二焊盘52凸出于绝缘层400的背离衬底10的表面。此外，第一焊盘51和第二焊盘52在衬底10上的分布例如图10b中所示。
可选的，在去除光刻胶层50之前，可以预先剥离光刻胶层50上因形成第一焊盘51和第二焊盘52而造成的金属残留，以对金属进行回收利用，尤其是针对银这类的贵金属。
本申请实施例中，部分第一焊盘51和部分第二焊盘52凸出于绝缘层400的背离衬底10的表面，方便于利用第一焊盘51和第二焊盘52的凸出部分，实现LED芯片与封装基板的键合，从而完成LED芯片的固晶。
请参阅图11，本申请实施例还提供了一种LED芯片，采用如上一些实施例中的制备方法制备获得。LED芯片包括：至少一个LED。LED包括：第一半导体层210、发光层220、第二半导体层230、电流扩展层300、绝缘层400、第一焊盘51以及第二焊盘52。
第一半导体层210、发光层220、第二半导体层230和电流扩展层300依次层叠设置。其中，发光层220部分覆盖第一半导体层210，第二半导体层230和发光层220在第一半导体层210上的正投影重叠。发光层220和第二半导体层230共同构成位于第一半导体层210上的台阶，即台面结构(MESA)。
可选的，第一半导体层210为N型氮化镓层，发光层220为多量子阱层，第二半导体层230为P型氮化镓层。
电流扩展层300至少部分覆盖第二半导体层230。例如，电流扩展层300和第二半导体层230在第一半导体层210上的正投影重叠；或，电流扩展层300在第一半导体层210上的正投影位于第二半导体层230在第一半导体层210上的正投影的范围内。
可选的，电流扩展层300采用可见光透过率高且导电能力强的透明导电材料制备形成。透明导电材料例如为氧化铟锡(ITO)、氧化锌(ZnO)、氧化镉锡(CTO)、氧化铟(InO)、铟(In)掺杂氧化锌(ZnO)、铝(Al)掺杂氧化锌(ZnO)、或镓(Ga)掺杂氧化锌(ZnO)等。电流扩展层300具有较高的导电率以及较高的可见光透过率，能够有效提高发光层220的出光效率。
在一个示例中，电流扩展层300为ITO层。电流扩展层300的厚度的取值范围包括：
例如，电流扩展层300的厚度为：
或
请继续参阅图11，绝缘层400覆盖电流扩展层300，以及覆盖第二半导体层230、发光层220和第一半导体层210的部分裸露表面。
绝缘层400可以采用绝缘性及反射性都比较好的非金属材料制备。
可选的，绝缘层400为分布式布拉格反射层(Distributed Bragg Reflector，简称DBR)。也即，绝缘层400是由两种具有不同折射率的材料交替堆叠组成的周期性结构。绝缘层400的材料包括但不限于氧化硅(SiOx)、氧化钛(TiOx)、氮化硅(SiNx)或氧化铝(AlOx)中的任意两种。如此，利用绝缘层400可以有效反射发光层220出射的光信号，以提升LED芯片的出光效率。
绝缘层400具有第一开口41和第二开口42。其中，第一开口41暴露电流扩展层300的背离第二半导体层230的部分表面，第二开口42暴露第一半导体层210的靠近发光层220的部分表面。
第一焊盘51设置于第一开口41内，并与电流扩展层300连接。
第二焊盘52设置于第二开口42内，并与第一半导体层210连接。
本申请实施例中，第一半导体层210、发光层220、第二半导体层230和电流扩展层300依次层叠设置。绝缘层400覆盖电流扩展层300、以及第二半导体层230、发光层220和第一半导体层210的部分裸露表面。并且，第一焊盘51和第二焊盘52均对应设置于绝缘层400的第一开口41和第二开口42内。这样易于使用三个掩膜版来实现LED芯片的制备，从而减少掩膜版的使用数量，以简化LED芯片的制备流程，缩短制程周期并降低制备成本。
可选的，部分第一焊盘51与部分第二焊盘52凸出于绝缘层400的背离第一半导体层210的表面。从而方便于利用第一焊盘51和第二焊盘52的凸出部分，实现LED芯片与封装基板的键合，以完成LED芯片的固晶，有利于简化LED芯片的固晶工艺。
可选的，第一焊盘51包括与电流扩展层300接触的第一银层，第二焊盘52包括与第一半导体层210接触的第二银层。如此，第一银层和第二银层在确保对应焊盘具有良好导电性能的基础上，还可以对发光层220出射的光信号进行有效反射，以进一步提升LED芯片的出光效率。
本申请实施例还提供了一种显示装置，该显示装置包括驱动电路以及与驱动电路连接的发光单元。其中，发光单元包括前述一些实施例中的LED芯片。显示装置例如为LED显示面板，或LED背板。前述LED芯片所能实现的技术效果，该显示装置也均能实现，此处不再详述。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种发光二极管芯片的制备方法，其特征在于，包括：
在衬底上生长外延层，所述外延层包括依次层叠的第一半导体材料层、发光材料层和第二半导体材料层；
在所述第二半导体材料层的背离所述衬底的表面形成电流扩展材料层，并基于第一掩膜版，将所述电流扩展材料层图案化，获得电流扩展层；
基于所述第一掩膜版，将所述第二半导体材料层和所述发光材料层图案化，获得第二半导体层和发光层；
基于第二掩膜版，将所述第一半导体材料层图案化，获得第一半导体层；
在所述电流扩展层的背离所述衬底的一侧形成第一焊盘，在所述第一半导体层的背离所述衬底的一侧形成第二焊盘；其中，所述第一焊盘与所述电流扩展层连接，所述第二焊盘与所述第一半导体层连接。
2.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，所述在所述电流扩展层的背离所述衬底的一侧形成第一焊盘，在所述第一半导体层的背离所述衬底的一侧形成第二焊盘，包括：
在所述电流扩展层、所述第二半导体层、所述发光层、所述第一半导体层和所述衬底的裸露表面上形成绝缘材料层；
基于第三掩膜版，在所述绝缘材料层中分别形成第一开口和第二开口，获得绝缘层；所述第一开口暴露所述电流扩展层的背离所述衬底的部分表面，所述第二开口暴露所述第一半导体层的背离所述衬底的部分表面；
基于所述第三掩膜版，在所述第一开口内形成所述第一焊盘，在所述第二开口内形成所述第二焊盘。
3.如权利要求2所述的发光二极管芯片的制备方法，其特征在于，
在所述电流扩展层、所述第二半导体层、所述发光层、所述第一半导体层和所述衬底的裸露表面上形成所述绝缘材料层之后，所述制备方法还包括：在所述绝缘材料层的背离所述衬底的表面形成光刻胶层；
所述基于所述第三掩膜版，在所述绝缘材料层中分别形成第一开口和第二开口，还包括：基于所述第三掩膜版，在所述光刻胶层和所述绝缘材料层的叠层结构中形成所述第一开口和所述第二开口；
在基于所述第三掩膜版，在所述第一开口内形成所述第一焊盘，在所述第二开口内形成所述第二焊盘之后，所述制备方法还包括：去除所述光刻胶层，使得部分所述第一焊盘和部分所述第二焊盘凸出于所述绝缘层的背离所述衬底的表面。
4.如权利要求2或3所述的发光二极管芯片的制备方法，其特征在于，
所述第一焊盘和所述第二焊盘的形成工艺包括蒸镀工艺。
5.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，
所述电流扩展层的形成工艺包括干法刻蚀工艺；
所述第二半导体层和所述发光层的形成工艺包括湿法刻蚀工艺。
6.一种发光二极管芯片，其特征在于，包括：至少一个发光二极管；
所述发光二极管包括：
依次层叠设置的第一半导体层、发光层、第二半导体层和电流扩展层；其中，所述发光层部分覆盖所述第一半导体层，所述第二半导体层和所述发光层在所述第一半导体层上的正投影重叠，所述电流扩展层至少部分覆盖所述第二半导体层；
绝缘层，覆盖所述电流扩展层，以及覆盖所述第二半导体层、所述发光层和所述第一半导体层的部分裸露表面；所述绝缘层具有第一开口和第二开口；所述第一开口暴露所述电流扩展层的背离所述第二半导体层的部分表面，所述第二开口暴露所述第一半导体层的靠近所述发光层的部分表面；
第一焊盘，设置于所述第一开口内，并与所述电流扩展层连接；
以及，第二焊盘，设置于所述第二开口内，并与所述第一半导体层连接。
7.如权利要求6所述的发光二极管芯片，其特征在于，部分所述第一焊盘与部分所述第二焊盘凸出于所述绝缘层的背离所述第一半导体层的表面。
8.如权利要求6所述的发光二极管芯片，其特征在于，
所述第一焊盘包括：与所述电流扩展层接触的第一银层；
所述第二焊盘包括：与所述第一半导体层接触的第二银层。
9.如权利要求6所述的发光二极管芯片，其特征在于，所述电流扩展层包括透明导电层。
10.一种显示装置，其特征在于，包括：驱动电路，以及与所述驱动电路连接的发光单元；其中，所述发光单元包括如权利要求6～9中任一项所述的发光二极管芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111055788.2A CN114038952A (zh) | 2021-09-09 | 2021-09-09 | 发光二极管芯片及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111055788.2A CN114038952A (zh) | 2021-09-09 | 2021-09-09 | 发光二极管芯片及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114038952A true CN114038952A (zh) | 2022-02-11 |
Family
ID=80140156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111055788.2A Pending CN114038952A (zh) | 2021-09-09 | 2021-09-09 | 发光二极管芯片及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114038952A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456866A (zh) * | 2013-09-05 | 2013-12-18 | 深圳市智讯达光电科技有限公司 | 一种全方位发光的倒装led芯片 |
| CN104317173A (zh) * | 2014-11-14 | 2015-01-28 | 四川飞阳科技有限公司 | 一种提高剥离工艺成品率的方法 |
| CN106449924A (zh) * | 2016-08-30 | 2017-02-22 | 厦门乾照光电股份有限公司 | 一种光热电分离的倒装led芯片及其制作方法 |
| CN108172673A (zh) * | 2018-01-31 | 2018-06-15 | 江苏新广联科技股份有限公司 | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 |
| CN108183076A (zh) * | 2018-01-12 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 一种金属层剥离方法 |
| CN108511573A (zh) * | 2017-02-28 | 2018-09-07 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
| CN109599464A (zh) * | 2018-12-11 | 2019-04-09 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法与应用 |
| CN110265515A (zh) * | 2019-06-20 | 2019-09-20 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
| CN110690327A (zh) * | 2019-09-11 | 2020-01-14 | 佛山市国星半导体技术有限公司 | 一种高亮度紫光led芯片的制备方法及led芯片 |
| CN111710761A (zh) * | 2020-06-29 | 2020-09-25 | 湘能华磊光电股份有限公司 | 一种led芯片制备方法 |
| CN213878129U (zh) * | 2020-12-30 | 2021-08-03 | 深圳市辰中科技有限公司 | 一种发光二极管芯片、背板、显示面板 |
| CN113257959A (zh) * | 2021-04-09 | 2021-08-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
-
2021
- 2021-09-09 CN CN202111055788.2A patent/CN114038952A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103456866A (zh) * | 2013-09-05 | 2013-12-18 | 深圳市智讯达光电科技有限公司 | 一种全方位发光的倒装led芯片 |
| CN104317173A (zh) * | 2014-11-14 | 2015-01-28 | 四川飞阳科技有限公司 | 一种提高剥离工艺成品率的方法 |
| CN106449924A (zh) * | 2016-08-30 | 2017-02-22 | 厦门乾照光电股份有限公司 | 一种光热电分离的倒装led芯片及其制作方法 |
| CN108511573A (zh) * | 2017-02-28 | 2018-09-07 | 山东浪潮华光光电子股份有限公司 | 一种GaN基发光二极管芯片的制备方法 |
| CN108183076A (zh) * | 2018-01-12 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 一种金属层剥离方法 |
| CN108172673A (zh) * | 2018-01-31 | 2018-06-15 | 江苏新广联科技股份有限公司 | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 |
| CN109599464A (zh) * | 2018-12-11 | 2019-04-09 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法与应用 |
| CN110265515A (zh) * | 2019-06-20 | 2019-09-20 | 合肥彩虹蓝光科技有限公司 | 一种发光二极管芯片及其制造方法 |
| CN110690327A (zh) * | 2019-09-11 | 2020-01-14 | 佛山市国星半导体技术有限公司 | 一种高亮度紫光led芯片的制备方法及led芯片 |
| CN111710761A (zh) * | 2020-06-29 | 2020-09-25 | 湘能华磊光电股份有限公司 | 一种led芯片制备方法 |
| CN213878129U (zh) * | 2020-12-30 | 2021-08-03 | 深圳市辰中科技有限公司 | 一种发光二极管芯片、背板、显示面板 |
| CN113257959A (zh) * | 2021-04-09 | 2021-08-13 | 深圳市思坦科技有限公司 | 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2161752B1 (en) | Light-emitting device | |
| KR102040748B1 (ko) | 반도체 발광소자 | |
| US8546819B2 (en) | Light emitting device and fabrication method thereof | |
| KR101047720B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| CN108172673B (zh) | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 | |
| CN102386313B (zh) | 发光器件、发光器件封装和灯单元 | |
| CN102237453B (zh) | 发光器件及其制造方法、发光器件封装以及照明系统 | |
| KR102530758B1 (ko) | 반도체 발광소자 패키지 | |
| TW202029533A (zh) | 發光元件及其製造方法 | |
| TW202029529A (zh) | 發光元件及其製造方法 | |
| CN110085719A (zh) | 倒装发光二极管芯片以及倒装发光二极管芯片制备方法 | |
| CN112968101B (zh) | 微型led芯片及其制作方法 | |
| CN113270522A (zh) | 一种微发光二极管芯片、其制作方法及显示装置 | |
| CN114023855B (zh) | 发光二极管芯片及其制备方法、显示装置 | |
| CN115602775A (zh) | 一种倒装高压发光二极管芯片及其制备方法 | |
| CN114038952A (zh) | 发光二极管芯片及其制备方法、显示装置 | |
| CN102201508A (zh) | 发光二极管芯片及其制作方法 | |
| CN114464710A (zh) | 一种led芯片及其制备方法 | |
| EP3852154A1 (en) | Light-emitting element | |
| KR101026216B1 (ko) | 발광 다이오드 및 그의 제조방법 | |
| KR100891800B1 (ko) | 발광소자 어레이 제조방법 및 발광소자 어레이 | |
| TW201705538A (zh) | 具有高效率反射結構之發光元件 | |
| CN112310259A (zh) | 发光二极管元件及其制造方法 | |
| CN216749934U (zh) | 发光二极管芯片及显示装置 | |
| CN114023854B (zh) | 发光二极管芯片及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220211 |
|
| RJ01 | Rejection of invention patent application after publication |