CN112310259A - 发光二极管元件及其制造方法 - Google Patents

发光二极管元件及其制造方法 Download PDF

Info

Publication number
CN112310259A
CN112310259A CN202010756082.8A CN202010756082A CN112310259A CN 112310259 A CN112310259 A CN 112310259A CN 202010756082 A CN202010756082 A CN 202010756082A CN 112310259 A CN112310259 A CN 112310259A
Authority
CN
China
Prior art keywords
current blocking
edge
substrate
led
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010756082.8A
Other languages
English (en)
Inventor
王心盈
叶宗勋
林昱伶
胡柏均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Epistar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epistar Corp filed Critical Epistar Corp
Publication of CN112310259A publication Critical patent/CN112310259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开一种发光二极管元件及其制造方法，其中该发光二极管元件包含：一半导体叠层；一第一电流阻挡图块以及一第二电流阻挡图块，形成于半导体叠层上且彼此分离；以及多个电极，形成于半导体叠层上且电连接半导体叠层；其中，多个电极其中之一位于第一电流阻挡图块上；以及第二电流阻挡图块不与多个电极重叠。

Description

发光二极管元件及其制造方法
技术领域
本发明涉及一种发光二极管元件及其制造方法，特别是涉及一种具有电流阻挡图块的发光二极管元件以及相关制造方法。
背景技术
发光二极管(Light-Emitting Diode，LED)具有耗能低、低发热、操作寿命长、防震、体积小、以及反应速度快等良好特性，因此适用于各种照明及显示用途。
传统的LED，采用的化合物半导体材料，利用P型半导体中的空穴跟N型半导体中的电子，两者结合后所产生的光子(photon)来产生光线。在现有的LED中，电极附近容易发生电流拥堵(current crowding)。因此，有的LED使用透明导电层以及电流阻挡层(currentblocking layer)，使得电流分布比较平均，提高发光效率。
发明内容
本发明公开一种发光二极管元件，包含：一半导体叠层；一第一电流阻挡图块以及一第二电流阻挡图块，形成于半导体叠层且彼此分离；以及多个电极，形成于半导体叠层上且电连接半导体叠层；其中，多个电极其中之一位于第一电流阻挡图块上；以及第二电流阻挡图块不与多个电极重叠。
本发明公开一种发光二极管元件，包含：一基底，包含一第一边缘以及一相对于第一边缘的一第二边缘；一半导体叠层位于基底上；一第一电流阻挡图块以及一第二电流阻挡图块，形成于半导体叠层上且彼此分离；以及一电极，形成于半导体叠层上以及第一电流阻挡图块上；其中，第一电流阻挡图块切齐于第一边缘且第二电流阻挡图块切齐于第二边缘。
本发明公开一种发光二极管元件，包含：一基底，包含一上表面、一第一边缘以及一相对于第一边缘的一第二边缘；一半导体叠层位于基底之上；一电流阻挡图块，形成于半导体叠层上且位于第一边缘；以及一电极，形成于电流阻挡图块上；其中，上表面包含一周围区不被半导体叠层所覆盖，电流阻挡图块覆盖半导体叠层的一侧壁以及周围区。
附图说明
图1为本发明一实施例的LED元件1的上视图；
图2为LED元件1的剖面示意图；
图3A至图3H为LED元件1在各个制作工艺阶段的剖面示意图；
图4A至图4H为LED元件1在各个制作工艺阶段的上视图；
图5为本发明另一实施例的LED元件2的示意图；
图6为LED元件2在一晶片WF2中，尚未执行切割制作工艺的上视图；
图7为本发明另一实施例的LED元件3于一晶片WF3中，尚未执行切割制作工艺的上视图；
图8A为图7中，沿着X-X线段的剖面示意图；
图8B为本发明另一实施例于图7中沿着X-X线段的剖面示意图。
符号说明
1、2、3 LED元件
10、10a～10h LED单元
102 基底
104 第一半导体层
106 发光层
108 第二半导体层
112 透明导电层
20、20’ 第一电极
201、201’ 第一垫部
202、202’ 第一延伸部
30、30’ 第二电极
301、301’ 第二垫部
302、302’ 第二延伸部
36a 第一焊垫
36b 第二焊垫
50 绝缘结构
501、502 开口
60 连接电极
182 上表面
CB1、CB2、CB3、CB4、CB5、CB6、CB7、CB8、CB9、CB10、CB11、CB12、CBB、CBB1、CBB2、CBB3、CBB4 电流阻挡图块
CE1、CE2、CE3、CE4、CE5、CE6、CE7、CE8 边缘
CL 预定切割线
MS1、MS2、MS3、MS4、MS5、MS8、MS9 高台
SCRB 切割道
TRCH 沟槽
WF1、WF2、WF3 晶片
具体实施方式
下文中，将参照图示详细地描述本发明的示例性实施例，已使得本发明领域技术人员能够充分地理解本发明的精神。本发明并不限于以下的实施例，而是可以以其他形式实施。在本说明书中，有一些相同的符号，其表示具有相同或是类似的结构、功能、原理的元件，且为业界具有一般知识能力者可以依据本说明书的教导而推知。为说明书的简洁度考虑，相同的符号的元件将不再重述。
图1为依据本发明一实施例的一种发光二极管元件(LED元件)1的上视图，图2为图1中LED元件1沿A-A’线段的剖面示意图。
请参考图1及图2，LED元件1包含有基底102、多个发光二极管单元(LED单元)10(10a、10b)设置于基底102上，各LED单元10分别包含第一半导体层104、发光层106、第二半导体层108、电流阻挡层CB1、CB2、及CB3、透明导电层112、第一电极20、第二电极30以及连接电极60，以连接电极60将各LED单元10电连接达到串联及/或并联，形成一LED阵列，并利用焊垫36a及36b以倒装方式与外部电源或外部电子元件达成连接。
图3A至图3H为图2的LED元件1在各个制作工艺阶段的剖面示意图。图4A至图4H为图1的LED元件1在一晶片WF1上时，各个制作工艺阶段的局部上视图。
请参阅图3A。基底102可以是一成长基板，包括用于生长磷化镓铟(AlGaInP)的砷化镓(GaAs)基板、及磷化镓(GaP)基板，或用于生长氮化铟镓(InGaN)或氮化铝镓(AlGaN)的蓝宝石(Al2O3)基板，氮化镓(GaN)基板，碳化硅(SiC)基板、及氮化铝(AlN)基板。在一实施例中，基底102为一透明的蓝宝石基底。基底102的上表面182具有图案化结构，在另一实施例中，基底上表面182也可以是平面。第一半导体层104、发光层106、以及第二半导体层108依序叠加形成于基底102的上表面182上，形成一半导体叠层。举例来说，在本发明的一实施例中，可以通过有机金属化学气相沉积(MOCVD)、分子束外延法(MBE)、氢化物气相外延(HVPE)或离子镀，例如溅镀或蒸镀等方式，在基底102上形成半导体叠层。
在一实施例中，半导体叠层还可包含一缓冲结构(图未示)位于第一半导体层104与基底102之间。缓冲结构可减小上述的晶格不匹配并抑制错位，从而改善外延品质。缓冲层的材料包括半导体材料，例如III-V族半导体材料的GaN、AlGaN或AlN。在一实施例中，缓冲结构包括多个子层(图未示)。子层包括相同材料或不同材料。在一实施例中，缓冲结构包括两个子层，其中第一子层的生长方式为溅镀，第二子层的生长方式为MOCVD。在一实施例中，缓冲层另包含第三子层。其中第三子层的生长方式为MOCVD，第二子层的生长温度高于或低于第三子层的生长温度。在一实施例中，第一、第二及第三子层包括相同的材料，例如AlN。在本发明的一实施例中，第一半导体层104和第二半导体层108，例如为包覆层(cladding layer)或局限层(confinement layer)，具有不同的导电型态、电性、极性或用于提供电子或空穴的掺杂元素。例如，第一半导体层104是n型半导体，以及第二半导体层108是p型半导体。发光层106形成于第一半导体层104与第二半导体层108之间。电子与空穴在电流驱动下在发光层106中结合，将电能转换成光能以发光。可通过改变半导体叠层中一个或多个层别的物理特性和化学组成，来调整LED元件1或半导体叠层所发出的光的波长。
半导体叠层的材料包括AlxInyGa(1-x-y)N或AlxInyGa(1-x-y)P的III-V族半导体材料，其中0≤x，y≤1；x+y≤1。根据发光层的材料，当半导体叠层的材料是AlInGaP系列时，可以发出波长介于610nm和650nm之间的红光或波长介于550nm和570nm之间的黄光。当半导体叠层的材料是InGaN系列时，可以发出波长介于400nm和490nm之间的蓝光或深蓝光或波长介于490nm和550nm之间的绿光。当半导体叠层的材料是AlGaN系列时，可以发出波长介于400nm和250nm之间的UV光。发光层106可以是单异质结构(single heterostructure；SH)、双异质结构(double heterostructure；DH)、双面双异质结构(double-side doubleheterostructure；DDH)、多重量子阱(multi-quantum well；MQW)。发光层106的材料可以是i型、p型或n型半导体。
接着，请同时参阅图3B以及图4A，半导体叠层经过蚀刻后，产生彼此分离的高台MS1、MS2。在本说明书中，为了图示的简洁以及易懂，并没有所有的零件与图块都加上符号，业界具有一般知识能力者可以依据本说明书的教导而推知。举例来说，图4A中只有标示两个高台MS1、MS2，而其他具有与高台MS1、MS2一样轮廓，但没有标示的，都是高台。高台之外的区域，曝露出了第一半导体层104，如同图3B所示。
接着，请同时参阅图3C以及图4B，晶片WF1上的半导体叠层再经过一次蚀刻后，产生彼此分离的LED单元10(10a、10b)。如同图4B所示，LED单元10a、10b分别包含高台MS1、MS2。LED单元10之外的区域，则曝露出了基底102的上表面182，如同图3C所示。LED单元10之间的区域，包含两相邻LED单元10面对彼此的半导体叠层侧壁以及基底102的上表面182，形成沟槽TRCH。在后续制作工艺中，完成电连接后的多个LED单元10构成单一的LED元件1，接着将对晶片WF1进行一切割分离制作工艺，将各LED元件1分割开来。此时，各LED元件1周围的沟槽TRCH则作为切割分离制作工艺的切割道SCRB。
请同时参阅图3D以及图4C，接着在LED单元10及沟槽TRCH上形成一电流阻挡图块CB1、CBB。电流阻挡图块CB1、CBB的形成方式举例来说，先在LED单元10上沉积形成一绝缘材料层(图未绘示)，绝缘材料例如为氧化硅、氮化硅、氧氮化硅、氧化钛、氧化铝或上述材料的组合或叠层。绝缘材料层可以是单层或是多层所形成的堆叠。例如，绝缘材料层是由不同折射率的绝缘材料交互堆叠所组成的分布式布拉格反射结构(distributed Braggreflector)。接着进行图案化绝缘材料层步骤，可以一光刻制作工艺以及一蚀刻制作工艺，图案化绝缘材料层，而得到如图3D与图4C的电流阻挡图块CB1、CBB。电流阻挡图块CB1位于LED单元10a的第二半导体层108上，电流阻挡图块CBB位于沟槽TRCH，覆盖沟槽TRCH内基底102的上表面182并延伸至LED单元10的半导体叠层侧壁以及部分第二半导体层108上。
请同时参阅图3E以及图4D，接着在LED单元10上形成透明导电层112。透明导电层112覆盖电流阻挡图块CB1以及部分的电流阻挡图块CBB。在图4D中，由上视观之，每个LED单元10上的透明导电层112会内缩于相对应的高台MS1、MS2，因此一透明导电层112的边界大约跟一相对应的高台MS1、MS2的边界保持有一固定的距离。但这只是一个例子，本发明并不限于此。透明导电层112可以是金属或是透明导电材料，透明导电层112可以是由金属形成的具有透光性的薄电极层，透明导电材料对于发光层106所发出的光线为透明，包含铟锡氧化物(ITO)、氧化锌(ZnO)、氧化铝锌(AZO)、氧化镓锌(GZO)、或铟锌氧化物(IZO)等材料。
接着，请同时参阅图3F以及图4E，接着在LED单元10上形成一电极层，其被图案化而形成第一电极20、第二电极30以及连接电极60。电极层的材料包含金属，例如铬(Cr)、钛(Ti)、金(Au)、铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、铑(Rh)或铂(Pt)等金属或上述材料的合金或叠层。第一电极20形成在LED单元10b的第一半导体层104上，包含第一垫部201与延伸自第一垫部201的第一延伸部202。第一电极20与第一半导体层104电连接。第二电极30形成在LED单元10a的透明导电层112上，与透明导电层112及第二半导体层108电连接，包含第二垫部301与延伸自第二垫部301的第二延伸部302。在其他各LED单元10上，同样设有第一延伸部202与其第一半导体层104电连接，以及第二延伸部302与其第二半导体层108电连接。连接电极60形成在电流阻挡图块CBB上，连接一个LED单元10上的第一延伸电极202和相邻LED单元10上的第二延伸电极302，使LED单元10形成串联式LED阵列。在另一实施例中，连接电极60连接两相邻LED单元10上的第一延伸部202，及/或连接电极60连接两相邻LED单元10上的第二延伸部302，使LED单元22形成并联或是串并联等不同的LED阵列。
接着，请同时参阅图3G以及图4F，接着在各LED单元10上以及沟槽TRCH上形成一绝缘结构50，其被图案化而在对应第一垫部201与第二垫部301分别具有开孔501、502。绝缘结构50包含氧化硅、氮化硅、氧氮化硅、氧化钛、氧化铝或上述材料的组合或叠层。绝缘结构50可以是单层或是多层所形成的堆叠，在一实施例中，绝缘结构50是由不同折射率的绝缘材料构成的多个子层交互堆叠所组成的分布式布拉格反射结构(distributedBraggreflector)，在倒装应用中，可以使LED元件1增加出光面的出光。在另一实施例中，基底102的上表面182相对侧的表面上，即基底102的下表面上，包含一绝缘结构(图未示)，绝缘结构可由不同折射率的绝缘材料构成的多个子层交互堆叠所组成的分布式布拉格反射结构。
请同时参阅图3H以及图4G，接着在绝缘结构50上形成一第一焊垫36a与一第二焊垫36b。第一焊垫36a设置于LED单元10b上，通过开孔501跟下方的第一电极20电连接，而第二焊垫36b则设置于LED单元10a上，通过开孔502跟下方的第二电极30电连接。在一实施例中，第一焊垫36a与第二焊垫36b用来和一载板(图未示)上的电路接合，以达到和外部电子元件或外部电源的连接。在另一实施例中，第一焊垫36a与一第二焊垫36b可省略，通过第一电极20和第二电极30达到和外部电子元件或外部电源的连接。
接着，请参阅图4H，晶片WF1进行切割分离制作工艺(dicing)。在此步骤中，沿着各LED元件1周围的切割道SCRB，以预定切割线CL将晶片WF1分割成多个独立的LED元件1。在一实施例中，用激光自基底102的下表面照射，并聚焦于基底102内部，使基底102内部对应预定切割线CL的位置、或对应预定切割线CL两侧的位置形成变质区(图未示)，再施以一外力，使得自变质区沿着基底102的晶面形成裂痕，将基底102以及其上方的绝缘结构50分割开，形成独立的LED元件1。
图1与图2显示了从图4H上分割下来的LED元件1。经历了切割分离制作工艺后，LED元件1具有四个边缘CE1、CE2、CE3与CE4。边缘CE1相对于边缘CE3，边缘CE2相对于边缘CE4。于本实施例中，LED元件1的边缘为基底102的边缘。
从图1与图2中可以发现，LED元件1由两个LED单元10(10a、10b)所电性串联而成。图1中的连接电极60与LED单元10a及10b部分重叠，并跨过LED单元10a及10b之间的沟槽TRCH，将LED单元10a及10b电性串联在一起。第二电极30为LED元件1的阳极，具有第二垫部301以及第二延伸部302。第一电极20作为LED元件1的阴极，具有第一垫部201以及第一延伸部202。在本实施例中，LED元件1包含两个LED单元10，在其他实施中，LED元件1可包含更多的LED单元10串联及/或并联。在其他实施例中，第一电极20不具有第一延伸部202及/或第二电极30不具有第二延伸部302。
在尚未将晶片WF1分割成独立的LED元件1前，如同图4H所示，电流阻挡图块CBB跨过了切割道SCRB，同时位于两个相邻LED元件1上，并接触切割道SCRB内基底102的上表面182，成为一跨界电流阻挡图块。接着在切割制作工艺中，不只沿着切割道SCRB切开了基底102，同时也切割开了电流阻挡图块CBB。完成切割分离制作工艺后，LED元件1具有一周围区，沿着基底102环绕LED单元10a及10b。在本实施例中，在晶片WF1是以各LED元件1周围的沟槽TRCH作为切割道SCRB，又沟槽TRCH的底部为基底102的上表面182，因此本实施例中的周围区即由LED元件1周围所露出的基底102的上表面182所构成，不被半导体叠层所覆盖且环绕半导体叠层。如同图1所示，电流阻挡图块CBB在LED元件1遗留下来成为电流阻挡图块CB2，而另一电流阻挡图块CBB在LED元件1上遗留下来成为电流阻挡图块CB3。CB2及CB3位于周围区上，可以从图1得知，电流阻挡图块CB2与基底102共享边缘CE3，而电流阻挡图块CB3与基底102共享边缘CE1。即，电流阻挡图块CB2大致切齐于边缘CE3，而电流阻挡图块CB3大致切齐于CE1。在本发明一实施例中，电流阻挡图块与基底共享边缘、电流阻挡图块切齐或大致切齐边缘指的是：在一侧视观之，电流阻挡图块的一侧壁与基底的一侧壁相连接；在一实施例中，电流阻挡图块的侧壁与基底的侧壁相连接且呈共平面。在另一实施例中，CB2及CB3位于周围区上，电流阻挡图块CB2的一边缘邻近边缘CE3，电流阻挡图块CB3的一边缘邻近边缘CE1，电流阻挡图块CB2及电流阻挡图块CB3其中一个未与其邻近边缘切齐，另一个电流阻挡图块与其邻近边缘切齐。在另一实施例中电流阻挡图块CB2及电流阻挡图块CB3都未与其邻近边缘切齐，电流阻挡图块CB2及电流阻挡图块CB3的侧壁都不与基底的一侧壁相连接。
电流阻挡图块CB2与CB3分别位于LED单元10之间的沟槽TRCH上。电流阻挡图块CB2与连接电极60重叠，且由上视观之，电流阻挡图块CB2的宽度大于连接电极60的宽度。当LED单元10为电连接时，电流阻挡图块CB2用来确保连接电极60与LED单元10半导体叠层侧壁之间的绝缘性，预防连接电极60以及与其相连的第一延伸部202、第二延伸部302使LED单元10a中的第一半导体层104，短路于LED单元10b中的第一半导体层104。电流阻挡图块CB3没有与任何电极重叠。
请参阅图4C，电流阻挡图块CBB跨过切割道SCRB，可以防止图案化绝缘材料层以形成电流阻挡图块时，因为例如过蚀刻(over-etch)而造成后续形成在其上方的连接电极60误连接LED单元10而造成的短路问题。在一实施例中，图案化绝缘材料层的方法，可以采用湿蚀刻，利用蚀刻溶液去除掉未受到光致抗蚀剂保护的绝缘材料层，保留下来的绝缘材料层则形成了电流阻挡图块CBB、CB1。只是，现有技术中，湿蚀刻绝缘材料层的过程中，位于切割道与沟槽中的绝缘材料层蚀刻速率比较快，容易产生过蚀刻，使得原本应该被保留下来的绝缘材料层，例如从电流阻挡图块的预定边界开始，沿着沟槽及切割道，被部分去除掉了。过蚀刻如果发生，切割道及沟槽中的绝缘材料层可能消失，使得最后形成的电流阻挡图块所覆盖的范围，比原本预定的范围来得退缩，无法确保连接电极与LED单元在沟槽附近的电绝缘性，而造成连接电极错误地短路至LED单元的第一半导体层。当连接电极越靠近LED元件的边缘时，也就是其下方的电流阻挡图块的预定边界越靠近切割道时，此问题发生的可能性越高。在独立的LED元件1完成后，电流阻挡图块CB2将可以适当地电性隔绝连接电极60与LED单元10a、10b。
因为电流阻挡图块CBB跨过切割道SCRB延伸到另一LED元件1上，因此在切割后，在各LED元件1上遗留下电流阻挡图块CB3。电流阻挡图块CB3并没有与任何电极重叠，也就是说，电流阻挡图块CB3上并不具有任何电极。电流阻挡图块CB3与基底102共享边缘CE1。
图5显示本发明另一实施例的LED元件2。与LED元件1不同的是，LED元件2包含六个依序串接的LED单元10(10c-10h)以2×3的矩阵排列。图6显示晶片WF2的局部上视图，其沿着切割道SCRB中的预定切割线CL切割后，可以产生多个图5中的LED元件2。图5与图6中，示范性地标示了高台MS3、MS4、MS5、MS8、电流阻挡图块CB4、CB5、CB6、CB7、CB8、CB9、CB10、CBB1、CBB2、透明导电层112、第一电极20’、第二电极30’、连接电极60、预定切割线CL、切割道SCRB、沟槽TRCH、边缘CE5、CE6、CE7、CE8。虽然图5与图6中，并没有所有的元件都加上符号，但本技术领域具有一般知识能力者可以依据本说明书前述LED元件1的教导而推知。
在本实施例中，LED单元10h上的第一电极20’包含第一垫部201’以及第一延伸部202’，LED单元10c上的第二电极30’包含第二垫部301’以及第二延伸部302’。在另一实施例中，LED单元10h上的第一电极20’不包含第一延伸部202’，及/或LED单元10c上的第二电极30’不包含第二延伸部302’。第一垫部201’与第二垫部301’可用来打线(wiring bonding)，使LED元件2与外部电源或外部电子元件达成连接。
从图5可知，LED元件2包含串联的六个LED单元10，具有四个边缘CE5、CE6、CE7、CE8。边缘CE5相对于边缘CE7，边缘CE6相对于边缘CE8。在本实施例中，LED元件2的边缘为基底102的边缘。六个LED排列成2×3的矩阵。电流阻挡图块CB7与CB9大致切齐边缘CE5，而电流阻挡图块CB6与CB8大致切齐边缘CE7。如同LED元件1，LED元件2具有一周围区，沿着基底102环绕LED单元10c～10h，周围区由LED元件2周围所露出的基底102的上表面182所构成，不被半导体叠层所覆盖且环绕半导体叠层。电流阻挡图块CB6、CB7、CB8及CB9位于周围区上。在另一实施例中，电流阻挡图块CB6、CB7、CB8及CB9位于周围区上，电流阻挡图块CB7及CB9的一边缘邻近边缘CE5，但未与边缘CE5切齐；电流阻挡图块CB6及CB8的一边缘邻近边缘CE7，但未与边缘CE7切齐。
在图6中，位于晶片WF2上的电流阻挡图块CBB1与CBB2都是跨界电流阻挡图块，每个都跨过切割道SCRB。因此，晶片WF2经过切割后，图5中的电流阻挡图块CB7，由电流阻挡图块CBB1的一部分所构成，而电流阻挡图块CB6，由另一电流阻挡图块CBB1的一部分所构成；类似的，图5中的电流阻挡图块CB9，由电流阻挡图块CBB2的一部分所构成，而电流阻挡图块CB8，由另一电流阻挡图块CBB2的一部分所构成。
如同图5所示，电流阻挡图块CB7与电流阻挡图块CB8并没有与任何的电极相重叠，也就是说，电流阻挡图块CB7与电流阻挡图块CB8上并不具有任何电极。电流阻挡图块CB6跨过了LED单元10d与10e之间的沟槽TRCH，电流阻挡图块CB7跨过了LED单元10c与10f之间的沟槽TRCH。CB8、CB9也分别跨过相邻LED单元10之间的沟槽TRCH。在另一实施例中，基底102的上表面182相对侧的表面上，即基底102的下表面上，包含一反射层(图未示)，反射层可由金属或绝缘材料构成。反射层包含由不同折射率的绝缘材料交互堆叠所组成的分布式布拉格反射结构。反射层亦可包含由分布式布拉格反射结构及金属层构成的全方位反射器(Omni-Directional reflector,ODR)。
类似于LED元件1，LED元件2在制作工艺中因为有跨界电流阻挡图块CBB1与CBB2的存在，可避免电流阻挡图块CB6与CB9因过蚀刻而造成后续形成在其上方的连接电极60因误连接LED单元10而造成的短路问题，举例来说，连接电极60错误地将LED单元10d短路到LED单元10e中的第一半导体层104。
不同于前述实施例的LED元件1和LED元件2在晶片中以各LED元件之间的沟槽TRCH作为切割道SCRB，在另一实施例中(图未示)，在LED元件的制作工艺中，并未在各LED元件间形成沟槽TRCH以作为切割道SCRB，而是使各LED元件的第一半导体层104相连接，并在相邻LED元件之间相连接的第一半导体层104预留一宽度的区域作为切割道SCRB。跨过切割道SCRB的电流阻挡图块(例如前述实施例中的CBB、CBB1与CBB2)位于切割道SCRB中相连接的第一半导体层104上。在后续切割制作工艺中，沿着切割道SCRB以预定切割线CL切割电流阻挡图块、第一半导体层以及基底，将各LED元件分割开。被切割后的电流阻挡图块的边缘以及第一半导体层104的边缘都与LED元件的边缘切齐。或是，以一侧视观之，被切割后的电流阻挡图块的一侧壁与第一半导体层104的侧壁及基底102的侧壁相连接，且各侧壁之间呈共平面，或不共平面。
本发明并不限于具有LED串/并联阵列的LED元件，也可以适用于具有单一LED单元的LED元件，例如本发明另一实施例LED元件3。图7显示一晶片WF3的局部上视图，其沿着切割道SCRB以预定切割线CL切割后，形成数个LED元件3。如图7所示，被预定切割线CL所包围的范围即为一LED元件3的上视图。图8A显示图7中，沿着X-X线段的剖面示意图。
如图7及图8A所示，LED元件3包含基底102、第一半导体层104、发光层106及第二半导体层108依序形成于基底102上、高台MS9、电流阻挡图块CB11、CB12、CBB3、CBB4、透明导电层112、第一电极20、第二电极30、绝缘结构50、第一焊垫36a以及第二焊垫36b。类似于LED元件1，高台MS9以外的区域是暴露出的第一半导体层104的上表面，第一电极20设置于第一半导体层104上，包含第一垫部201与第一延伸部202。电流阻挡图块CB11位于第二半导体层108上，透明导电层112位于电流阻挡图块CB11及第二半导体层108上，第二电极30设置于透明导电层112上，包含第二垫部301与第二延伸部302。绝缘结构50覆盖高台MS9、切割道SCRB以及第一半导体层104，包含开孔501及502分别对应设置在第一垫部201与第二垫部301上方，使得其上方的第一焊垫36a经由开孔501与第一半导体层104电连接，第二焊垫36b经由开孔502与第二半导体层108电连接。LED元件3利用第一焊垫36a与第二焊垫36b和一载板(图未示)上的电路接合，以达到和外部电子元件或外部电源的连接。LED元件3的各层的结构、材料以及制作工艺等可通过前述实施例LED元件1的相关说明得到教示，在此不加以赘述。
在本实施例中，第一电极20沿着LED元件3的两个对边设置，也就是沿着LED元件3的两边的切割道SCRB设置。电流阻挡图块CB12设置于第一垫部201下方，电流阻挡图块CBB3及CBB4分开设置于第一延伸部202下方。电流阻挡图块CB12、CBB3及CBB4隔绝第一电极20与第一半导体层104接触，使得第一电极20与第一半导体层104间隔地接触，增加电流散布效果。此外，当发光层106照射到电流阻挡图块CB12、CBB3及CBB4时，电流阻挡图块CB12、CBB3及CBB4材料的折射率特性提供了将光摘出的路径，减少光被第一电极20吸收的比例。
如同前述的实施例，在LED元件3的制作过程中，晶片WF3中各LED元件3之间形成有沟槽作为切割道SCRB，再沿着切割道SCRB以预定切割线CL将各LED元件3分割开。被切割独立的LED元件3包含一周围区，由LED元件3周围所露出的基底102的上表面182所构成。然而，在图案化绝缘材料层以形成电流阻挡图块时，切割道中及其附近的绝缘材料层被蚀刻的速率较快，容易发生过蚀刻的问题。当过蚀刻发生时，电流阻挡图块的边界可能退缩到第一延伸部202之下，使得原先通过电流阻挡图块隔绝第一电极20与第一半导体层104接触的区域变成第一电极20与第一半导体层104部分接触或全部接触。如此将影响电流散布的效果，也影响LED元件3的出光。在本实施例中，将电流阻挡图块CBB3与CBB4跨过切割道SCRB并覆盖基底102的上表面182，可以避免电流阻挡图块CBB3与CBB4因为过蚀刻而发生边界退缩至电极下方影响LED元件3光电特性。因此，当切割完成形成独立的LED元件3后，被切割后的电流阻挡图块CBB3与CBB4从第一延伸部202下方延伸覆盖第一半导体层104的侧壁以及基底102的上表面182，如图8A所示。此外，如同前述实施例LED元件1，被切割后的电流阻挡图块CBB3与CBB4位于周围区上，其边缘与LED元件3的边缘切齐。或是，以一侧视观之，被切割后的电流阻挡图块CBB3与CBB4的一侧壁与基底102的侧壁相连接，其中各侧壁之间呈共平面或非共平面。在本实施例中，LED元件3的边缘为基底102的边缘。在另一实施例中，被切割后的电流阻挡图块CBB3与CBB4位于周围区上，其边缘与LED元件3的边缘未切齐。
图8B为另一实施例的LED元件3’于图7中沿着X-X线段的剖面示意图。图8B与图8A的差异在于，图8B中的各LED元件3’周围的切割道SCRB并非以沟槽TRCH形成。而是相邻LED元件3’的第一半导体层104为相连接，且在此相连接的第一半导体层104上预留一宽度的区域作为切割道SCRB，电流阻挡图块CBB3与CBB4位于此相连接的第一半导体层104上，第一电极20形成于电流阻挡图块CBB3与CBB4之上。在后续切割制作工艺中，沿着切割道SCRB以预定切割线CL切割电流阻挡图块CBB3、第一半导体层104以及基底102，将各LED元件3’分割开，形成独立的LED元件3’，LED元件3’包含一周围区，由LED元件3’周围所露出的第一半导体层104上表面所构成。被切割后的电流阻挡图块CBB3与CBB4位于周围区上，且其边缘以及第一半导体层104的边缘都与LED元件3’的边缘切齐。或是，以一侧视观之，被切割后的电流阻挡图块CBB3与CBB4的一侧壁与第一半导体层104的侧壁及基底102的侧壁相连接，其中各侧壁之间呈共平面。
上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本发明所属技术领域中具有通常知识者均可在不违背本发明的技术原理及精神的情况下，对上述实施例进行修改及变化。因此凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (10)

1.一种发光二极管元件，其特征在于，包含：
半导体叠层；
第一电流阻挡图块以及第二电流阻挡图块，形成于该半导体叠层上且彼此分离；以及
多个电极，形成于该半导体叠层上且电连接该半导体层；
其中，该些电极其中之一位于该第一电流阻挡图块上；以及
该第二电流阻挡图块不与该多个电极重叠。
2.如权利要求1所述的发光二极管元件，还包含基底；其中：
该半导体叠层包含彼此分离的多个发光二极管单元形成于该基底上，彼此之间以沟槽分离；
该第一电流阻挡图块以及该第二电流阻挡图块位于该沟槽上；以及
与该第一电流阻挡图块相重叠的该电极电连接该些发光二极管单元。
3.如权利要求1所述的发光二极管元件，还包含基底，其中该半导体叠层位于该基底上；
该基底包含第一边缘以及相对于该第一边缘的第二边缘；以及
该第一电流阻挡图块切齐于该第一边缘，且该第二电流阻挡图块切齐于该第二边缘。
4.如权利要求3所述的发光二极管元件，其中该半导体叠层包含第三边缘，该第三边缘切齐于该第一边缘。
5.如权利要求3所述的发光二极管元件，其中与该第一电流阻挡图块相重叠的该电极位于该第一边缘。
6.一种发光二极管元件，其特征在于，包含：
基底，包含第一边缘以及相对于该第一边缘的第二边缘；
半导体叠层，位于该基底上；
第一电流阻挡图块以及第二电流阻挡图块，形成于该半导体叠层上且彼此分离；以及
电极，形成于该半导体叠层上以及该第一电流阻挡图块之上；
其中，该第一电流阻挡图块切齐于该第一边缘，且该第二电流阻挡图块切齐于该第二边缘。
7.一种发光二极管元件，其特征在于，包含：
基底，包含上表面、第一边缘以及相对于该第一边缘的第二边缘；
半导体叠层位于该基底之上；
电流阻挡图块，形成于该半导体叠层上且位于该第一边缘；以及
电极，形成于该电流阻挡图块上；
其中，该上表面包含周围区不被该半导体叠层所覆盖，该电流阻挡图块覆盖该半导体叠层的侧壁以及该周围区。
8.如权利要求7所述的发光二极管元件，其中该电极沿着该第一边缘设置。
9.如权利要求7或8所述的发光二极管元件，还包含：
绝缘结构，覆盖该半导体叠层以及该电极，该绝缘结构包含开口；
焊垫，位于该绝缘结构上，且经由该开口电连接该电极。
10.如权利要求7所述的发光二极管元件，其中，该电流阻挡图块切齐于该第一边缘。
CN202010756082.8A 2019-07-31 2020-07-31 发光二极管元件及其制造方法 Pending CN112310259A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108127238 2019-07-31
TW108127238A TWI830759B (zh) 2019-07-31 2019-07-31 發光二極體元件及其製造方法

Publications (1)

Publication Number Publication Date
CN112310259A true CN112310259A (zh) 2021-02-02

Family

ID=74260559

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010756082.8A Pending CN112310259A (zh) 2019-07-31 2020-07-31 发光二极管元件及其制造方法

Country Status (3)

Country Link
US (1) US20210036049A1 (zh)
CN (1) CN112310259A (zh)
TW (1) TWI830759B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122228A (zh) * 2022-01-26 2022-03-01 泉州三安半导体科技有限公司 一种半导体发光元件及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697803B1 (ko) * 2002-08-29 2007-03-20 시로 사카이 복수의 발광 소자를 갖는 발광 장치
US6869812B1 (en) * 2003-05-13 2005-03-22 Heng Liu High power AllnGaN based multi-chip light emitting diode
US7939839B2 (en) * 2008-09-11 2011-05-10 Bridgelux, Inc. Series connected segmented LED
TWI407596B (zh) * 2009-03-06 2013-09-01 Advanced Optoelectronic Tech 側邊散熱型發光二極體及其製程
KR101601624B1 (ko) * 2010-02-19 2016-03-09 삼성전자주식회사 멀티셀 어레이를 갖는 반도체 발광장치, 발광모듈 및 조명장치
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122228A (zh) * 2022-01-26 2022-03-01 泉州三安半导体科技有限公司 一种半导体发光元件及显示装置

Also Published As

Publication number Publication date
TWI830759B (zh) 2024-02-01
US20210036049A1 (en) 2021-02-04
TW202107735A (zh) 2021-02-16

Similar Documents

Publication Publication Date Title
US10749075B2 (en) Semiconductor light-emitting device
US10256387B2 (en) Light emitting diode
US9391239B2 (en) Light emitting diode
JP5450399B2 (ja) 半導体発光素子及びその製造方法
US9425359B2 (en) Light emitting diode
KR20120107874A (ko) 발광 다이오드 패키지 및 그의 제조 방법
CN104377218A (zh) 发光二极管
US20130015465A1 (en) Nitride semiconductor light-emitting device
US11430934B2 (en) Light-emitting diode device
US10937938B2 (en) Light emitting device
US20220231196A1 (en) Semiconductor light-emitting device
US11145789B2 (en) Light-emitting device
KR20110085726A (ko) 반도체 발광소자 및 이를 제조하는 방법
US11784210B2 (en) Light-emitting device and manufacturing method thereof
TWI830759B (zh) 發光二極體元件及其製造方法
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR20160145413A (ko) 적색 발광소자, 적색 발광소자의 제조방법 및 발광소자 패키지
KR102217128B1 (ko) 발광 다이오드 및 그 제조 방법
KR20130101299A (ko) 반도체 발광소자 및 그 제조 방법
KR20200002394A (ko) 발광 장치
KR20120073396A (ko) 발광 다이오드 및 그의 제조 방법
KR20110085727A (ko) 반도체 발광소자 및 이를 제조하는 방법
KR20110069376A (ko) 반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자
KR20120040125A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination