CN108172673B - 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 - Google Patents

用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 Download PDF

Info

Publication number
CN108172673B
CN108172673B CN201810096514.XA CN201810096514A CN108172673B CN 108172673 B CN108172673 B CN 108172673B CN 201810096514 A CN201810096514 A CN 201810096514A CN 108172673 B CN108172673 B CN 108172673B
Authority
CN
China
Prior art keywords
layer
dbr
flip chip
sacrificial layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810096514.XA
Other languages
English (en)
Other versions
CN108172673A (zh
Inventor
华斌
张秀敏
闫晓密
黄慧诗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Xinguanglian Semiconductor Co ltd
Jiangsu Xinguanglian Technology Co ltd
Original Assignee
Jiangsu Xinguanglian Semiconductor Co ltd
Jiangsu Xinguanglian Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Xinguanglian Semiconductor Co ltd, Jiangsu Xinguanglian Technology Co ltd filed Critical Jiangsu Xinguanglian Semiconductor Co ltd
Priority to CN201810096514.XA priority Critical patent/CN108172673B/zh
Publication of CN108172673A publication Critical patent/CN108172673A/zh
Application granted granted Critical
Publication of CN108172673B publication Critical patent/CN108172673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

本发明提供一种用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，包括以下步骤：步骤S1，提供蓝宝石衬底，首先在蓝宝石衬底上完成GaN外延层生长，GaN外延层包括自下而上的N型GaN层，量子阱发光层，P型GaN层；在P型GaN层上制备透明导电层；通过刻蚀将N型GaN层暴露；步骤S2，在芯片正面和除了衬底之外的侧面沉积DBR层；所述DBR层的第一层为牺牲层；步骤S3，在DBR层上方涂布光刻胶，通过光刻工艺，暴露DBR预刻蚀区域；步骤S4，先通过干法刻蚀工艺，将牺牲层上方的DBR层上部材料刻蚀；步骤S5，再通过湿法刻蚀工艺，将残留的牺牲层去除；步骤S6，去除光刻胶。本发明可达到精确控制DBR层的刻蚀深度的目的。

Description

用于LED倒装芯片的分布式布拉格反射镜图形的制作方法和 结构
技术领域
本发明涉及LED倒装芯片，尤其是用于LED倒装芯片的分布式布拉格反射镜。
背景技术
氮化镓（GaN）基发光二极管（LED）作为新型的绿色照明光源，具有节能、高效、体积小、效应快等优点，已逐步发展为成熟的半导体照明产业。目前在LED芯片领域，倒装芯片技术正异军突起，市场销售量逐年增加，未来是中大功率芯片的主流技术。
从性能上来说，LED倒装芯片具有低电压、高亮度、高可靠性、高饱和电流密度等特点，具有极佳的发展前景。与正装芯片的结构相比，倒装芯片在芯片正面增加了一道反射层。通常反射层的结构是金属反射层或者分布式布拉格反射镜（DBR），其中DBR结构由于具有反射率高，反射覆盖面大，电性绝缘等优点，已经成为倒装芯片反射层的主流选择。
典型的DBR结构LED倒装芯片示意图见图1。一般来说，倒装芯片结构自下而上主要包括：蓝宝石衬底1，N型GaN层2，量子阱发光层3，P型GaN层4，透明导电层5，DBR层6，金属电极10。其中，N型GaN层2，量子阱发光层3，P型GaN层4属于GaN外延层，透明导电层5的作用是和P型GaN层4形成欧姆接触，通常的材料是ITO。DBR层6通常覆盖芯片的整个正面和除衬底外的侧面，仅在电极处露出开孔，金属电极10通过DBR开孔分别与透明导电层和N型GaN层连接。
倒装芯片使用时正面向下，电极与下面的封装基板焊接，光从GaN外延层发出后，从经DBR层6反射后从蓝宝石面出射。此倒装芯片结构可适用于各种GaN基LED芯片，包括绿光、蓝光、紫光及紫外芯片。
很明显的，DBR的反射率性能直接关系着倒装芯片的亮度，是倒装芯片的关键结构。芯片用的DBR层通常使用电子束蒸发沉积，通过多层氧化硅和氧化钛的堆叠来实现，见图2。其中氧化硅的成分是SiO2，氧化钛的成分介于TiO2和Ti3O5之间，可以用TixOy来表示。由于氧化硅和氧化钛的折射率有差距，在多层叠加后，整个DBR体系具有极佳的反射率。以厚度来看，单层氧化硅的厚度一般在70-120纳米（nm），单层氧化钛的厚度在40-70nm。要得到良好的反射率，整个体系的层数在20层至50层不等，整个DBR层膜厚大约在2-5微米左右。
在芯片制程中，除了以上提到的DBR沉积制备，DBR图形刻蚀也至关重要。为了得到DBR图形，必须使用半导体行业的光刻和刻蚀工艺。刻蚀工艺有湿法刻蚀或干法刻蚀，湿法刻蚀使用化学试剂对指定材料进行化学腐蚀，干法刻蚀则使用感应耦合等离子（ICP）对材料进行物理轰击进行刻蚀。由于DBR为多层结构，一般选择干法刻蚀。然而由于干法刻蚀没有选择性，其刻蚀深度难以精确掌握。在批量生产中，只能设定刻蚀时间，然而当刻蚀速率受设备或环境影响，在一定范围内波动时，导致最终的刻蚀深度也有深有浅。刻蚀深度过浅代表DBR层没有刻干净，最终电极无法和下层材料接触导致断路。刻蚀深度过深时，代表DBR层被过分刻蚀，DBR层下方的材料也被ICP刻蚀到，会带来更多问题，如透明导电层被刻蚀则引起P型接触不良，芯片电压急剧增加。因此如何精确控制DBR层刻蚀深度，避免刻蚀不足或刻蚀过度，是一个影响倒装芯片量产的关键良率问题。
发明内容
本发明的目的在于克服现有技术中存在的不足，提供一种用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，通过在DBR层结构中增加一层牺牲层（或称为缓冲层），结合干法刻蚀和湿法刻蚀的优点，达到精确控制DBR层的刻蚀深度的目的。本发明采用的技术方案是：
一种用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，包括以下步骤：
步骤S1，提供透光的蓝宝石衬底，首先在衬底上完成GaN外延层生长，GaN外延层包括自下而上的N型GaN层，量子阱发光层，P型GaN层；在P型GaN层上制备透明导电层；通过刻蚀将N型GaN层暴露；
步骤S2，在芯片正面和除了衬底之外的侧面沉积DBR层；所述DBR层的第一层为牺牲层；
步骤S3，在DBR层上方涂布光刻胶，通过光刻工艺，暴露DBR预刻蚀区域；
步骤S4，先通过干法刻蚀工艺，将牺牲层上方的DBR层上部材料刻蚀；
步骤S5，再通过湿法刻蚀工艺，将残留的牺牲层去除；
步骤S6，去除光刻胶。
进一步地，步骤S2中，牺牲层的制作采用电子束蒸发工艺，或等离子增强化学气相沉积。
进一步地，步骤S2中，牺牲层的制备单独进行，然后制备牺牲层之上的DBR层其余部分。
进一步地，步骤S2中，DBR层制备时，第一层SiO2材料厚度加厚，然后制备第一层之上的其余部分。
进一步地，牺牲层的厚度为在500nm-2000nm。
进一步地，牺牲层采用SiO2材料。
上述工艺中的一种用于LED倒装芯片的分布式布拉格反射镜结构，其主要改进之处在于，所述结构的第一层为牺牲层，牺牲层之上为多层氧化硅和氧化钛的交替堆叠结构。
进一步地，牺牲层的厚度为在500nm-2000nm。
进一步地，牺牲层采用SiO2材料。
本发明的优点在于：通过在DBR层的第一层增加牺牲层，使DBR精确控制刻蚀深度成为可能；通过牺牲层的引入，为干法刻蚀的刻蚀深度提供了可过刻的容差，再通过湿法刻蚀，选择性的去除牺牲层，从而不会损伤到DBR下层的材料。
附图说明
图1为现有技术中典型的GaN基LED倒装芯片结构示意图。
图2为现有技术中典型LED倒装芯片用DBR的结构示意图。
图3a为本发明的衬底上生长GaN外延层示意图。
图3b为本发明的沉积DBR层示意图。
图3c为本发明的涂布光刻胶并暴露DBR预刻蚀区域示意图。
图3d为本发明的通过干法刻蚀工艺将牺牲层上方的DBR层上部材料刻蚀示意图。
图3e为本发明的通过湿法刻蚀工艺去除残留牺牲层示意图。
图3f为本发明的去除光刻胶并得到DBR图形示意图。
图3g为本发明的形成芯片电极示意图。
图4为本发明的含有牺牲层的BDR层结构示意图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
一种用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，具体工艺步骤如下：
步骤S1，如图3a所示，提供蓝宝石衬底1，首先在蓝宝石衬底1上完成GaN外延层生长，GaN外延层包括自下而上的N型GaN层2，量子阱发光层3，P型GaN层4；其中，量子阱发光层3为多层GaN结构；在P型GaN层4上制备透明导电层5；通过刻蚀将N型GaN层2暴露；
步骤S2，如图3b所示，在芯片正面和除了衬底之外的侧面沉积DBR层6，通常可使用电子束蒸发工艺沉积；
特别地，本发明涉及的DBR层6膜层设计如图4所示，与传统DBR（图2）相比，它的第一层为牺牲层601，牺牲层601的膜层比较厚，在500-2000nm；牺牲层601之上如传统的DBR，为多层氧化硅和氧化钛的交替堆叠结构；
在本例中，以SiO2作为牺牲层；牺牲层的制作可以是电子束蒸发工艺，也可以是等离子增强化学气相沉积（PECVD）；
步骤S3，如图3c所示，在DBR层6上方涂布光刻胶7，通过光刻工艺，暴露DBR预刻蚀区域701；
步骤S4，如图3d所示，先通过干法刻蚀工艺8，将牺牲层601上方的DBR层上部材料刻蚀，由于牺牲层601较厚，为干法刻蚀的刻蚀深度预留了足够的工艺窗口，即使过刻一部分，也只是刻蚀了牺牲层的一部分而不会使下方的材料被刻蚀；
步骤S5，如图3e所示，再通过湿法刻蚀工艺9，将残留的牺牲层601去除，由于湿法刻蚀的化学选择性，在牺牲层去除后自然停止不会刻蚀下层材料，特别的，在本例SiO2作为牺牲层材料，则湿法刻蚀一般使用BOE（缓冲氧化物刻蚀液）溶液；
步骤S6，如图3f所示，去除光刻胶；至此DBR图形已经完成。
后续还可以进行，
步骤S7，如图3g所示，最后通过光刻和剥离工艺，形成芯片电极10；芯片电极10包括P电极和N电极，分别和透明导电层5、N型GaN层2接触；
本发明中通过在DBR层6的第一层增加牺牲层，使DBR精确控制刻蚀深度成为可能。牺牲层的制备可以单独进行，也可以在DBR制备过程中通过大幅增加第一层SiO2厚度实施，后者工艺更为简便。通过牺牲层的引入，为干法刻蚀的刻蚀深度提供了可过刻的容差，再通过湿法刻蚀，选择性的去除牺牲层，从而不会损伤到DBR下层的材料。
本发明的技术工艺简便易行，为DBR的图形制作提供了一种新的技术方案，对GaN基LED倒装芯片的批量生产良率提升提供一种切实可行的方案。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (6)

1.一种用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，其特征在于，包括以下步骤：
步骤S1，提供透光的衬底(1)，首先在衬底(1)上完成GaN外延层生长，GaN外延层包括自下而上的N型GaN层(2)，量子阱发光层(3)，P型GaN层(4)；在P型GaN层(4)上制备透明导电层(5)；通过刻蚀将N型GaN层(2)暴露；
步骤S2，在芯片正面和除了衬底之外的侧面沉积DBR层(6)；所述DBR层(6)的第一层为牺牲层(601)；
步骤S3，在DBR层(6)上方涂布光刻胶(7)，通过光刻工艺，暴露DBR预刻蚀区域(701)；
步骤S4，先通过干法刻蚀工艺(8)，将牺牲层(601)上方的DBR层上部材料刻蚀；
步骤S5，再通过湿法刻蚀工艺(9)，将残留的牺牲层去除；
步骤S6，去除光刻胶；
牺牲层的厚度为在500nm-2000nm。
2.如权利要求1所述的用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，其特征在于，
步骤S2中，牺牲层的制作采用电子束蒸发工艺，或等离子增强化学气相沉积。
3.如权利要求1所述的用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，其特征在于，
步骤S2中，牺牲层的制备单独进行，然后制备牺牲层之上的DBR层其余部分。
4.如权利要求1所述的用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，其特征在于，
步骤S2中，DBR层制备时，第一层SiO2材料厚度加厚，然后制备第一层之上的其余部分。
5.如权利要求1所述的用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，其特征在于，
牺牲层采用SiO2材料。
6.如权利要求1所述的用于LED倒装芯片的分布式布拉格反射镜图形的制作方法，其特征在于，
衬底(1)采用蓝宝石衬底。
CN201810096514.XA 2018-01-31 2018-01-31 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 Active CN108172673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810096514.XA CN108172673B (zh) 2018-01-31 2018-01-31 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810096514.XA CN108172673B (zh) 2018-01-31 2018-01-31 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构

Publications (2)

Publication Number Publication Date
CN108172673A CN108172673A (zh) 2018-06-15
CN108172673B true CN108172673B (zh) 2023-10-13

Family

ID=62512340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810096514.XA Active CN108172673B (zh) 2018-01-31 2018-01-31 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构

Country Status (1)

Country Link
CN (1) CN108172673B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987195A (zh) * 2020-09-08 2020-11-24 湘能华磊光电股份有限公司 一种增强共晶推力的led芯片结构及其制作工艺
CN112701199A (zh) * 2021-03-23 2021-04-23 北京芯海视界三维科技有限公司 一种发光单元的制作方法及发光单元的制作装置
CN113257959B (zh) * 2021-04-09 2022-12-13 深圳市思坦科技有限公司 微型发光二极管芯片的制备方法、微型发光二极管芯片以及显示模组
CN114038952A (zh) * 2021-09-09 2022-02-11 重庆康佳光电技术研究院有限公司 发光二极管芯片及其制备方法、显示装置
CN114373835A (zh) * 2021-12-24 2022-04-19 季华实验室 微显示芯片阵列的制作方法
CN115832129A (zh) * 2023-02-22 2023-03-21 江西兆驰半导体有限公司 一种倒装led芯片制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892990A (zh) * 2005-07-06 2007-01-10 上海华虹Nec电子有限公司 一种刻蚀方法
CN104103733A (zh) * 2014-06-18 2014-10-15 华灿光电(苏州）有限公司 一种倒装发光二极管芯片及其制造方法
CN106409991A (zh) * 2016-10-31 2017-02-15 江苏新广联半导体有限公司 一种pecvd沉积dbr的倒装led芯片的制作方法
CN106504984A (zh) * 2015-09-07 2017-03-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN106611811A (zh) * 2015-10-23 2017-05-03 首尔伟傲世有限公司 具有分布式布拉格反射器的发光二极管芯片
CN107623060A (zh) * 2017-09-06 2018-01-23 佛山市国星半导体技术有限公司 一种去除dbr膜层的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
CN104969365B (zh) * 2013-02-07 2017-12-26 夏普株式会社 半导体发光元件及其制造方法
JP2015028984A (ja) * 2013-07-30 2015-02-12 日亜化学工業株式会社 半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1892990A (zh) * 2005-07-06 2007-01-10 上海华虹Nec电子有限公司 一种刻蚀方法
CN104103733A (zh) * 2014-06-18 2014-10-15 华灿光电(苏州）有限公司 一种倒装发光二极管芯片及其制造方法
CN106504984A (zh) * 2015-09-07 2017-03-15 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
CN106611811A (zh) * 2015-10-23 2017-05-03 首尔伟傲世有限公司 具有分布式布拉格反射器的发光二极管芯片
CN106409991A (zh) * 2016-10-31 2017-02-15 江苏新广联半导体有限公司 一种pecvd沉积dbr的倒装led芯片的制作方法
CN107623060A (zh) * 2017-09-06 2018-01-23 佛山市国星半导体技术有限公司 一种去除dbr膜层的制作方法

Also Published As

Publication number Publication date
CN108172673A (zh) 2018-06-15

Similar Documents

Publication Publication Date Title
CN108172673B (zh) 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构
US8735185B2 (en) Light emitting device and fabrication method thereof
US7642561B2 (en) Semiconductor light emitting diode having efficiency and method of manufacturing the same
US8114691B2 (en) Semiconductor light emitting device having textured structure and method of manufacturing the same
US8847265B2 (en) Light-emitting device having dielectric reflector and method of manufacturing the same
US20080070413A1 (en) Fabrication methods of a patterned sapphire substrate and a light-emitting diode
KR20080081934A (ko) 반도체 발광 소자 및 그 제법
KR102022659B1 (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
JP5435523B1 (ja) 半導体発光素子及びその製造方法
US11404602B2 (en) Light-emitting diode and method for manufacturing thereof
WO2015141166A1 (ja) 半導体発光装置とその製造方法
CN102468384B (zh) 蚀刻发光器件的生长层以减小漏电
TWI593137B (zh) 具有異質材料結構之發光元件及其製造方法
KR20130098760A (ko) 고효율 발광 다이오드 및 그것을 제조하는 방법
CN112234129A (zh) 微型发光二极管阵列及其制备方法
KR20100044403A (ko) 질화물 반도체 발광소자 및 그 제조방법
KR20150043748A (ko) 반도체 소자의 패턴 형성 방법
KR100604562B1 (ko) 발광 다이오드 및 그 제조방법
CN112510135A (zh) 倒装双层dbr的led芯片结构及其制作方法
TW202226615A (zh) 發光元件及其製造方法
KR20150089548A (ko) 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법
CN219642857U (zh) 一种固晶平整的倒装led芯片
KR20150089551A (ko) Dbr층 패턴을 포함하는 발광다이오드 및 이의 제조방법
JP5404808B2 (ja) 発光素子
US20230109404A1 (en) Semiconductor Light-Emitting Device And Preparation Method Thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant