CN111987195A - 一种增强共晶推力的led芯片结构及其制作工艺 - Google Patents
一种增强共晶推力的led芯片结构及其制作工艺 Download PDFInfo
- Publication number
- CN111987195A CN111987195A CN202010935346.6A CN202010935346A CN111987195A CN 111987195 A CN111987195 A CN 111987195A CN 202010935346 A CN202010935346 A CN 202010935346A CN 111987195 A CN111987195 A CN 111987195A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- etching
- hole
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005496 eutectics Effects 0.000 title claims abstract description 31
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 43
- 238000003466 welding Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 16
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 6
- 239000004408 titanium dioxide Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000009616 inductively coupled plasma Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 19
- 230000008020 evaporation Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 9
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 229910015844 BCl3 Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007888 film coating Substances 0.000 claims description 3
- 238000009501 film coating Methods 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 230000003014 reinforcing effect Effects 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 238000002203 pretreatment Methods 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 229910000679 solder Inorganic materials 0.000 description 13
- 235000012431 wafers Nutrition 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 4
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种增强共晶推力的LED芯片结构及其制作工艺，所述LED芯片结构包括辅助层和布拉格反射层，所述布拉格反射层设置在辅助层上，在所述布拉格反射层上设有通孔，在所述辅助层上对应通孔的位置处设有辅助孔，所述布拉格反射层包括交替生长的二氧化硅层和二氧化钛层，生长循环周期为15‑25个；所述制作工艺包括步骤1、刻蚀形成台阶结构，步骤2、刻蚀形成单个晶元，步骤3、生长辅助层，步骤4、生长布拉格反射层和步骤5、生长P焊接层和N焊接层。本发明制作的LED芯片结构使共晶推力大大增强，解决现有技术中焊接层与基板之间的共晶推力偏小的问题。
Description
技术领域
本发明涉及LED芯片技术领域，具体涉及一种增强共晶推力的LED芯片结构及其制作工艺。
背景技术
和正装LED芯片相比，倒装LED芯片具有低热阻、大电流、免打线和密排列等优势。近年来倒装LED芯片越来越受到重视，多家单位和科技企业纷纷投入这方面的研究，其市场规模和比重都在逐年增加，特别在mini-LED方面，市场潜力巨大。但是，由于mini-LED面积小，焊接层的面积就更小，导致焊接层与基板之间的共晶推力偏小，碰撞后经常出现焊接层从基板上脱落的情况。
综上所述，急需一种增强共晶推力的LED芯片结构及其制作工艺以解决现有技术中存在的焊接层与基板之间的共晶推力偏小的问题。
发明内容
本发明第一目的在于提供一种增强共晶推力的LED芯片结构，具体技术方案如下：
一种增强共晶推力的LED芯片结构，包括辅助层和布拉格反射层，所述布拉格反射层设置在辅助层上，在所述布拉格反射层上设有通孔，在所述辅助层上对应通孔的位置处设有辅助孔，所述布拉格反射层包括交替生长的二氧化硅层和二氧化钛层，生长循环周期为15-25个。
优选的，所述辅助层的厚度为0.5-3μm。
优选的，所述增强共晶推力的LED芯片结构还包括衬底、缓冲层、N型半导体层、发光层、P型半导体层、透明导电层、P电极和N电极，在所述衬底上依次生长缓冲层、N型半导体层、发光层、P型半导体层和透明导电层，所述透明导电层、P型半导体层、发光层和N型半导体层由上至下依次刻蚀形成台阶结构，所述N型半导体层的厚度大于被刻蚀的厚度，所述P电极生长在透明导电层上，所述N电极生长在N型半导体层上，所述辅助层设置在所述台阶结构以及N电极、P电极上。
优选的，所述通孔的数量为两个，分别为一号通孔和二号通孔，所述一号通孔位于P电极上，所述二号通孔位于N电极上，所述一号通孔的面积与P电极的面积比值在1:2-3:4之间，所述二号通孔的面积与比值在1:2-3:4之间。
优选的，所述的增强共晶推力的LED芯片结构还包括设置在所述布拉格反射层上的P焊接层和N焊接层，所述P焊接层和N焊接层分别设置在一号通孔和二号通孔上，所述P电极的面积与P焊接层的面积比值在1:2-3:4之间，所述N电极的面积与N焊接层的面积比值在1:2-3:4之间。
本发明第二目的在于提供一种增强共晶推力的LED芯片结构的制作工艺，具体技术方案如下：
一种增强共晶推力的LED芯片结构的制作工艺，包括以下步骤：
步骤1、刻蚀形成台阶结构
将所述透明导电层预处理后，采用ICP对所述透明导电层、P型半导体层、发光层、N型半导体层刻蚀形成台阶结构，其中，刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为10-15min；
步骤2、刻蚀形成单个晶元
将切割道区域刻蚀到衬底位置处形成单个晶元，其中，刻蚀的工艺参数为：ICP功率为300-400W，RF功率为120-180W，腔体压力为3-6mtorr，BCl3流量为8-12sccm，Cl2流量为40-60sccm，刻蚀时间为30-45min；
步骤3、生长辅助层
采用蒸发台或者溅射镀膜法将所述步骤2中的单个晶元的表面镀上氧化铟锡薄膜，采用PECVD方法在氧化铟锡薄膜生长沉积辅助层，经预处理后，在辅助层上对应P电极和N电极的位置，采用ICP刻蚀至P电极和N电极上；
步骤4、生长布拉格反射层
采用光学蒸镀机在所述辅助层上镀一层布拉格反射层，经预处理后，在布拉格反射层上对应P电极和N电极的位置，采用ICP刻蚀至P电极和N电极上；
步骤5、生长P焊接层和N焊接层
将所述布拉格反射层预处理后，采用蒸发台或溅射镀膜法，在布拉格反射层对应P电极和N电极的位置上分别镀上P焊接层和N焊接层，然后通过金属剥离的方法去除不需要的金属，再放入去胶液中浸泡12-18min，洗去产品表面的光刻胶，冲水甩干，得到产品。
优选的，所述步骤3和步骤4中的刻蚀的工艺参数均为：ICP功率为300-400W，RF功率为120-180W，腔体压力为3-6mtorr，CF4流量为80-120sccm，O2流量为16-24sccm，刻蚀时间为30-45min。
优选的，所述步骤3和步骤4中的刻蚀均为干法刻蚀。
优选的，所述步骤1、步骤3、步骤4和步骤5中的预处理均包括经过匀胶、软烤、曝光、显影以及坚膜后，将光刻板上的图形复制到产品表面上。
优选的，所述辅助层为二氧化硅层。
应用本发明的技术方案，具有以下有益效果：
(1)本发明在所述布拉格反射层上设有两个通孔，分别为一号通孔和二号通孔，所述一号通孔位于P电极上，所述二号通孔位于N电极上，所述一号通孔的面积与P电极的面积比值在1:2-3:4之间，所述二号通孔的面积与N电极的面积比值在1:2-3:4之间，所述P焊接层和N焊接层分别设置在一号通孔和二号通孔上，所述P电极的面积与P焊接层的面积比值在1:2-3:4之间，所述N电极的面积与N焊接层的面积比值在1:2-3:4之间，由于布拉格反射层上通孔的设置使P焊接层和N焊接层对应一号通孔和二号通孔的位置分别形成中心凹陷结构，在通过基板封端锡膏焊的时候，位于中心凹陷位置处的锡膏相当于内嵌在LED芯片之中，形成互锁的结构，使共晶推力大大增强，解决现有技术中焊接层与基板之间的共晶推力偏小的问题。本发明中面积比值的设定直接关系到共晶推力的大小，若一号通孔的面积与P电极的面积比值、二号通孔的面积与N电极的面积比值、P电极的面积与P焊接层的面积比值以及N电极的面积与N焊接层的面积比值小于1:2或大于3:4，对共晶推力的增强效果均不明显。
(2)本发明中所述辅助层为二氧化硅层，能够增加布拉格反射层的附着力，防止布拉格反射层脱落，还能够增强布拉格反射层的稳定性，避免开裂。
(3)本发明中所述制作工艺步骤精简，参数易控且操作方便。
(4)本发明在所述步骤3、4中的刻蚀均为干法刻蚀，干法刻蚀能够精准的控制刻蚀的深度。
除了上面所描述的目的、特征和优点之外，本发明还有其它的目的、特征和优点。下面将参照图，对本发明作进一步详细的说明。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是本发明实施例1的一种增强共晶推力的LED芯片结构的正视图；
其中，1、衬底，2、缓冲层，3、N型半导体层，4、发光层，5、P型半导体层，6、透明导电层，7、P电极，8、N电极，9、辅助层，10、布拉格反射层，10.1、一号通孔，10.2、二号通孔，11、P焊接层，12、N焊接层，01、基板，02、锡膏。
具体实施方式
以下结合附图对本发明的实施例进行详细说明，但是本发明可以根据权利要求限定和覆盖的多种不同方式实施。
实施例1：
参见图1，一种增强共晶推力的LED芯片结构，包括辅助层9和布拉格反射层10，所述布拉格反射层10设置在辅助层9上，在所述布拉格反射层10上设有通孔，在所述辅助层9上对应通孔的位置处设有辅助孔，所述布拉格反射层10包括交替生长的二氧化硅层和二氧化钛层，生长循环周期为15-25个。
所述辅助层9的厚度为0.5-3μm。
所述增强共晶推力的LED芯片结构还包括衬底1(具体为三氧化二铝)、缓冲层2(具体为氮化镓)、N型半导体层3(具体为氮化镓)、发光层4(具体为氮化镓)、P型半导体层5(具体为氮化镓)、透明导电层6(具体为氧化铟锡)、P电极7和N电极8，在所述衬底1上依次生长缓冲层2、N型半导体层3、发光层4、P型半导体层5和透明导电层6，所述透明导电层6、P型半导体层5、发光层4和N型半导体层3由上至下依次刻蚀形成台阶结构，所述N型半导体层3的厚度大于被刻蚀的厚度，所述P电极7生长在透明导电层6上，所述N电极8生长在N型半导体层3上，所述辅助层9设置在所述台阶结构以及N电极8、P电极7上。
所述通孔的数量为两个，分别为一号通孔10.1和二号通孔10.2，所述一号通孔10.1位于P电极7上，所述二号通孔10.2位于N电极8上，所述一号通孔10.1的面积与P电极7的面积比值在1:2-3:4之间，所述二号通孔10.2的面积与N电极8的面积比值在1:2-3:4之间。
所述增强共晶推力的LED芯片结构还包括设置在所述布拉格反射层10上的P焊接层11和N焊接层12，所述P焊接层11和N焊接层12分别设置在一号通孔10.1和二号通孔10.2上，所述P电极7的面积与P焊接层11的面积比值在1:2-3:4之间，所述N电极8的面积与N焊接层12的面积比值在1:2-3:4之间。
一种增强共晶推力的LED芯片结构的制作工艺，包括以下步骤：
步骤1、刻蚀形成台阶结构
将所述透明导电层6预处理后，采用ICP(电感耦合等离子体刻蚀机)对所述透明导电层6、P型半导体层5、发光层4、N型半导体层3刻蚀形成台阶结构，其中，刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为10-15min；
步骤2、刻蚀形成单个晶元
将切割道(在一个整块半导体基材上相邻两个晶元分开的位置)区域刻蚀到衬底1位置处形成单个晶元，其中，刻蚀的工艺参数为：ICP功率为350W，RF功率为150W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为30-45min；
步骤3、生长辅助层9
采用蒸发台或者溅射镀膜法将所述步骤2中的单个晶元的表面镀上氧化铟锡薄膜，采用PECVD(等离子体增强化学的气相沉积法)方法在氧化铟锡薄膜生长沉积辅助层9，经预处理后，在辅助层9上对应P电极7和N电极8的位置，采用ICP刻蚀至P电极7和N电极8上；
步骤4、生长布拉格反射层10
采用光学蒸镀机在所述辅助层9上镀一层布拉格反射层10，经预处理后，在布拉格反射层10上对应P电极7和N电极8的位置，采用ICP刻蚀至P电极7和N电极8上；
步骤5、生长P焊接层11和N焊接层12
将所述布拉格反射层10预处理后，采用蒸发台或溅射镀膜法，在布拉格反射层10对应P电极7和N电极8的位置上分别镀上P焊接层11和N焊接层12，然后通过金属剥离的方法去除不需要的金属，再放入去胶液中浸泡12-18min，洗去产品表面的光刻胶，冲水甩干，得到产品。
在所述步骤3和步骤4中的刻蚀的工艺参数均为：ICP功率为350W，RF功率为150W，腔体压力为5mtorr，CF4流量为100sccm，O2流量为20sccm，刻蚀时间为30-45min。
在所述步骤3和步骤4中的刻蚀均为干法刻蚀。
所述步骤1、步骤3、步骤4和步骤5中的预处理均包括经过匀胶、软烤、曝光、显影以及坚膜后，将光刻板上的图形复制到产品表面上(所述预处理属于半导体领域通用的技术)。
所述辅助层9为二氧化硅层。
实施例1由于布拉格反射层10上通孔的设置使P焊接层11和N焊接层12对应一号通孔和二号通孔的位置分别形成中心凹陷结构，在通过基板01封端锡膏02焊的时候，位于中心凹陷位置处的锡膏02相当于内嵌在LED芯片之中，形成互锁的结构，使共晶推力大大增强，解决现有技术中焊接层与基板之间的共晶推力偏小的问题。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种增强共晶推力的LED芯片结构，其特征在于，包括辅助层和布拉格反射层，所述布拉格反射层设置在辅助层上，在所述布拉格反射层上设有通孔，在所述辅助层上对应通孔的位置处设有辅助孔，所述布拉格反射层包括交替生长的二氧化硅层和二氧化钛层，生长循环周期为15-25个。
2.根据权利要求1所述的增强共晶推力的LED芯片结构，其特征在于，所述辅助层的厚度为0.5-3μm。
3.根据权利要求2所述的增强共晶推力的LED芯片结构，其特征在于，还包括衬底、缓冲层、N型半导体层、发光层、P型半导体层、透明导电层、P电极和N电极，在所述衬底上依次生长缓冲层、N型半导体层、发光层、P型半导体层和透明导电层，所述透明导电层、P型半导体层、发光层和N型半导体层由上至下依次刻蚀形成台阶结构，所述N型半导体层的厚度大于被刻蚀的厚度，所述P电极生长在透明导电层上，所述N电极生长在N型半导体层上，所述辅助层设置在所述台阶结构以及N电极、P电极上。
4.根据权利要求3所述的增强共晶推力的LED芯片结构，其特征在于，所述通孔的数量为两个，分别为一号通孔和二号通孔，所述一号通孔位于P电极上，所述二号通孔位于N电极上，所述一号通孔的面积与P电极的面积比值在1:2-3:4之间，所述二号通孔的面积与比值在1:2-3:4之间。
5.根据权利要求4所述的增强共晶推力的LED芯片结构，其特征在于，还包括设置在所述布拉格反射层上的P焊接层和N焊接层，所述P焊接层和N焊接层分别设置在一号通孔和二号通孔上，所述P电极的面积与P焊接层的面积比值在1:2-3:4之间，所述N电极的面积与N焊接层的面积比值在1:2-3:4之间。
6.一种根据权利要求1-5任一项所述的增强共晶推力的LED芯片结构的制作工艺，其特征在于，包括以下步骤：
步骤1、刻蚀形成台阶结构
将所述透明导电层预处理后，采用ICP对所述透明导电层、P型半导体层、发光层、N型半导体层刻蚀形成台阶结构，其中，刻蚀的工艺参数为：ICP功率为500W，RF功率为80W，腔体压力为5mtorr，BCl3流量为10sccm，Cl2流量为50sccm，刻蚀时间为10-15min；
步骤2、刻蚀形成单个晶元
将切割道区域刻蚀到衬底位置处形成单个晶元，其中，刻蚀的工艺参数为：ICP功率为300-400W，RF功率为120-180W，腔体压力为3-6mtorr，BCl3流量为8-12sccm，Cl2流量为40-60sccm，刻蚀时间为30-45min；
步骤3、生长辅助层
采用蒸发台或者溅射镀膜法将所述步骤2中的单个晶元的表面镀上氧化铟锡薄膜，采用PECVD方法在氧化铟锡薄膜生长沉积辅助层，经预处理后，在辅助层上对应P电极和N电极的位置，采用ICP刻蚀至P电极和N电极上；
步骤4、生长布拉格反射层
采用光学蒸镀机在所述辅助层上镀一层布拉格反射层，经预处理后，在布拉格反射层上对应P电极和N电极的位置，采用ICP刻蚀至P电极和N电极上；
步骤5、生长P焊接层和N焊接层
将所述布拉格反射层预处理后，采用蒸发台或溅射镀膜法，在布拉格反射层对应P电极和N电极的位置上分别镀上P焊接层和N焊接层，然后通过金属剥离的方法去除不需要的金属，再放入去胶液中浸泡12-18min，洗去产品表面的光刻胶，冲水甩干，得到产品。
7.根据权利要求6所述的制作工艺，其特征在于，所述步骤3和步骤4中的刻蚀的工艺参数均为：ICP功率为300-400W，RF功率为120-180W，腔体压力为3-6mtorr，CF4流量为80-120sccm，O2流量为16-24sccm，刻蚀时间为30-45min。
8.根据权利要求7所述的制作工艺，其特征在于，所述步骤3和步骤4中的刻蚀均为干法刻蚀。
9.根据权利要求6所述的制作工艺，其特征在于，所述步骤1、步骤3、步骤4和步骤5中的预处理均包括经过匀胶、软烤、曝光、显影以及坚膜后，将光刻板上的图形复制到产品表面上。
10.根据权利要求6所述的制作工艺，其特征在于，所述辅助层为二氧化硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010935346.6A CN111987195A (zh) | 2020-09-08 | 2020-09-08 | 一种增强共晶推力的led芯片结构及其制作工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010935346.6A CN111987195A (zh) | 2020-09-08 | 2020-09-08 | 一种增强共晶推力的led芯片结构及其制作工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111987195A true CN111987195A (zh) | 2020-11-24 |
Family
ID=73447768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010935346.6A Pending CN111987195A (zh) | 2020-09-08 | 2020-09-08 | 一种增强共晶推力的led芯片结构及其制作工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111987195A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951954A (zh) * | 2021-01-28 | 2021-06-11 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作工艺 |
| CN113851569A (zh) * | 2021-09-28 | 2021-12-28 | 湘能华磊光电股份有限公司 | 一种倒装Mini-LED芯片及其制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| CN108172673A (zh) * | 2018-01-31 | 2018-06-15 | 江苏新广联科技股份有限公司 | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 |
| CN108987557A (zh) * | 2018-07-04 | 2018-12-11 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法、led器件 |
-
2020
- 2020-09-08 CN CN202010935346.6A patent/CN111987195A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105304786A (zh) * | 2015-11-13 | 2016-02-03 | 杭州士兰明芯科技有限公司 | Led芯片及其制作方法 |
| CN108172673A (zh) * | 2018-01-31 | 2018-06-15 | 江苏新广联科技股份有限公司 | 用于led倒装芯片的分布式布拉格反射镜图形的制作方法和结构 |
| CN108987557A (zh) * | 2018-07-04 | 2018-12-11 | 佛山市国星半导体技术有限公司 | 一种倒装led芯片及其制作方法、led器件 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951954A (zh) * | 2021-01-28 | 2021-06-11 | 湘能华磊光电股份有限公司 | 一种发光二极管芯片及其制作工艺 |
| CN113851569A (zh) * | 2021-09-28 | 2021-12-28 | 湘能华磊光电股份有限公司 | 一种倒装Mini-LED芯片及其制作方法 |
| CN113851569B (zh) * | 2021-09-28 | 2024-04-16 | 湘能华磊光电股份有限公司 | 一种倒装Mini-LED芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887251B (zh) | 扇出型晶圆级封装结构及制造工艺 | |
| CN108878602B (zh) | 一种三基色垂直结构微型led芯片制造与转印方法 | |
| CN111987195A (zh) | 一种增强共晶推力的led芯片结构及其制作工艺 | |
| CN108110105A (zh) | 一种紫外led芯片、紫外led芯片的制作方法及一种紫外led | |
| CN102931300B (zh) | GaN基LED制造工艺中的一种背面金属反射层阵列的制作方法 | |
| CN110364602A (zh) | 发光二极管的芯片及其制备方法 | |
| CN104218134B (zh) | 一种具有特殊粗化形貌的led垂直芯片结构及其制备方法 | |
| CN110444562A (zh) | 一种显示面板及显示装置 | |
| CN104241511A (zh) | 一种高亮度倒装紫外led芯片制备方法 | |
| CN106549087A (zh) | 一种高亮度led芯片的制备方法 | |
| WO2014187235A1 (zh) | 一种直接贴焊的半导体发光共晶晶片的制造方法 | |
| CN108470804A (zh) | 一种发光二极管芯片的制作方法、衬底及发光二极管芯片 | |
| CN103022300A (zh) | 制作微纳米柱发光二极管的方法 | |
| CN102931298B (zh) | 一种GaN基LED制造工艺中ITO图形的制作方法 | |
| CN104300048B (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN105576498A (zh) | 一种窄条脊形GaAs 基激光器的制备方法及GaAs 基激光器 | |
| CN104659165A (zh) | 一种GaN基发光二极管芯片的制备方法 | |
| CN115312636B (zh) | 一种微发光二极管显示面板及其制造方法 | |
| KR20070113652A (ko) | 웨이퍼 본딩 공정을 이용한 실리콘 기반 발광다이오드제조방법 | |
| CN105762244A (zh) | 一种垂直结构白光led芯片及其制备方法 | |
| CN105336824A (zh) | 一种图形化衬底的制备方法及图形化衬底 | |
| CN108461593A (zh) | 具有纳米级二氧化硅光栅钝化层的GaN基发光二极管及其加工方法 | |
| CN113838953A (zh) | 一种简易共晶的led芯片结构及其制作方法 | |
| CN115020565A (zh) | 复合图形化衬底的制备方法及具有空气隙的外延结构 | |
| CN204102928U (zh) | 一种出光效率高的倒装led芯片、及其led器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201124 |