CN102468384B - 蚀刻发光器件的生长层以减小漏电 - Google Patents
蚀刻发光器件的生长层以减小漏电 Download PDFInfo
- Publication number
- CN102468384B CN102468384B CN201110329787.2A CN201110329787A CN102468384B CN 102468384 B CN102468384 B CN 102468384B CN 201110329787 A CN201110329787 A CN 201110329787A CN 102468384 B CN102468384 B CN 102468384B
- Authority
- CN
- China
- Prior art keywords
- layer
- doped layer
- patterning
- doped
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 112
- 238000000059 patterning Methods 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000000151 deposition Methods 0.000 claims abstract description 20
- 238000007788 roughening Methods 0.000 claims description 26
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 6
- 230000005518 electrochemistry Effects 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 description 100
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 73
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000000605 extraction Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000002161 passivation Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 238000009616 inductively coupled plasma Methods 0.000 description 3
- 210000002381 plasma Anatomy 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- -1 billon Chemical compound 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
- H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种制造LEDs的方法，该方法在向台面结构上沉积有源层和其余外延层之前，通过为n-掺杂的外延层形成图案和蚀刻来形成n-掺杂层粗糙的表面区域以及临近粗糙的表面区域的台面结构。该方法包括生长LED的外延层，该外延层包括非掺杂层和在生长衬底的晶圆上的n-掺杂层。该方法还包括为n-掺杂层形成图案以形成n-掺杂层的第一区域和临近该第一区域的n-掺杂层的台面区域。该方法进一步包括蚀刻n-掺杂层的第一区域以生成粗糙的表面。该方法进一步包括生长附加的LED外延层，该附加的外延层包括有源层和在n-掺杂层的台面区域上的p-掺杂层。
Description
技术领域
本发明涉及一种制造LEDs的方法，具体的说，涉及一种蚀刻发光器件的生长层以减小漏电的方法。此外，本发明还涉及一种LED。
背景技术
当向中间夹着发光有源层的p-型和n-型层提供电压时，发光二极管(LEDs)发光。传统的制造LEDs的方法包括使用半导体制造工艺在具有生长衬底的晶圆上生长和图案化半导体材料的外延层。为了提高自LEDs的光萃取率，蚀刻临近LEDs的n-型层的区域从而获得粗糙的表面。所述n-型层粗糙的表面作为散射镜向上反射来自有源层的发射光并且减小被收集在n-型层里的光的内部反射。为了获得粗糙的表面，蚀刻临近LEDs的外延层以便暴露出n-型层，沉积钝化层以便覆盖LEDs的侧壁从而保护有源层，并且通过湿蚀刻或等离子体蚀刻工艺进一步蚀刻暴露的n-型层从而粗糙化其表面。
现存的制造LEDs的方法通常可满足多种用途，但并不能完全地令人满意。例如，蚀刻外延层从而暴露n-型层可能损坏有源层的侧壁，导致形成漏电路径和减小LEDs的量子效率。另外，沉积以保护有源层侧壁的钝化层会引起额外的制造时间和费用。再者，该钝化层不能完全保护有源层的侧壁不受到粗糙化工艺的损害，导致进一步增加漏电路径和降低量子效率。相应地，需要一种制造LED的方法，该方法不增加制造复杂性地提高LEDs的光萃取和量子效率。
发明内容
根据现有技术的缺陷，本发明提供了一种制造发光二极管(LED)的方法包括：提供生长衬底；在所述生长衬底上生长第一外延层，其中，所述第一外延层包括在所述生长衬底上方的非掺杂层和在所述非掺杂层上方的n-掺杂层；图案化所述n-掺杂层，以形成所述n-掺杂层的第一区域和临近所述第一区域的所述n-掺杂层的台面区域；蚀刻所述n-掺杂层的所述第一区域，以产生所述n-掺杂层的所述第一区域的粗糙表面；在所述n-掺杂层的所述台面区域上生长附加的外延层，其中，所述附加的外延层包括在所述n-掺杂层的所述台面区域上方的有源层和在所述有源层上方的p-掺杂层；以及在所述p-掺杂层上和在所述第一区域中的所述n-掺杂层的所述粗糙表面上形成金属触点。
根据本发明所述的方法，其中，所述图案化n-掺杂层包括在所述n-掺杂层的所述台面区域上形成图案化的第一介电层。
根据本发明所述的方法，其中，所述生长附加的外延层包括：去除所述图案化的第一介电层，从而暴露所述n-掺杂层的所述台面区域；在所述n-掺杂层的所述第一区域上形成图案化的第二介电层；在所述暴露的n-掺杂层的所述台面区域上生长所述附加的外延层；以及去除所述图案化的第二介电层。
根据本发明所述的方法，其中，所述蚀刻所述n-掺杂层的所述第一区域以产生粗糙表面包括：使用所述图案化的第一介电层作为掩模蚀刻所述第一区域。
根据本发明所述的方法，其中，所述生长附加的外延层包括：生长所述有源层，使所述有源层的顶面高于所述第一区域上的所述图案化的第二介电层的顶面。
根据本发明所述的方法，其中，所述生长附加的外延层进一步包括：生长p-掺杂层，以覆盖有源层的顶面和侧壁，所述有源层突出到所述图案化的第二介电层的顶面上方。
根据本发明所述的方法，其中，所述生长附加的外延层包括：生长所述p-掺杂层，以覆盖所述有源层的顶面和所述有源层的侧边的上部。
根据本发明所述的方法，其中，所述形成金属触点包括：在所述p-掺杂层上形成图案化的电流扩散层；在所述图案化的电流扩散层上形成p-电极；以及在所述第一区域的所述n-掺杂层的所述粗糙表面上形成n-电极。
根据本发明所述的一种形成发光二极管(LED)的方法包括：提供生长衬底；在所述生长衬底上生长半导体材料的n-掺杂层；形成图案化的第一介电层以覆盖所述n-掺杂层的台面区域；蚀刻所述图案化的第一介电层没有覆盖的n-掺杂层，从而形成围绕着所述台面结构的所述n-掺杂层的蚀刻区域，其中，所述台面结构包括由所述图案化的第一介电层所覆盖的所述n-掺杂层的所述台面区域；粗糙化所述n-掺杂层的蚀刻区域，以形成散射镜；去除所述图案化的第一介电层，从而暴露所述台面结构的所述n-掺杂层的所述台面区域；在所述散射镜上形成图案化的第二介电层；在所述台面结构的所述n-掺杂层的所述台面区域的顶部上生长有源层；生长所述半导体材料的p-掺杂层，以覆盖所述台面结构的所述有源层的顶面和侧壁上部；去除所述图案化的第二介电层，从而暴露所述散射镜；以及在所述p-掺杂层和所述n-掺杂层上形成电极。
根据本发明所述的方法，其中，所述蚀刻n-掺杂层包括：蚀刻所述图案化的第一介电层所没有覆盖的所述n-掺杂层的顶部部分以限定所述台面结构，其中，所述台面结构厚于所述n-掺杂层的蚀刻区域。
根据本发明所述的方法，其中，所述蚀刻所述n-掺杂层包括：缓冲氧化物蚀刻工艺。
根据本发明所述的方法，其中，所述蚀刻所述n-掺杂层包括：反应离子蚀刻工艺。
根据本发明所述的方法，其中，所述粗糙化蚀刻区域包括：使用所述图案化的第一介电层作为掩模，保护所述台面结构的所述n-掺杂层的所述台面区域，粗糙化所述n-掺杂层的蚀刻区域。
根据本发明所述的方法，其中，所述粗糙化n-掺杂层的蚀刻区域包括：光电化学蚀刻工艺。
根据本发明所述的方法，其中，所述形成图案化的第二介电层包括：暴露所述台面结构的所述n-掺杂层的所述台面区域的顶面，其中，所述n-掺杂层的所述台面区域的所述顶面从围绕着所述台面结构的所述图案化的第二介电层的顶面下凹。
根据本发明所述的方法，其中，所述生长有源层包括：使在所述台面结构的所述n-掺杂层的所述台面区域的顶部上的有源层生长达到足够的厚度，使得所述有源层的顶面和所述有源层的侧壁部分高于所述图案化的第二介电层的顶面。
根据本发明所述的方法，其中，所述生长p-掺杂层包括：生长所述p-掺杂层，使所述p-掺杂层覆盖所述有源层的所述侧壁，被覆盖的有源层的侧壁高于所述图案化的第二介电层的顶面。
根据本发明所述的方法，其中，所述形成电极包括：在所述p-掺杂层上沉积电流扩散层；在所述电流扩散层上沉积p-电极；以及在所述散射镜上沉积n-电极。
根据本发明所述的一种发光二极管(LED)包括：衬底；在所述衬底上的n-掺杂层，其中，所述n-掺杂层具有临近粗糙区域的台面区域，其中，所述台面区域的顶面高于所述粗糙区域的顶面；设置在所述n-掺杂层的所述台面区域的顶部上的有源层；设置在所述有源层上的p-掺杂层，其中，所述p-掺杂层覆盖所述有源层的顶面和侧壁部分；以及设置在所述p-掺杂层上和所述n-掺杂层的粗糙区域上的电极，其中，所述n-掺杂层的所述粗糙区域散射自所述有源层发射出的光。
根据本发明所述的LED，其中，在不存在所述有源层的情况下，形成所述n-掺杂层的所述粗糙区域。
附图说明
图1是根据本发明的一个或多个实施例，示出在对LEDs的外延层进行部分生长之前，通过粗糙化n-掺杂层的区域制造半导体LEDs的方法的流程图。
图2是根据本发明的一个或多个实施例，示出在使用图1所示方法沉积LED管芯的n-掺杂层之后的晶圆的横截面图。
图3是根据本发明的一个或多个实施例，示出在使用图1所示方法图案化第一介电层以限定LED管芯的台面结构之后的晶圆的横截面图。
图4是根据本发明的一个或多个实施例，示出在使用图1所示方法蚀刻LED管芯暴露的n-掺杂层以形成粗糙的n-掺杂层表面之后的晶圆的横截面图。
图5是根据本发明的一个或多个实施例，示出在使用图1所示方法图案化第二介电层以覆盖粗糙的n-掺杂层表面之后的晶圆的横截面图。
图6是根据本发明的一个或多个实施例，示出在使用图1所示的方法在LED管芯的台面结构上沉积p-掺杂层之后的晶圆的横截面图。
图7是根据本发明的一个或多个实施例，示出在使用图1所示方法去除LED管芯的第二介电层之后的晶圆的横截面图。
图8是根据本发明的一个或多个实施例，示出在使用图1所示方法沉积n-触点和p-触点金属之后的晶圆的横截面图。
参考以下详细的说明能够最好地理解本发明的实施例和其益处。应该理解的是，相似的参考标号用于在一幅或多幅图中识别相似的所示元件。
具体实施方式
本发明涉及LEDs，该LEDs以如下方式制造，在将有源层以及其他外延层沉积在台面结构上之前，通过在n-掺杂的外延层上形成图形和蚀刻以形成n-掺杂层粗糙的表面区域以及临近该粗糙的表面区域的台面结构。所制造出的LEDs具有高光萃取效率，外延层中具有更好的晶体质量以及低泄漏电流。应该理解的是，本发明提供许多不同形式和实施例，并且具体的实施例仅被提供作为实例。此外，本发明的范围仅由附加的权利要求限定。在附图中，可出于清晰性而放大层和区域的尺寸以及相对尺寸。应理解的是，当称一个元件或层在另一个元件或层“上”、一个元件或层与另一个元件或层“连接”或“联接”时，可能是直接处在其他元件或层上，直接与其他元件或层连接或联接，或指的是在中间插有元件或层。空间相对位置的术语，例如“在…之下”、“下方”、“向下”、“上方”、“向上”等，在此可被用于简化说明以描述如图所示的一个元件或部件与另外的元件或部件的关系。应理解的是，这些空间上相对的术语意在涵盖除图中所示方位以外的使用或操作器件的不同方位。例如，如果图中的器件被倒置，被描述为在其他元件或部件“下方”或“在…之下”的元件将随后被定位为在其他元件或部件“上方”。由此，示意性的术语“下方”能够涵盖上方和下方两个方位。该器件可以另行定位(旋转90度或处于其他方位)并且在此使用的空间相对位置的描述词可以同样相应地解释。
随后将参考附图详细解释本发明的实施例。
图1是根据本发明的一个或多个实施例，示出在LEDs的外延层进行部分生长之前，通过粗糙化n-掺杂层的区域制造半导体LEDs的方法的流程图。方法10图案化掺杂层以暴露用于粗糙化的区域和限定用于生长有源层和剩余的LEDs外延层的台面结构。蚀刻暴露的n-掺杂层以便在生长有源层之前粗造化该n-掺杂层的表面，从而避免损坏有源层并且减少漏电路径。在本实施例中，参考制造氮化镓(GaN)LEDs以解释方法10。尽管如此，方法10可以应用于制造使用其他材料的LEDs。
在步骤12中，外延层沉积在适合生长LEDs的生长衬底的晶圆上。在本实施例中，外延层包括生长在蓝宝石衬底上的n-掺杂的GaN层(n-GaN)和非掺杂的GaN层。可选的实施例可以仅包括在蓝宝石衬底上生长的非掺杂的GaN层。可选的生长结构包括碳化硅、硅、或其他材料。非掺杂的GaN层包括低温核化层以减小蓝宝石衬底和n-GaN层或其他外延层之间的晶格失配。可以通过工艺，例如金属有机化学气相沉积(MOCVD)或其他沉积工艺沉积外延层。
在步骤14中，通过PECVD(等离子体增强化学气相沉积)沉积第一介电层或光阻材料以覆盖n-GaN层。介电层可以包括氧化硅或其他介电材料。在步骤16中，通过光刻工艺图案化介电层或光阻材料层以覆盖将在其上生长剩余的外延层的台面结构。在本发明的一个或多个实施例中，临近台面结构的n-GaN层区域被暴露并且使用例如缓冲氧化物蚀刻(BOE)、利用等离子体的反应离子蚀刻(RIE)、或其他电感耦合等离子体(ICP)工艺进行蚀刻。蚀刻工艺去除暴露的n-GaN层的顶部部分以限定台面结构。因此，图案化的介电层或光阻层所覆盖的非掺杂的GaN层和n-掺杂的GaN层的台面结构由被暴露并且减薄的n-GaN层的临近区域限定。在其他实施例中，在下述步骤18中进行粗糙化之前，临近台面结构的暴露的n-GaN层区域不通过蚀刻工艺减薄。
在步骤18中，进一步蚀刻n-GaN层的暴露区域以生成粗糙的表面，粗糙部件的高度在几百纳米至大约一微米范围内。暴露的n-GaN区域通过蚀刻工艺，例如使用氢氧化钾(KOH)的光电化学蚀刻工艺或等离子体蚀刻进行粗糙化。通过覆盖台面结构的介电层或光阻层保护台面结构不受到蚀刻工艺的损害。临近台面结构的粗糙的n-GaN表面区域作为散射镜通过向上散射来自台面结构上的有源层的发射光以增加来自LEDs的光萃取。粗糙的区域还通过减小被吸收在n-GaN层中的发射光的内部反射来增加光萃取。
在步骤20中，自台面结构去除覆盖着该台面结构的第一介电层或光阻。通过PECVD在n-GaN层上沉积第二介电层或光阻。其次，该介电层可以包括氧化硅或其他介电材料。在步骤22中，第二介电层或光阻通过光刻工艺形成图案以覆盖n-GaN层粗糙的表面区域，暴露出台面结构的顶部n-GaN层。覆盖着n-GaN层粗糙的表面区域的第二介电层或光阻可以高于台面结构顶部地突出，以便更好地限定将生长在台面结构里面的有源层。可选择地，第二介电层或光阻的顶部可以低于台面结构的顶部。
在步骤24中，通过工艺，例如MOCVD、物理气相沉积(PVD)、原子层沉积(ALD)或其他沉积工艺在在台面结构被暴露的表面上沉积多量子阱(MQW)有源层，该有源层可以是GaN、AlN、InGaN、AlGaN、AlInGaN、或以上元素之组合，发光波长涵盖紫外光到绿光波段。在该有源层之后沉积p-掺杂的GaN层(p-GaN)。为了减少侧壁漏电路径，沉积p-GaN层以同时覆盖有源层的顶部和有源层的侧面。为了易于在侧面覆盖有源层，有源层的顶部可以生长得高于覆盖着n-GaN层粗糙的表面区域的第二介电层或光阻的顶部。相应地，当沉积p-GaN层时，也可以覆盖在第二介电层或光阻顶部之上突出的有源层的侧面。在蚀刻临近台面结构的n-GaN层之后，由于有源层仅在台面结构的顶部n-GaN表面区域上生长，所以该有源层的生长经受较小的来自蓝宝石衬底和n-GaN层之间的晶格失配的应力。另外，台面结构的顶部和侧面提供了更大的表面面积用于应变释放来自任何下层晶格失配的应力。因此，LEDs的外延层中具有更好的晶体质量，从而提高了量子效率。再者，由于n-GaN层的蚀刻在沉积有源层之前进行，所以在蚀刻过程中不需要侧壁钝化层来保护有源层，简化了LEDs的制造工艺。
在步骤26中，覆盖着粗糙的n-GaN层的第二介电层或光阻被去除。在步骤28中，透明的电流扩散层沉积在台面结构的p-GaN层的顶部上。该电流扩散层有助于在外延层中生成更均匀的电流密度用于提高光萃取。该电流扩散层包括铟锡氧化物(InTO)或氧化锌(ZnO)。P-电极被沉积在台面结构的电流扩散层上以形成用于p-GaN层的p-触点金属。类似地，n-电极被沉积在n-GaN层被暴露并且粗糙化的表面上以形成用于n-GaN层的n-触点金属。P-电极和n-电极可以包括具有良好导电性能的金属。
图2是根据本发明的一个或多个实施例，示出在使用图1所示的方法10沉积LED管芯的n-掺杂层之后的晶圆的横截面图。尤其图2是示出在方法10的步骤12之后的外延层的横截面视图。
提供了适合生长LEDs的生长衬底30。在本实施例中，生长衬底30由蓝宝石制成用于生长GaN LEDs。生长衬底30的可选实施例可以包括硅基衬底，例如碳化硅、硅或其他衬底。低温非掺杂层沉积在生长衬底30上以减小生长衬底30和被沉积的n-掺杂层或其他外延层之间的晶格失配。在本实施例中，非掺杂层是非掺杂的GaN层32。非掺杂层的可选实施例可以包括氮化铝(AlN)。在本实施例中，n-掺杂的GaN层34沉积在非掺杂的GaN层32上。在其他实施例中，可以不是n-掺杂的GaN层34沉积在非掺杂的GaN层32上。因此，生长衬底30作为晶种使非掺杂的GaN层32和其他外延层能够具有与生长衬底30基本上相同的晶格结构和方向。可以通过MOCVD、PVD、ALD或其他沉积工艺沉积非掺杂的GaN层32和n-掺杂的GaN层34。
图3是根据本发明的一个或多个实施例，示出在使用图1所示的方法10为第一介电层形成图案以限定LED的台面结构之后的晶圆的横截面图。尤其图3是示出在方法10的步骤16之后的外延层的横截面图。
第一介电层36沉积在n-掺杂的GaN层34上。在本实施例中，第一介电层36是氧化硅。可选的实施例可以包括其他介电材料或光阻材料。可以通过PECVD沉积第一介电层36。图案化第一介电层36以覆盖n-掺杂的GaN层34的区域，该区域将用于生长附加的LED外延层。n-掺杂的GaN层34暴露的区域将进一步被蚀刻以形成用于LED的散射面。因此，包括被第一介电层36所覆盖的n-掺杂的GaN层34的台面结构被限定临近n-掺杂的GaN层34的暴露区域并且被该区域围绕。在其他实施例中，蚀刻没有被第一介电层36覆盖的n-掺杂的GaN层34的区域以去除暴露的n-掺杂的GaN层34的顶部部分。可以通过BOE、RIE、ICP或其他干蚀刻工艺蚀刻暴露的n-掺杂的GaN层34。
图4是根据本发明的一个或多个实施例，示出在使用图1所示方法10蚀刻LED管芯的暴露的n-掺杂层以形成粗糙的n-掺杂层表面之后的晶圆的横截面图。尤其图4是示出在方法10的步骤18之后的外延层的横截面图。
蚀刻n-掺杂的GaN层34暴露的区域以粗糙化其表面，生成散射镜以向上散射光线并且减小反射进入n-掺杂的GaN层34、非掺杂GaN层32和生长衬底30中的光的内部光反射。因此，n-掺杂的GaN层34的粗糙的区域37提高了LED的光萃取率。n-掺杂的GaN层34的粗糙的区域37可以具有高度在几百纳米到大约一微米范围内的部件。可以通过光电化学蚀刻工艺或等离子体蚀刻工艺蚀刻n-掺杂的GaN层34从而对其进行粗糙化。第一介电层36保护台面结构不受到蚀刻工艺的损害以便仅对n-掺杂的GaN层34暴露的区域进行粗糙化。由于在没有有源层的情况下进行蚀刻，所以不存在损害有源层或其晶体质量的风险、有助于提高量子效率和减少外延层的侧壁漏电。在生长有源层之前蚀刻n-掺杂的GaN层34还缓解了来自生长衬底30和n-掺杂的GaN层34之间的晶格失配的应力，进一步提高量子效率。
图5是根据本发明的一个或多个实施例，示出在使用图1所示方法10图案化第二介电层以覆盖粗糙的n-掺杂层表面之后的晶圆的横截面图。尤其图5是示出在方法10的步骤22之后的外延层的横截面图。
去除覆盖着台面结构的n-掺杂的GaN层34的第一介电层36。第二介电层38沉积在n-掺杂的GaN层34上。在本实施例中，第二介电层38是氧化硅，与第一介电层36相同。可选的实施例可以包括其他介电材料或光阻材料。可以再次通过PECVD沉积第二介电层38。图案化第二介电层以覆盖n-掺杂的GaN层34粗糙的区域37，使台面结构未粗糙化的n-掺杂的GaN层34保持暴露。在本实施例中，生长第二介电层38使其在未粗糙化的n-掺杂的GaN层34的顶面之上突出，从而限定出略微下凹的台面结构用于生长有源层。在其他实施例中，第二介电层38的顶面可以低于未粗糙化的n-掺杂的GaN层34的顶面。
图6是根据本发明的一个或多个实施例，示出在使用图1所示的方法10在LED管芯的台面结构上沉积p-掺杂层之后的晶圆的横截面图。尤其图6是示出在方法10的步骤24之后的外延层的横截面图。
MQW有源层40沉积在未粗糙化的n-掺杂的GaN层34上，该未粗糙化的n-掺杂的GaN层被局限在下凹的台面结构内以继续生长用于LED的外延层。有源层40可以包括交替的(或周期的)GaN和氮化铟镓(InGaN)层。例如，在一个实施例中，有源层40包括至少7个交替的GaN和InGaN层。有源层40的顶面生长得高于覆盖着n-掺杂的GaN层34的粗糙区域37的第二介电层38的顶面。如所述，由于有源层40仅在台面结构的n-掺杂的GaN层34上生长并且由于临近台面结构的n-掺杂的GaN层34被蚀刻，所以有源层40经受较少的来自自生长衬底30和n-掺杂的GaN层34之间的晶格失配的应力。
p-掺杂的GaN层42沉积在有源层40上。生长p-掺杂的GaN层42以覆盖在第二介电层38顶面之上突出的有源层40的顶面和侧壁。覆盖有源层40的侧壁减小了侧壁的漏电路径并且提高了LED的电性能。另外，由于在外延层上生长有源层40之前就完成了n-掺杂的GaN层34的蚀刻，所以，有源层40和p-掺杂的GaN层42在其侧壁不需要钝化层来保护其不受到蚀刻工艺的损害，简化了LED的制造。可以通过MOCVD，PVD，ALD或其他沉积工艺沉积有源层40和p-掺杂的GaN层。
在外延生长工艺完成之后，基本上通过位于n-掺杂的GaN层34和p-掺杂的GaN层42之间的有源层40形成P/N结(或P/N二极管)。当电压(或电荷)被提供给n-掺杂的GaN层34和p-掺杂的GaN层42时，电流穿过LED，并且有源层40发射光线。由有源层40发射的光的颜色与光的波长相关，可以通过改变构成有源层40的材料成分和结构来调整光线的波长。
图7是根据本发明的一个或多个实施例，示出在使用图1所示方法10去除LED管芯的第二介电层之后的晶圆的横截面图。尤其图7是示出在方法10的步骤26之后的外延层的横截面图。
覆盖n-掺杂的GaN层34的粗糙区域37的第二介电层38被去除，从而暴露临近台面结构的n-掺杂的GaN层34的粗糙表面。台面结构包括LED的外延层并且包括覆盖着有源层40的顶部和侧壁部分的p-掺杂的GaN层42、未粗糙化的n-掺杂的GaN层34、非掺杂的GaN层32以及生长衬底30。
图8是根据本发明的一个或多个实施例，示出在使用图1所示方法沉积n-触点金属和p-触点金属之后的晶圆的横截面图。尤其图8是示出在方法10的步骤28之后的外延层的横截面图。
透明的电流扩散层44在p-掺杂的GaN层42上沉积并且形成图案，从而生成更均匀的电流密度以增加LED的光萃取。在本实施例中，电流扩散层44由InTO制成。该电流扩散层44可选的实施例包括ZnO或其他透明的具有良好导电率的材料。在一个或多个实施例中，附加层，例如n+-InGaN/GaN短周期超晶格层可以沉积在p-掺杂的GaN层42上以便在沉积电流扩散层44之前阻止晶体缺陷。
P-电极46沉积在电流扩散层44上作为用于p-掺杂的GaN层42的金属触点。类似地，n-电极48沉积在n-掺杂的GaN层34的粗糙区域37上作为用于n-掺杂的GaN层34的金属触点。P-电极46和n-电极48包括具有良好导电性能以及适于接合，例如金、金合金、铜、铜合金、镍、镍合金、铂、铂合金、钛、钛合金或其组合的金属。电流扩散层44、p-电极46和n-电极48可以通过电镀沉积。因此，向p-电极46和n-电极48提供能量时，来自有源层40的发射光通过n-掺杂的GaN层34的粗糙区域37向上反射从而增加了自LED的光萃取。另外，n-掺杂的GaN层34的粗糙区域37减少了射入n-掺杂的GaN层34、非掺杂的GaN层32以及生长衬底30中的光的内部光反射。
本发明如此提供一种用于制造LEDs的方法。根据本发明的一个或多个实施例，该方法包括提供生长衬底。该方法还包括生长外延层，该外延层包括在衬底上的非掺杂层和在非掺杂层上的n-掺杂层。该方法还包括图案化n-掺杂层以形成n-掺杂层的第一区域和临近第一区域的n-掺杂层的台面区域。该方法进一步包括蚀刻n-掺杂层的第一区域以生成n-掺杂层第一区域的粗糙表面。该方法进一步包括生长附加的外延层，该外延层包括在n-掺杂层的台面区域上的有源层和在该有源层上的p-掺杂层。该方法进一步包括形成在p-掺杂层上的和在n-掺杂层的粗糙表面上的金属触点。
根据本发明的一个或多个实施例，用于制造LEDs的方法包括提供生长衬底。该方法还包括在生长衬底上生长半导体材料的n-掺杂层。该方法还包括形成图案化的第一介电层以覆盖n-掺杂层的台面区域。该方法还包括蚀刻被未图案化的第一介电层所覆盖的n-掺杂层以形成围绕着台面结构的n-掺杂层的被蚀刻的区域。台面结构包括图案化的第一介电层所覆盖的n-掺杂层的台面区域。该方法进一步包括粗糙化n-掺杂层被蚀刻的区域以形成散射镜。该方法进一步包括去除图案化的第一介电层从而暴露台面结构的n-掺杂层的台面区域。该方法进一步包括在散射镜上形成图案化的第二介电层。该方法进一步包括在台面结构的n-掺杂层的台面区域顶部生长有源层。该方法进一步包括生长半导体材料的p-掺杂层以覆盖有源层的顶面和侧壁上部。该方法进一步包括去除图案化的第二介电层从而暴露散射镜。该方法进一步包括形成在p-掺杂层和n-掺杂层上的电极。
本发明还提供一种LED器件器件。根据本发明的一个或多个实施例，该LED器件包括衬底。该LED器件还包括在衬底上的n-掺杂层，该掺杂层具有临近粗糙区域的台面区域。台面区域的顶面高于粗糙区域的顶面。该LED器件还包括在n-掺杂层台面区域的顶部上形成的有源层。该LED器件进一步包括在有源层上形成的p-掺杂层以覆盖有源层的顶面和侧壁部分。该LED器件进一步包括沉积在p-掺杂层上的和n-掺杂层的粗糙区域上的电极。n-掺杂层的粗糙区域散射自有源层发射的光线。
尽管已描述了本发明的实施例，但是这些实施例仅用于说明并用于不限制本发明。应该理解的是，本发明的实施例不应仅限于这些实施例，本领域的普通技术人员可以根据本发明的原理并且在下述本发明公开的主旨和范围内做出多种更改和变化。
Claims (18)
1.一种制造发光二极管（LED）的方法，包括：
提供生长衬底；
在所述生长衬底上生长第一外延层，其中，所述第一外延层包括在所述生长衬底上方的非掺杂层和在所述非掺杂层上方的n-掺杂层；
图案化所述n-掺杂层，以形成所述n-掺杂层的第一区域和临近所述第一区域的所述n-掺杂层的台面区域；
蚀刻所述n-掺杂层的所述第一区域，以产生所述n-掺杂层的所述第一区域的粗糙表面；
在所述n-掺杂层的所述台面区域上生长附加的外延层，其中，所述附加的外延层包括在所述n-掺杂层的所述台面区域上方的有源层和在所述有源层上方的p-掺杂层；以及
在所述p-掺杂层上和在所述第一区域中的所述n-掺杂层的所述粗糙表面上形成金属触点。
2.根据权利要求1所述的方法，其中，所述图案化n-掺杂层包括在所述n-掺杂层的所述台面区域上形成图案化的第一介电层。
3.根据权利要求2所述的方法，其中，所述生长附加的外延层包括：
去除所述图案化的第一介电层，从而暴露所述n-掺杂层的所述台面区域；
在所述n-掺杂层的所述第一区域上形成图案化的第二介电层；
在所述暴露的n-掺杂层的所述台面区域上生长所述附加的外延层；以及
去除所述图案化的第二介电层。
4.根据权利要求2所述的方法，其中，所述蚀刻所述n-掺杂层的所述第一区域以产生粗糙表面包括：使用所述图案化的第一介电层作为掩模蚀刻所述第一区域。
5.根据权利要求3所述的方法，其中，所述生长附加的外延层包括：生长所述有源层，使所述有源层的顶面高于所述第一区域上的所述图案化的第二介电层的顶面。
6.根据权利要求5所述的方法，其中，所述生长附加的外延层进一步包括：生长p-掺杂层，以覆盖有源层的顶面和侧壁，所述有源层突出到所述图案化的第二介电层的顶面上方。
7.根据权利要求1所述的方法，其中，所述生长附加的外延层包括：生长所述p-掺杂层，以覆盖所述有源层的顶面和所述有源层的侧边的上部。
8.根据权利要求1所述的方法，其中，所述形成金属触点包括：
在所述p-掺杂层上形成图案化的电流扩散层；
在所述图案化的电流扩散层上形成p-电极；以及
在所述第一区域的所述n-掺杂层的所述粗糙表面上形成n-电极。
9.一种形成发光二极管（LED）的方法包括：
提供生长衬底；
在所述生长衬底上生长半导体材料的n-掺杂层；
形成图案化的第一介电层以覆盖所述n-掺杂层的台面区域；
蚀刻所述图案化的第一介电层没有覆盖的n-掺杂层，从而形成围绕着所述台面结构的所述n-掺杂层的蚀刻区域，其中，所述台面结构包括由所述图案化的第一介电层所覆盖的所述n-掺杂层的所述台面区域；
粗糙化所述n-掺杂层的蚀刻区域，以形成散射镜；
去除所述图案化的第一介电层，从而暴露所述台面结构的所述n-掺杂层的所述台面区域；
在所述散射镜上形成图案化的第二介电层；
在所述台面结构的所述n-掺杂层的所述台面区域的顶部上生长有源层；
生长所述半导体材料的p-掺杂层，以覆盖所述台面结构的所述有源层的顶面和侧壁上部；
去除所述图案化的第二介电层，从而暴露所述散射镜；以及
在所述p-掺杂层和所述n-掺杂层上形成电极。
10.根据权利要求9所述的方法，其中，所述蚀刻n-掺杂层包括：
蚀刻所述图案化的第一介电层所没有覆盖的所述n-掺杂层的顶部部分以限定所述台面结构，其中，所述台面结构厚于所述n-掺杂层的蚀刻区域。
11.根据权利要求9所述的方法，其中，所述蚀刻所述n-掺杂层包括：缓冲氧化物蚀刻工艺。
12.根据权利要求9所述的方法，其中，所述蚀刻所述n-掺杂层包括：反应离子蚀刻工艺。
13.根据权利要求9所述的方法，其中，所述粗糙化蚀刻区域包括：
使用所述图案化的第一介电层作为掩模，保护所述台面结构的所述n-掺杂层的所述台面区域，粗糙化所述n-掺杂层的蚀刻区域。
14.根据权利要求9所述的方法，其中，所述粗糙化n-掺杂层的蚀刻区域包括：光电化学蚀刻工艺。
15.根据权利要求9所述的方法，其中，所述形成图案化的第二介电层包括：暴露所述台面结构的所述n-掺杂层的所述台面区域的顶面，其中，所述n-掺杂层的所述台面区域的所述顶面从围绕着所述台面结构的所述图案化的第二介电层的顶面下凹。
16.根据权利要求9所述的方法，其中，所述生长有源层包括：使在所述台面结构的所述n-掺杂层的所述台面区域的顶部上的有源层生长达到足够的厚度，使得所述有源层的顶面和所述有源层的侧壁部分高于所述图案化的第二介电层的顶面。
17.根据权利要求16所述的方法，其中，所述生长p-掺杂层包括：
生长所述p-掺杂层，使所述p-掺杂层覆盖所述有源层的所述侧壁，被覆盖的有源层的侧壁高于所述图案化的第二介电层的顶面。
18.根据权利要求9所述的方法，其中，所述形成电极包括：
在所述p-掺杂层上沉积电流扩散层；
在所述电流扩散层上沉积p-电极；以及
在所述散射镜上沉积n-电极。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/949,316 | 2010-11-18 | ||
| US12/949,316 US8592242B2 (en) | 2010-11-18 | 2010-11-18 | Etching growth layers of light emitting devices to reduce leakage current |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102468384A CN102468384A (zh) | 2012-05-23 |
| CN102468384B true CN102468384B (zh) | 2014-06-11 |
Family
ID=46063508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110329787.2A Active CN102468384B (zh) | 2010-11-18 | 2011-10-26 | 蚀刻发光器件的生长层以减小漏电 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8592242B2 (zh) |
| CN (1) | CN102468384B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9012939B2 (en) * | 2011-08-02 | 2015-04-21 | Kabushiki Kaisha Toshiba | N-type gallium-nitride layer having multiple conductive intervening layers |
| CN103560183B (zh) * | 2013-11-08 | 2016-08-17 | 华灿光电(苏州）有限公司 | 高光效发光二极管芯片及其制备方法 |
| CN103956415A (zh) * | 2014-05-08 | 2014-07-30 | 中国科学院半导体研究所 | GaN基发光二极管的制备方法 |
| WO2016161161A1 (en) * | 2015-03-31 | 2016-10-06 | Cree, Inc. | Light emitting diodes and methods with encapsulation |
| CN112289903B (zh) * | 2020-07-30 | 2021-08-06 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制作方法 |
| CN116613252A (zh) * | 2021-12-10 | 2023-08-18 | 厦门市三安光电科技有限公司 | 微发光二极管、微发光元件和显示器 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1424776A (zh) * | 2001-12-07 | 2003-06-18 | 夏普公司 | 以氮化物为基础的半导体发光器件及其制造方法 |
| CN101471412A (zh) * | 2007-12-27 | 2009-07-01 | 深圳市方大国科光电技术有限公司 | 制作高亮度led芯片的方法 |
| US7629195B2 (en) * | 2005-01-11 | 2009-12-08 | Semileds Corporation | Method of making light emitting diodes (LEDs) with improved light extraction by roughening |
| CN101807645A (zh) * | 2009-02-16 | 2010-08-18 | Lg伊诺特有限公司 | 半导体发光器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9826517D0 (en) * | 1998-12-02 | 1999-01-27 | Arima Optoelectronics Corp | Semiconductor devices |
| US7083993B2 (en) * | 2003-04-15 | 2006-08-01 | Luminus Devices, Inc. | Methods of making multi-layer light emitting devices |
| US7915624B2 (en) * | 2006-08-06 | 2011-03-29 | Lightwave Photonics, Inc. | III-nitride light-emitting devices with one or more resonance reflectors and reflective engineered growth templates for such devices, and methods |
| US20100006864A1 (en) * | 2008-07-11 | 2010-01-14 | Philips Lumileds Lighting Company, Llc | Implanted connectors in led submount for pec etching bias |
| JP5032511B2 (ja) * | 2009-01-06 | 2012-09-26 | 株式会社東芝 | 半導体発光装置の製造方法と、それを用いて製造した半導体発光装置 |
-
2010
- 2010-11-18 US US12/949,316 patent/US8592242B2/en active Active
-
2011
- 2011-10-26 CN CN201110329787.2A patent/CN102468384B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1424776A (zh) * | 2001-12-07 | 2003-06-18 | 夏普公司 | 以氮化物为基础的半导体发光器件及其制造方法 |
| US7629195B2 (en) * | 2005-01-11 | 2009-12-08 | Semileds Corporation | Method of making light emitting diodes (LEDs) with improved light extraction by roughening |
| CN101471412A (zh) * | 2007-12-27 | 2009-07-01 | 深圳市方大国科光电技术有限公司 | 制作高亮度led芯片的方法 |
| CN101807645A (zh) * | 2009-02-16 | 2010-08-18 | Lg伊诺特有限公司 | 半导体发光器件 |
Non-Patent Citations (1)
| Title |
|---|
| JP特开2000-188422A 2000.07.04 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8592242B2 (en) | 2013-11-26 |
| CN102468384A (zh) | 2012-05-23 |
| US20120126262A1 (en) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10043945B2 (en) | Method of manufacturing a light emitting device | |
| US7642561B2 (en) | Semiconductor light emitting diode having efficiency and method of manufacturing the same | |
| US8847265B2 (en) | Light-emitting device having dielectric reflector and method of manufacturing the same | |
| US9373755B2 (en) | Light-emitting diodes on concave texture substrate | |
| JP5952922B2 (ja) | オプトエレクトロニクス半導体チップ | |
| KR101125395B1 (ko) | 발광소자 및 그 제조방법 | |
| US8791480B2 (en) | Light emitting device and manufacturing method thereof | |
| CN102468384B (zh) | 蚀刻发光器件的生长层以减小漏电 | |
| EP2408025A1 (en) | Light emitting diode and manufacturing method thereof | |
| KR100986523B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US8110850B2 (en) | Semiconductor light emitting device | |
| EP2230698B1 (en) | Light emitting device | |
| KR101014136B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| US9306120B2 (en) | High efficiency light emitting diode | |
| KR101845611B1 (ko) | 발광창 전극 구조가 구비된 고효율 발광다이오드 제작 방법 | |
| KR101518858B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| KR100969160B1 (ko) | 발광소자 및 그 제조방법 | |
| KR20110043282A (ko) | 발광소자 및 그 제조방법 | |
| TWI437731B (zh) | 一種具有提升光取出率之半導體光電元件及其製造方法 | |
| KR20100044403A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| KR20150089548A (ko) | 다공성 GaN층을 포함하는 수직형 발광다이오드 및 이의 제조방법 | |
| US20120181570A1 (en) | Semiconductor light emitting device and fabrication method thereof | |
| TW201513397A (zh) | 發光二極體之製造方法 | |
| TWI786276B (zh) | 發光元件之製造方法 | |
| KR102128835B1 (ko) | 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20150921 Address after: Hsinchu, Taiwan, China Patentee after: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. Address before: Hsinchu, Taiwan, China Patentee before: Taiwan Semiconductor Manufacturing Co., Ltd. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160127 Address after: Taiwan, China Hsinchu Science Park Road, No. five, No. 5 Patentee after: Jingyuan Optoelectronics Co., Ltd. Address before: Hsinchu, Taiwan, China Patentee before: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. |