CN114023854B - 发光二极管芯片及其制备方法、显示装置 - Google Patents
发光二极管芯片及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN114023854B CN114023854B CN202111055798.6A CN202111055798A CN114023854B CN 114023854 B CN114023854 B CN 114023854B CN 202111055798 A CN202111055798 A CN 202111055798A CN 114023854 B CN114023854 B CN 114023854B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- light emitting
- opening
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 198
- 239000000463 material Substances 0.000 claims abstract description 87
- 238000002161 passivation Methods 0.000 claims abstract description 82
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000059 patterning Methods 0.000 claims abstract description 22
- 238000003892 spreading Methods 0.000 claims description 60
- 230000007480 spreading Effects 0.000 claims description 60
- 238000004519 manufacturing process Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 14
- 230000008020 evaporation Effects 0.000 claims description 4
- 238000001704 evaporation Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 2
- 239000004973 liquid crystal related substance Substances 0.000 claims 2
- 229910002601 GaN Inorganic materials 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 208000010392 Bone Fractures Diseases 0.000 description 4
- 206010017076 Fracture Diseases 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 241001391944 Commicarpus scandens Species 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- BEQNOZDXPONEMR-UHFFFAOYSA-N cadmium;oxotin Chemical compound [Cd].[Sn]=O BEQNOZDXPONEMR-UHFFFAOYSA-N 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- NQBRDZOHGALQCB-UHFFFAOYSA-N oxoindium Chemical compound [O].[In] NQBRDZOHGALQCB-UHFFFAOYSA-N 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000006258 conductive agent Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种发光二极管芯片及其制备方法、显示装置。发光二极管芯片的制备方法包括：在衬底上生长外延层；在外延层上形成电流扩展材料层，并基于第一掩膜版将电流扩展材料层图案化，形成电流扩展层；基于第一掩膜版，将外延层图案化，获得第一半导体层、及呈台阶状设置于第一半导体层上的发光层和第二半导体层；在第一半导体层、发光层、第二半导体层及电流扩展层的裸露表面形成钝化材料层，并基于第二掩膜版将钝化材料层图案化，形成钝化层；基于第三掩膜版，形成与第一半导体层连接的第一焊盘，形成与电流扩展层连接的第二焊盘。上述发光二极管芯片的制备方法可以简化发光二极管芯片的制备流程，并降低其制备成本。
Description
技术领域
本发明涉及显示及照明技术领域，尤其涉及一种发光二极管芯片及其制备方法、显示装置。
背景技术
发光二极管(Light Emitting Diode，简称LED)作为一种发光器件，具有响应速度快、寿命长以及节能环保等优势，已经被广泛应用于照明及显示等领域。
微型发光二极管(Micro-LED)和迷你发光二极管(Mini-LED)是将传统的LED进行了微小化处理。例如，Micro-LED的尺寸介于1μm-100μm，Mini-LED芯片的尺寸介于50μm-200μm。Micro-LED和Mini-LED均具有体积小、分辨率高、对比度高以及功耗低等优势。由于Micro-LED和Mini-LED对于LED的制程工艺具有更高要求。因此，LED芯片作为Micro-LED或Mini-LED的阵列集成，在确保LED芯片产品质量的前提下，LED芯片的制备流程较为繁琐，LED芯片的生产成本也居高不下。
因此，如何简化LED芯片的制备流程及降低其生产成本，特别是对于市场已相对饱和的正装氮化镓白光LED芯片，是亟需解决的问题。
发明内容
鉴于上述现有技术的不足，本申请的目的在于提供一种发光二极管芯片及其制备方法、显示装置，旨在解决如何简化LED芯片制备流程，并降低其制备成本的问题。
本申请实施例提供一种发光二极管芯片的制备方法，包括以下步骤。
在衬底上生长外延层，外延层包括依次层叠的第一半导体材料层、发光材料层及第二半导体材料层。
在外延层的背离衬底的表面形成电流扩展材料层，并基于第一掩膜版将电流扩展材料层图案化，获得电流扩展层。
基于第一掩膜版将外延层图案化，获得第一半导体层、及呈台阶状设置于第一半导体层上的发光层和第二半导体层。
在第一半导体层、发光层、第二半导体层及电流扩展层的裸露表面形成钝化材料层；基于第二掩膜版将钝化材料层图案化，获得钝化层。钝化层具有至少一个第一开口和至少一个第二开口；第一开口暴露部分第一半导体层，第二开口暴露部分第二半导体层。
基于第三掩膜版，形成覆盖第一开口并与第一半导体层连接的第一焊盘，形成覆盖第二开口并与电流扩展层连接的第二焊盘。
上述发光二极管芯片的制备方法在利用第一掩膜版将第二半导体材料层和发光材料层图案化之前，预先在第二半导体材料层的表面直接形成电流扩展材料层，然后使用第一掩膜版依次制备电流扩展层、第二半导体层和发光层。这样电流扩展层、第二半导体层和发光层可以共用同一个掩膜版。
并且，上述发光二极管芯片的制备方法中，钝化材料层形成于第一半导体层、发光层、第二半导体层及电流扩展层的裸露表面，可以利用第二掩膜版将其图案化，以获得具有第一开口和第二开口的钝化层。然后，利用第三掩膜版形成覆盖第一开口的第一焊盘，以及覆盖第二开口的第二焊盘。
如此，上述发光二极管芯片的制备方法，使用三个掩膜版便可以实现发光二极管芯片的制备。相较于每一制程采用一个掩膜版，上述发光二极管芯片的制备方法有效减少了掩膜版的使用数量，可以简化发光二极管芯片的制备流程，缩短制程周期并降低制备成本，有效提升发光二极管芯片的生产效率。
可选的，基于第一掩膜版将电流扩展材料层图案化，还包括：形成贯穿电流扩展层的第一凹槽。基于第一掩膜版将外延层图案化，还包括：形成贯穿发光层和所述第二半导体层的第二凹槽。其中，第一开口包括环形开口。第一凹槽在衬底上的正投影位于环形开口的内环在衬底上的正投影内。第二凹槽在衬底上的正投影位于第一凹槽在衬底上的正投影内。
上述发光二极管芯片的制备方法中，在电流扩展层中形成第一凹槽，在发光层和第二半导体层的叠层结构中形成第二凹槽，可以使得后续形成的钝化层覆盖第一凹槽和第二凹槽的侧壁，以利用钝化层的位于第一凹槽和第二凹槽的部分形成用于容置第二焊盘的凹部，从而增大第二焊盘的平面面积，以提升第二焊盘的导电性。
可选的，基于第一掩膜版将电流扩展材料层图案化的步骤，在执行基于第一掩膜版将外延层图案化的步骤之前进行。
可选的，第一焊盘和第二焊盘通过蒸镀工艺形成。
可选的，发光二极管芯片的制备方法还包括：对第一焊盘的背离衬底的表面、以及第二焊盘的背离衬底的表面进行抛光。如此，可以确保第一焊盘和第二焊盘具有良好的电接触性能。
可选的，第二凹槽在衬底上的正投影边界与第一凹槽在衬底上的正投影边界，二者沿同一径向且位于轴心线同侧的部分之间具有间隔。如此，利用前述间隔，可以避免因第二凹槽的存在而出现电流扩展层与第一半导体层搭边而漏电的情况。并且，所述间隔的取值范围包括：2μm～3μm。这样可以在有效隔离电流扩展层与第一半导体层的基础上，避免减小发光二极管芯片的发光面积，进而避免影响的发光二极管芯片的出光亮度。
可选的，第二焊盘在衬底上的正投影至少覆盖第二开口及第一凹槽在衬底上的正投影。第二焊盘可以具有较大的平面面积，以提升第二焊盘的导电性能。
可选的，第二凹槽的侧壁与第二半导体层的背离衬底的表面之间的夹角大于或等于120°。如此，可以在确保第二凹槽的轮廓清晰的基础上，确保覆盖第二凹槽的膜层堆叠不易断裂，从而避免发光二极管芯片出现IR(电流和电阻)异常。
可选的，钝化材料层的形成厚度大于或等于有利于降低后续钝化层形成后的断裂风险。
基于同样的发明构思，本申请实施例还提供一种发光二极管芯片，包括至少一个发光二极管。发光二极管包括：第一半导体层、发光层、第二半导体层、电流扩展层、钝化层、第一焊盘和第二焊盘。
第一半导体层、发光层、第二半导体层和电流扩展层依次层叠。发光层部分覆盖第一半导体层，且第二半导体层和发光层在第一半导体层上的正投影重叠。电流扩展层至少部分覆盖第二半导体层。
钝化层覆盖电流扩展层、及第二半导体层、发光层和第一半导体层的部分裸露表面。钝化层具有第一开口和第二开口；第一开口暴露部分电流扩展层，第二开口暴露部分第一半导体层。
第一焊盘覆盖第一开口，并与第一半导体层连接。
第二焊盘覆盖第二开口，并与电流扩展层连接。
上述发光二极管芯片中，第一半导体层、发光层、第二半导体层和电流扩展层依次层叠设置。钝化层覆盖电流扩展层、以及第二半导体层、发光层和第一半导体层的部分裸露表面。并且，第一焊盘和第二焊盘均对应设置于钝化层的第一开口和第二开口内。这样易于使用三个掩膜版来实现发光二极管芯片的制备，从而减少掩膜版的使用数量，以简化发光二极管芯片的制备流程，缩短制程周期并降低制备成本。
可选的，钝化层的厚度大于或等于钝化层采用较大厚度，可以降低断裂风险。
可选的，电流扩展层具有第一凹槽。发光层和第二半导体层的叠层具有第二凹槽。其中，第二开口包括环形开口。第二开口在第一半导体层上的正投影位于第一凹槽在第一半导体层上的正投影外。第二凹槽在第一半导体层上的正投影位于第一凹槽在第一半导体层上的正投影内。
上述发光二极管芯片中，电流扩展层具有第一凹槽，发光层和第二半导体层的叠层中具有第二凹槽，可以利用钝化层的覆盖第一凹槽和第二凹槽的部分形成用于容置第二焊盘的凹部，从而增大第二焊盘的平面面积，以提升第二焊盘的导电性。
可选的，第一凹槽在第一半导体层上的正投影边界与第二凹槽在第一半导体层上的正投影边界，二者沿同一径向且位于轴心线同侧的部分之间具有间隔。如此，利用前述间隔，可以避免因第二凹槽的存在而出现电流扩展层与第一半导体层搭边而漏电的情况。并且，前述间隔的取值范围包括：2μm～3μm。这样可以在有效隔离电流扩展层与第一半导体层的基础上，避免减小发光二极管芯片的发光面积，进而避免影响的发光二极管芯片的出光亮度。
可选的，第二凹槽的侧壁与第二半导体层的背离第一半导体层的表面之间的夹角大于或等于120°。如此，可以在确保第二凹槽的轮廓清晰的基础上，确保覆盖第二凹槽的膜层堆叠不易断裂，从而避免发光二极管芯片出现IR(电流和电阻)异常。
可选的，第二焊盘在第一半导体层上的正投影至少覆盖第二开口及第一凹槽在第一半导体层上的正投影。第二焊盘可以具有较大的平面面积，以提升第二焊盘的导电性能。
基于同样的发明构思，本申请实施例还提供一种显示装置，该显示装置包括驱动电路，以及与驱动电路连接的发光单元；其中，发光单元包括前述一些实施例中的发光二极管芯片。前述发光二极管芯片所能实现的技术效果，该显示装置也均能实现，此处不再详述。
附图说明
图1为一实施例提供的一种发光二极管芯片的制备方法的流程图；
图2为一实施例提供的步骤S100中所得结构的剖面示意图；
图3为一实施例提供的步骤S200中所得结构的剖面示意图；
图4为一实施例提供的步骤S300中所得结构的剖面示意图；
图5为一实施例提供的步骤S400中所得结构的剖面示意图；
图6a和图6b为一实施例中提供的步骤S500中所得结构的剖面示意图；
图7为一实施例中提供的步骤S600中所得结构的剖面示意图；并且，图7亦为一实施例中提供的一种发光二极管芯片的剖面示意图；
图8为一实施例中提供的一种发光二极管芯片的剖面示意图。
附图标记说明：
10-衬底；200-外延层；210-第一半导体材料层；21-第一半导体层；
220-发光材料层；22-发光层；230-第二半导体材料层；
23-第二半导体层；300-电流扩展材料层；30-电流扩展层；
400-钝化材料层；40-钝化层；50-第一焊盘；60-第二焊盘；
G1-第一凹槽；G2-第二凹槽；K1-第一开口；K2-第二开口；
L-间隔；T-钝化材料层或钝化层的厚度。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
微型发光二极管(Micro-LED)和迷你发光二极管(Mini-LED)是将传统的LED进行了微小化处理。例如，Micro-LED的尺寸介于1μm-100μm，Mini-LED芯片的尺寸介于50μm-200μm。Micro-LED和Mini-LED均具有体积小、分辨率高、对比度高以及功耗低等优势。
由于Micro-LED和Mini-LED对于LED的制程工艺具有更高要求。因此，LED芯片作为Micro-LED或Mini-LED的阵列集成，在确保LED芯片产品质量的前提下，LED芯片的制备流程较为繁琐，LED芯片的生产成本也居高不下。
以采用正装结构的氮化镓白光LED芯片为例，在其制备过程中，每道制程均需执行一次光刻工艺，即需设计并使用一个掩膜版。例如，使用第一个掩膜版，以形成LED中的台面结构(MESA)；使用第二个掩膜版，以形成LED中的导电剂图案(CB)；使用第三个掩膜版，以形成LED中的电流扩展层；使用第四个掩膜版，以形成LED中的P极焊盘和N极焊盘；使用第五个掩膜版，以形成LED中的钝化层(PV层)，用于使部分P极焊盘和部分N极焊盘暴露于对应的开口内。
可见，正装氮化镓白光LED芯片的制备流程较为繁琐，且需要使用五个不同图案的掩膜版，导致其生产成本高昂。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
请参阅图1，本申请实施例提供了一种发光二极管芯片的制备方法，包括以下步骤。
S100，在衬底上生长外延层，外延层包括依次层叠的第一半导体材料层、发光材料层及第二半导体材料层。
S200，在外延层的背离衬底的表面形成电流扩展材料层。
S300，基于第一掩膜版将电流扩展材料层图案化，获得电流扩展层。
S400，基于第一掩膜版将外延层图案化，获得第一半导体层、及呈台阶状设置于第一半导体层上的发光层和第二半导体层。
S500，在第一半导体层、发光层、第二半导体层及电流扩展层的裸露表面形成钝化材料层；基于第二掩膜版将钝化材料层图案化，获得钝化层。其中，钝化层具有至少一个第一开口和至少一个第二开口；第一开口暴露部分第一半导体层，第二开口暴露部分第二半导体层。
S600，基于第三掩膜版，形成覆盖第一开口并与第一半导体层连接的第一焊盘，形成覆盖第二开口并与电流扩展层连接的第二焊盘。
本申请实施例在利用第一掩膜版将第二半导体材料层和发光材料层图案化之前，预先在第二半导体材料层的表面直接形成电流扩展材料层，然后使用第一掩膜版依次制备电流扩展层、第二半导体层和发光层。这样电流扩展层、第二半导体层和发光层可以共用同一个掩膜版。
并且，本申请实施例中，钝化材料层形成于第一半导体层、发光层、第二半导体层及电流扩展层的裸露表面，可以利用第二掩膜版将其图案化，以获得具有第一开口和第二开口的钝化层。然后，利用第三掩膜版形成覆盖第一开口的第一焊盘，以及覆盖第二开口的第二焊盘。
如此，本申请实施例提供的发光二极管芯片的制备方法，使用三个掩膜版便可以实现发光二极管芯片的制备。相较于每一制程采用一个掩膜版，本申请实施例有效减少了掩膜版的使用数量，可以简化发光二极管芯片的制备流程，缩短制程周期并降低制备成本，有效提升发光二极管芯片的生产效率。
应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。也即，这些步骤的执行并没有严格的顺序限制，可以按照图1所示的箭头指向依次进行，例如，步骤S300在执行步骤S400之前进行。或者，也可以有部分步骤按照其他合理的顺序执行，例如，步骤S400在执行步骤S200之前进行。本申请实施例对此不做限定。
以下结合图2至图7对本申请实施例提供的发光二极管芯片的制备方法进行详细描述。
在步骤S100中，请参阅图2，在衬底10上生长外延层200，外延层200包括依次层叠的第一半导体材料层210、发光材料层220及第二半导体材料层230。
在一些示例中，衬底10可以为但不限于蓝宝石衬底、碳化硅衬底、硅衬底或氮化镓衬底。
在一些示例中，第一半导体材料层210、发光材料层220及第二半导体材料层230，沿远离衬底10的方向依次层叠。
可选的，第一半导体材料层210为N型氮化镓层，发光材料层220为多量子阱层，第二半导体材料层230为P型氮化镓层。
可选的，衬底10为氮化镓衬底，第一半导体材料层210为N型氮化镓层，第一半导体材料层210可以由衬底10构成。
在步骤S200中，请参阅图3，在外延层200的背离衬底10的表面形成电流扩展材料层300。
电流扩展材料层300整层覆盖于外延层200的背离衬底10的表面，例如第二半导体材料层230的背离发光材料层220的表面。电流扩展材料层300可以采用蒸镀工艺形成。
示例的，电流扩展材料层300的材料可以为可见光透过率高、导电能力强的透明导电材料，例如为氧化铟锡(ITO)、氧化锌(ZnO)、氧化镉锡(CTO)、氧化铟(InO)、铟(In)掺杂氧化锌(ZnO)、铝(Al)掺杂氧化锌(ZnO)、或镓(Ga)掺杂氧化锌(ZnO)等。
在一个示例中，电流扩展材料层300为ITO层。
在步骤S300中，请参阅图4，基于第一掩膜版将电流扩展材料层300图案化，获得电流扩展层30。
如图4中所示，电流扩展层30部分覆盖外延层20，电流扩展层30的轮廓使用第一掩膜版刻蚀获得，例如干法刻蚀，但并不仅限于此。干法刻蚀的蚀刻率较高，且其造成的边缘侧向侵蚀现象极微，因此采用干法刻蚀制备电流扩展层30，不仅易于实施，也可以良好控制电流扩展层30的成型轮廓。
在一些示例中，基于第一掩膜版将电流扩展材料层300图案化，还包括：形成贯穿电流扩展层30的第一凹槽G1。第一凹槽G1暴露部分第二半导体材料层230，第一凹槽G1的形状和尺寸可以根据后续待形成的第二焊盘的形状和尺寸选择确定。
本申请实施例中，在外延层200的出光侧采用透明导电材料形成电流扩展层30，可以利用电流扩展层30的高导电率及高透光率，提升LED的出光效率。
在步骤S400中，请参阅图5，基于第一掩膜版将外延层200图案化，获得第一半导体层21、及呈台阶状设置于第一半导体层21上的发光层22和第二半导体层23。
如图5中所示，发光层22部分覆盖第一半导体层21，第二半导体层23在衬底10上的正投影和发光层22在衬底10上的正投影重叠。发光层22和第二半导体层23共同构成位于第一半导体层21上的台阶，即台面结构(MESA)。
台面结构(MESA)的轮廓使用第一掩膜版刻蚀获得，例如湿法刻蚀，但并不仅限于此。湿法刻蚀具有较高的蚀刻精度，因此采用湿法刻蚀制备台面结构(MESA)，可以确保台面结构(MESA)的成型精度。
在一些示例中，基于第一掩膜版将外延层200图案化，还包括：形成贯穿发光层22和第二半导体层23的第二凹槽G2。第二凹槽G2暴露部分第一半导体层21。
基于第一凹槽G1和第二凹槽G2，使用同一个掩膜版形成，第一凹槽G1和第二凹槽G2的形状相似。
示例的，第二凹槽G2在衬底1上的正投影位于第一凹槽G1在衬底10上的正投影内。
可选的，第一凹槽G1在衬底10上的正投影为圆形或椭圆形。第二凹槽G2在衬底10上的正投影为圆形或椭圆形。
示例的，如图5中所示，第二凹槽G2在衬底10上的正投影边界与第一凹槽G1在衬底10上的正投影边界，二者沿同一径向且位于轴心线同侧的部分之间具有间隔L。如此，利用前述间隔L，可以避免因第二凹槽G2的存在而出现电流扩展层30与第一半导体层21搭边而漏电的情况。
此处，第二凹槽G2在衬底10上的正投影边界是指第二凹槽G2在衬底10上的正投影的最外侧边界。同理，第一凹槽G1在衬底10上的正投影边界是指第一凹槽G1在衬底10上的正投影的最外侧边界。
可选的，间隔L的取值范围包括：2μm～3μm。例如，间隔L为2μm、2.5μm、2.8μm或3μm。这样可以在有效隔离电流扩展层30与第一半导体层21的基础上，避免减小LED芯片的发光面积，进而避免影响的LED芯片的出光亮度。
示例的，如图5中所示，第二凹槽G2的侧壁与第二半导体层23的背离衬底10的表面之间的夹角α大于或等于120°。基于第一凹槽G1和第二凹槽G2使用同一个掩膜版形成，第一凹槽G1的侧壁与电流扩展层30的背离衬底10的表面之间的夹角β与夹角α相同或大致相同。
此处，夹角α和夹角β均是指实体表面之间形成的角度。
可以理解的是，上述一些实施例中，在使用掩膜版对相应的材料层执行图案化工艺时，通常会在该材料层的表面形成光刻胶层，并通过曝光显影的方式于光刻胶层中形成图案，以利用光刻胶层中的图案刻蚀相应的材料层。
基于此，前述夹角α和夹角β的取值取决于相应光刻胶层中相应图案的夹角。夹角α和夹角β设置的较大，可以在确保第一凹槽G1及第二凹槽G2的轮廓清晰的基础上，确保后续覆盖第一凹槽G1及第二凹槽G2的膜层堆叠不易断裂，从而避免LED芯片出现IR(电流和电阻)异常。
需要补充的是，在使用第一掩膜版制备电流扩展层30、第二半导体层23及发光层22的步骤中，考虑到电流扩展层30采用干法刻蚀工艺形成，第二半导体层23及发光层22采用湿法刻蚀工艺形成。因此，与第一掩膜版对应形成的光刻胶层需同时具备抗湿法刻蚀及干法刻蚀的能力，以确保电流扩展层30、第二半导体层23及发光层22的制程稳定。
此外，本申请实施例中，电流扩展层30与MESA共用第一掩膜版，有利于增大电流扩展层30的平面面积，以增大LED芯片的发光面积，从而提升LED芯片的出光亮度。
在步骤S500中，请参阅图6a，在第一半导体层21、发光层22、第二半导体层23及电流扩展层30的裸露表面形成钝化材料层400。
在一些示例中，钝化材料层400采用沉积工艺形成。钝化材料层400覆盖前述的第一凹槽G1和第二凹槽G2。
可选的，钝化材料层400为二氧化硅(SiO2)层。
可选的，钝化材料层400的沉积温度的取值范围包括：2000℃～300℃。例如，钝化材料层400的沉积温度为：2000℃、1800℃、1500℃、1200℃、1000℃、800℃、500℃或300℃。
可选的，钝化材料层400的沉积厚度T大于或等于
可选的，钝化材料层400的沉积厚度T的取值范围为：例如，钝化材料层400的沉积厚度T为：/>或/>
本申请实施例中，钝化材料层400覆盖第一半导体层21、发光层22、第二半导体层23及电流扩展层30的裸露表面，钝化材料层400的沉积厚度较大，有利于降低后续钝化层形成后的断裂风险。
此外，可以理解的是，钝化材料层400的沉积厚度T，即为后续形成的钝化层的厚度。
在步骤S500中，请参阅图6b，基于第二掩膜版将钝化材料层400图案化，获得钝化层40。钝化层40具有至少一个第一开口K1和至少一个第二开口K2；第一开口K1暴露部分第一半导体层21，第二开口K2暴露部分第二半导体层23。
可选的，第二开口K2为环形开口。第二开口K2在衬底10上的正投影位于第一凹槽G1在衬底10上的正投影外。
可以理解的是，钝化层40中的开口和/或连接过孔，均可以通过第二掩膜版形成。并且，钝化层40中的开口和/或连接过孔，并不仅限于前述的第一开口K1和第二开口K2，还可以设置于其他导电层或导电焊盘所需的对应区域。由此，钝化层40中的开口和/或连接过孔，可以考虑均匀分布，以避免出现局部电压集中而导致电压过高的情况。
本申请实施例中，钝化层40位于第一凹槽G1和第二凹槽G2内的部分可以充当电流阻挡结构(Current Block，简称CB)，从而无需再专门制备电流阻挡结构。并且，本申请实施例可以利用厚度较厚的钝化层40有效保护LED芯片，以抵抗外部环境对LED芯片造成损伤，并有效绝缘LED芯片。此外，钝化层40例如为二氧化硅层，钝化层40还可以具有一定的光萃取作用。
在步骤S600中，请参阅图7，基于第三掩膜版，形成覆盖第一开口K1并与第一半导体层21连接的第一焊盘50，形成覆盖第二开口K2并与电流扩展层30连接的第二焊盘60。
可选的，第一焊盘50和第二焊盘60采用蒸镀工艺形成，例如电子束蒸镀工艺。
可选的，第一焊盘50的背离第一半导体层21的表面、及第二焊盘60的背离电流扩展层30的表面，均高于钝化层40的背离衬底10的表面。如此，方便于将第一焊盘50和第二焊盘60与外部电学器件对应键合。
可选的，发光二极管芯片的制备方法还包括：对第一焊盘50的背离衬底10的表面、以及第二焊盘60的背离衬底10的表面进行抛光。例如采用化学机械研磨的方式，对第一焊盘50的背离第一半导体层21的表面、及第二焊盘60的背离电流扩展层30的表面做平坦化处理，以确保第一焊盘50和第二焊盘60具有良好的电接触性能。
此外，第二焊盘60覆盖第二开口K2。在第二开口K2为环形开口的示例中，第二焊盘60在衬底10上的正投影至少覆盖第二开口K2以及第一凹槽G1在衬底10上的正投影。这也就是说，第二焊盘60并非采用与第二开口K2形状相似的环状结构，第二焊盘60覆盖第二开口K2以及钝化层40位于第二开口K2环形区域内的部分，可以具有较大的平面面积，以提升第二焊盘60的导电性能。
需要补充的是，在上述一些实施例中，针对不同底材的材料层制备，需要考虑底材的折射率进行工艺参数的调整，以确保各材料层的制备符合其需求。
请参阅图8，本申请实施例还提供了一种发光二极管芯片，可以采用如上一些实施例中的制备方法制备获得。发光二极管芯片包括：至少一个发光二极管。发光二极管包括：第一半导体层21、发光层22、第二半导体层23、电流扩展层30、钝化层40、第一焊盘50以及第二焊盘60。
第一半导体层21、发光层22、第二半导体层23和电流扩展层30依次层叠。发光层22部分覆盖第一半导体层21，且第二半导体层23和发光层22在第一半导体层21上的正投影重叠。发光层22和第二半导体层23共同构成位于第一半导体层21上的台阶，即台面结构(MESA)。
可选的，第一半导体层21为N型氮化镓层，发光层22为多量子阱层，第二半导体层23为P型氮化镓层。
电流扩展层30至少部分覆盖第二半导体层23。例如，电流扩展层30和第二半导体层23在第一半导体层21上的正投影重叠；或，电流扩展层30在第一半导体层21上的正投影位于第二半导体层23在第一半导体层21上的正投影的范围内。
可选的，电流扩展层30采用可见光透过率高且导电能力强的透明导电材料制备形成。透明导电材料例如为氧化铟锡(ITO)、氧化锌(ZnO)、氧化镉锡(CTO)、氧化铟(InO)、铟(In)掺杂氧化锌(ZnO)、铝(Al)掺杂氧化锌(ZnO)、或镓(Ga)掺杂氧化锌(ZnO)等。在一个示例中，电流扩展层30为ITO层。
电流扩展层30具有较高的导电率以及较高的可见光透过率，能够有效提高发光层22的出光效率。
请继续参阅图8，钝化层40覆盖电流扩展层30、及第二半导体层23、发光层22和第一半导体层21的部分裸露表面。钝化层40具有第一开口K1和第二开口K2；第一开口K1暴露部分电流扩展层30，第二开口K2暴露部分第一半导体层21。
可选的，钝化层40为二氧化硅(SiO2)层。
可选的，钝化层40的厚度T大于或等于
可选的，钝化层40的厚度T的取值范围为：例如，钝化层40的厚度T为：/>或/>钝化层40采用较大厚度，可以降低断裂风险。
请继续参阅图8，第一焊盘50覆盖第一开口K1，并与第一半导体层21连接。第二焊盘60覆盖第二开口K2，并与电流扩展层30连接。
可选的，第一焊盘50的背离第一半导体层21的表面、及第二焊盘60的背离电流扩展层30的表面，均高于钝化层40的背离第一半导体层21的表面。如此，方便于将第一焊盘50和第二焊盘60与外部电学器件对应键合。
可选的，第一焊盘50的背离第一半导体层21的表面、及第二焊盘60的背离电流扩展层30的表面平坦，可以确保第一焊盘50和第二焊盘60具有良好的电接触性能。
本申请实施例中，第一半导体层21、发光层22、第二半导体层23和电流扩展层30依次层叠设置。钝化层40覆盖电流扩展层30、以及第二半导体层23、发光层22和第一半导体层21的部分裸露表面。并且，第一焊盘50和第二焊盘60均对应设置于钝化层40的第一开口K1和第二开口K2内。这样易于使用三个掩膜版来实现发光二极管芯片的制备，从而减少掩膜版的使用数量，以简化发光二极管芯片的制备流程，缩短制程周期并降低制备成本。
在一些实施例中，请继续参阅图8，电流扩展层30具有第一凹槽G1，第一凹槽G1暴露部分第二半导体层23，第一凹槽G1的形状和尺寸与第二焊盘的形状和尺寸相关。发光层22和第二半导体层23叠层构成的MESA结构具有第二凹槽G2，第二凹槽G2暴露部分第一半导体层21。钝化层40覆盖第一凹槽G1和第二凹槽G2的内侧壁。
基于前述一些实施例可知，第一凹槽G1和第二凹槽G2使用同一个掩膜版形成，因此，第一凹槽G1和第二凹槽G2的形状相似。
示例的，第二开口K2为环形开口。第一凹槽G1在第一半导体层21上的正投影位于环形开口的内环在第一半导体层21上的正投影内；即第二开口K2在第一半导体层21上的正投影位于第一凹槽G1在第一半导体层21上的正投影外。第二凹槽G2在第一半导体层21上的正投影位于第一凹槽G1在第一半导体层21上的正投影内。
此外，可选的，第一凹槽G1在第一半导体层21上的正投影为圆形或椭圆形。第二凹槽G2在第一半导体层21上的正投影为圆形或椭圆形。
示例的，如图8中所示，第二凹槽G2在第一半导体层21上的正投影边界与第一凹槽G1在第一半导体层21上的正投影边界，二者沿同一径向且位于轴心线同侧的部分之间具有间隔L。如此，利用前述间隔L，可以避免电流扩展层30与第一半导体层21搭边而漏电。
此处，第二凹槽G2在第一半导体层21上的正投影边界是指第二凹槽G2在第一半导体层21上的正投影的最外侧边界。同理，第一凹槽G1在第一半导体层21上的正投影边界是指第一凹槽G1在第一半导体层21上的正投影的最外侧边界。
可选的，间隔L的取值范围包括：2μm～3μm。例如，间隔L为2μm、2.5μm、2.8μm或3μm。这样可以在有效隔离电流扩展层30与第一半导体层21的基础上，避免减小LED芯片的发光面积，进而避免影响的LED芯片的出光亮度。
示例的，如图8中所示，第二凹槽G2的侧壁与第二半导体层23的背离第一半导体层21的表面之间的夹角α大于或等于120°。基于第一凹槽G1和第二凹槽G2使用同一个掩膜版形成，第一凹槽G1的侧壁与电流扩展层30的背离第一半导体层21的表面之间的夹角β与夹角α相同或大致相同。
此处，夹角α和夹角β均是指实体表面之间形成的角度。夹角α和夹角β设置的较大，可以在确保第一凹槽G1及第二凹槽G2的轮廓清晰的基础上，确保覆盖第一凹槽G1及第二凹槽G2的膜层堆叠不易因断裂而导致发光二极管芯片出现IR(电流和电阻)异常。
在第二开口K2为环形开口的示例中，第二焊盘60在第一半导体层21上的正投影至少覆盖第二开口K2及第一凹槽G1在第一半导体层21上的正投影。这也就是说，第二焊盘60并非采用与第二开口K2形状相似的环状结构，第二焊盘60覆盖第二开口K2以及钝化层40位于第二开口K2环形区域内的部分，可以具有较大的平面面积，以提升第二焊盘60的导电性能。
此外，在一些示例中，请参阅图7，发光二极管芯片还包括衬底10。第一半导体层21、发光层22、第二半导体层23、电流扩展层30及钝化层40依次层叠，并设置于衬底10上。
可选的，衬底10为但不限于蓝宝石衬底、碳化硅衬底、硅衬底或氮化镓衬底。
本申请实施例还提供了一种显示装置，该显示装置包括驱动电路以及与驱动电路连接的发光单元。其中，发光单元包括前述一些实施例中的发光二极管芯片。显示装置例如为LED显示面板或LED背板。前述发光二极管芯片所能实现的技术效果，该显示装置也均能实现，此处不再详述。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种发光二极管芯片的制备方法，其特征在于，包括：
在衬底上生长外延层；所述外延层包括依次层叠的第一半导体材料层、发光材料层及第二半导体材料层；
在所述外延层的背离所述衬底的表面形成电流扩展材料层，并基于第一掩膜版将所述电流扩展材料层图案化，获得电流扩展层；
基于所述第一掩膜版将所述外延层图案化，获得第一半导体层、及呈台阶状设置于所述第一半导体层上的发光层和第二半导体层；
在所述第一半导体层、所述发光层、所述第二半导体层及所述电流扩展层的裸露表面形成钝化材料层；
基于第二掩膜版将所述钝化材料层图案化，获得钝化层；其中，所述钝化层具有至少一个第一开口和至少一个第二开口；所述第一开口暴露部分所述第一半导体层，所述第二开口暴露部分所述第二半导体层；以及
基于第三掩膜版，形成覆盖所述第一开口并与所述第一半导体层连接的第一焊盘，形成覆盖所述第二开口并与所述电流扩展层连接的第二焊盘；其中，所述基于第一掩膜版将所述电流扩展材料层图案化，还包括：形成贯穿所述电流扩展层的第一凹槽；所述基于第一掩膜版将所述外延层图案化，还包括：形成贯穿所述发光层和所述第二半导体层的第二凹槽；
其中，所述第二开口包括环形开口；所述第二开口在所述衬底上的正投影位于所述第一凹槽在所述衬底上的正投影外；所述第二凹槽在所述衬底上的正投影位于所述第一凹槽在所述衬底上的正投影内；所述第二焊盘还覆盖所述钝化层位于所述第二开口环形区域内的部分。
2.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，所述第一凹槽和所述第二凹槽的形状相似。
3.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，所述第一焊盘和所述第二焊盘通过蒸镀工艺形成。
4.如权利要求1所述的发光二极管芯片的制备方法，其特征在于，所述制备方法还包括：
对所述第一焊盘的背离所述衬底的表面、以及所述第二焊盘的背离所述衬底的表面进行抛光。
5.一种发光二极管芯片，其特征在于，包括：至少一个发光二极管；
所述发光二极管包括：
依次层叠设置的第一半导体层、发光层、第二半导体层和电流扩展层；其中，所述发光层部分覆盖所述第一半导体层，所述第二半导体层和所述发光层在所述第一半导体层上的正投影重叠，所述电流扩展层至少部分覆盖所述第二半导体层；
钝化层，覆盖所述电流扩展层、所述第二半导体层、所述发光层和所述第一半导体层的部分裸露表面；所述钝化层具有第一开口和第二开口；所述第一开口暴露部分所述第一半导体层，所述第二开口暴露部分所述电流扩展层；
第一焊盘，覆盖所述第一开口，并与所述第一半导体层连接；
以及，第二焊盘，覆盖所述第二开口，并与所述电流扩展层连接；
其中，所述电流扩展层具有第一凹槽；所述发光层和所述第二半导体层的叠层具有第二凹槽；
其中，所述第二开口包括环形开口；所述第二开口在所述第一半导体层上的正投影位于所述第一凹槽在所述第一半导体层上的正投影外；所述第二凹槽在所述第一半导体层上的正投影位于所述第一凹槽在所述第一半导体层上的正投影内；所述第二焊盘还覆盖所述钝化层位于所述第二开口环形区域内的部分。
6.如权利要求5所述的发光二极管芯片，其特征在于，所述第一凹槽和所述第二凹槽的形状相似。
7.如权利要求5所述的发光二极管芯片，其特征在于，
所述第一凹槽在所述第一半导体层上的正投影边界与所述第二凹槽在所述第一半导体层上的正投影边界，二者沿同一径向且位于轴心线同侧的部分之间具有间隔；所述间隔的取值范围包括：2μm～3μm。
8.如权利要求5所述的发光二极管芯片，其特征在于，所述第二凹槽的侧壁与所述第二半导体层的背离所述第一半导体层的表面之间的夹角大于或等于120°。
9.如权利要求5所述的发光二极管芯片，其特征在于，所述第二焊盘在所述第一半导体层上的正投影至少覆盖所述第二开口及所述第一凹槽在所述第一半导体层上的正投影。
10.一种显示装置，其特征在于，包括：驱动电路，以及与所述驱动电路连接的发光单元；其中，
所述发光单元包括如权利要求5～9中任一项所述的发光二极管芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111055798.6A CN114023854B (zh) | 2021-09-09 | 2021-09-09 | 发光二极管芯片及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111055798.6A CN114023854B (zh) | 2021-09-09 | 2021-09-09 | 发光二极管芯片及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114023854A CN114023854A (zh) | 2022-02-08 |
| CN114023854B true CN114023854B (zh) | 2023-08-25 |
Family
ID=80054243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111055798.6A Active CN114023854B (zh) | 2021-09-09 | 2021-09-09 | 发光二极管芯片及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114023854B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205092267U (zh) * | 2015-11-04 | 2016-03-16 | 杭州士兰明芯科技有限公司 | 发光二极管 |
| CN110649131A (zh) * | 2018-06-27 | 2020-01-03 | 首尔伟傲世有限公司 | 倒装芯片型发光二极管芯片及包括其的发光装置 |
| CN111653654A (zh) * | 2020-04-29 | 2020-09-11 | 厦门士兰明镓化合物半导体有限公司 | 倒装发光二极管芯片及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI384650B (zh) * | 2008-07-18 | 2013-02-01 | Lextar Electronics Corp | 發光二極體晶片的製造方法 |
-
2021
- 2021-09-09 CN CN202111055798.6A patent/CN114023854B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN205092267U (zh) * | 2015-11-04 | 2016-03-16 | 杭州士兰明芯科技有限公司 | 发光二极管 |
| CN110649131A (zh) * | 2018-06-27 | 2020-01-03 | 首尔伟傲世有限公司 | 倒装芯片型发光二极管芯片及包括其的发光装置 |
| CN111653654A (zh) * | 2020-04-29 | 2020-09-11 | 厦门士兰明镓化合物半导体有限公司 | 倒装发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114023854A (zh) | 2022-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287479B2 (en) | Luminous devices, packages and systems containing the same, and fabricating methods thereof | |
| CN102163659B (zh) | 发光二极管封装、高反射型硅次基板及其制造方法 | |
| KR100896282B1 (ko) | 발광 소자 패키지 및 그 제조방법 | |
| CN113299803B (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
| WO2007123289A1 (en) | High efficiency led with multi-layer reflector structure and method for fabricating the same | |
| TW201639199A (zh) | 發光裝置 | |
| CN104916754A (zh) | 半导体发光装置 | |
| TWI435484B (zh) | 發光二極體封裝結構 | |
| US20210305535A1 (en) | Display panel, method for preparing the same, and display device | |
| CN114023854B (zh) | 发光二极管芯片及其制备方法、显示装置 | |
| CN110176470A (zh) | 一种高压发光二极管及其制作方法 | |
| CN114023855A (zh) | 发光二极管芯片及其制备方法、显示装置 | |
| CN214898480U (zh) | 一种Micro LED芯片单体器件、显示模块及显示装置 | |
| CN116613257A (zh) | 一种led芯片制备方法 | |
| KR101026216B1 (ko) | 발광 다이오드 및 그의 제조방법 | |
| TWI757181B (zh) | 顯示面板及其製造方法 | |
| CN218215343U (zh) | 一种发光二极管 | |
| CN114038952A (zh) | 发光二极管芯片及其制备方法、显示装置 | |
| CN117219715B (zh) | 一种MicroLED矩阵光源的制备方法及MicroLED矩阵光源 | |
| CN213878130U (zh) | 一种倒装发光二极管芯片及其应用的背板、显示面板 | |
| CN117976689A (zh) | 一种微型led芯片及其制作方法、显示模组、终端 | |
| CN117936662A (zh) | 一种led芯片及其制备方法 | |
| CN104882521A (zh) | 一种用于倒装led芯片的衬底及其制作方法 | |
| CN114583025A (zh) | 一种多面式侧壁led芯片及其制备方法 | |
| CN118099331A (zh) | 一种超薄led芯片的制备方法及超薄led芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Applicant after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd. Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Applicant before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |