CN116613257A - 一种led芯片制备方法 - Google Patents
一种led芯片制备方法 Download PDFInfo
- Publication number
- CN116613257A CN116613257A CN202210117231.5A CN202210117231A CN116613257A CN 116613257 A CN116613257 A CN 116613257A CN 202210117231 A CN202210117231 A CN 202210117231A CN 116613257 A CN116613257 A CN 116613257A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- insulating layer
- led chip
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 321
- 239000011248 coating agent Substances 0.000 claims abstract description 9
- 238000000576 coating method Methods 0.000 claims abstract description 9
- 229910002601 GaN Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 47
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 29
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 22
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 22
- 239000000460 chlorine Substances 0.000 claims description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 17
- 238000001312 dry etching Methods 0.000 claims description 15
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 11
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 7
- 229910052801 chlorine Inorganic materials 0.000 claims description 7
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 239000001272 nitrous oxide Substances 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 13
- 238000003892 spreading Methods 0.000 description 16
- 230000007480 spreading Effects 0.000 description 16
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910016569 AlF 3 Inorganic materials 0.000 description 1
- 229910017109 AlON Inorganic materials 0.000 description 1
- 241000789558 Itoa Species 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Led Devices (AREA)
Abstract
本发明涉及一种LED芯片制备方法，在外延层上形成包覆外延层的绝缘层后，会对中间片源进行初刻蚀和再刻蚀，从而形成自绝缘层下外露的电极设置区，并在电极设置区中设置芯片电极，得到LED芯片。由于形成电极设置区的刻蚀过程分为初刻蚀和再刻蚀，并且再刻蚀形成的刻蚀面的粗糙度低于初刻蚀所形成的刻蚀面的粗糙度，所以，通过再刻蚀可以提升电极设置区的平整度，从而改善芯片电极与电极设置区的接触情况，降低芯片电压，提升所制得的LED芯片的品质。
Description
技术领域
本发明涉及LED技术领域，尤其涉及一种LED芯片制备方法。
背景技术
Micro-LED(微发光二极管)显示技术是指以自发光的微米量级的LED为发光像素单元，将其组装到驱动面板上形成高密度LED阵列的显示技术。由于Micro-LED具有芯片尺寸小、集成度高和自发光等特点,在显示方面与LCD(Liquid Crystal Display，液晶显示器)、OLED(Organic Light-Emitting Diode，有机电激光显示)相比，在亮度、分辨率、对比度、能耗、使用寿命、响应速度和热稳定性等方面都有更大的优势。不过目前Micro-LED芯片的电芯片极与其外延层的接触不好，导致芯片电压高，影响了Micro-LED芯片的品质与使用寿命。
因此，如何改善Micro-LED芯片的电芯片极与其外延层的接触不佳，提升Micro-LED芯片的品质是目前亟待解决的技术问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种LED芯片制备方法，旨在解决电芯片极与其外延层的接触不佳，导致LED芯片品质不高的问题。
本申请提供一种LED芯片制备方法，包括：
提供一位于衬底上的外延层，外延层依次包括N型半导体层、有源层与P型半导体层，且三者与衬底的距离依次增大；
形成包覆外延层的绝缘层，制得具有绝缘层的中间片源；
依次对中间片源进行初刻蚀与再刻蚀，使外延层的电极设置区外露于绝缘层，初刻蚀与再刻蚀的方式不同，前者形成的刻蚀面比后者形成的刻蚀面的粗糙度高，且二者各自形成的刻蚀面在衬底上的垂直投影至少部分重叠；
在电极设置区中设置芯片电极，制得LED芯片。
上述LED芯片制备方法中，在外延层上形成包覆外延层的绝缘层后，会对中间片源进行初刻蚀和再刻蚀，从而形成自绝缘层下外露的电极设置区，并在电极设置区中设置芯片电极，得到LED芯片。由于形成电极设置区的刻蚀过程分为初刻蚀和再刻蚀，并且再刻蚀形成的刻蚀面的粗糙度低于初刻蚀所形成的刻蚀面的粗糙度，所以，通过再刻蚀可以提升电极设置区的平整度，从而改善芯片电极与电极设置区的接触情况，提升所制得的LED芯片的品质。
可选地，形成具有绝缘层的中间片源之前，还包括：
在P型半导体层远离衬底的一侧形成电流扩展层。
上述LED芯片制备方法中，因为在形成绝缘层之前会在P型半导体层远离衬底的一侧形成电流扩展层，利用电流扩展层可以使得外延层中的电流在水平方向上均匀扩散，增强LED芯片的出光均匀性，提升LED芯片的整体亮度。
可选地，形成包覆外延层的绝缘层包括：利用硅烷与一氧化二氮在外延层外露的表面上形成绝缘层，且绝缘层的厚度为2000～10000。
上述LED芯片制备方法中，利用SiH4与N2O在外延层上形成了厚度为的绝缘层，通过该绝缘层可以实现外延层与外界的电气隔离，增强LED芯片的品质。
可选地，形成包覆外延层的绝缘层之前，还包括：对外延层进行台面刻蚀以形成N型台面与P型台面；
对中间片源进行初刻蚀包括：对P型台面与N型台面上的绝缘层进行刻蚀。
对中间片源进行初刻蚀包括：采用氟化物自绝缘层远离衬底的一侧对中间片源进行刻蚀，刻蚀深度不低于对应刻蚀区域中绝缘层的原始厚度；
对中间片源进行再刻蚀包括：对从初刻蚀对应的刻蚀区域中外露的电连接层进行刻蚀，刻蚀深度小于电连接层的剩余厚度，电连接层为位于绝缘层之下且被配置为与芯片电极接触的层结构。
上述LED芯片制备方法中，在采用氟化物对中间片源进行初刻蚀时，刻蚀深度不低于对应刻蚀区域中绝缘层的厚度，因此对应刻蚀区域中的绝缘层将在初刻蚀阶段中被刻穿，位于绝缘层之下的电连接层将会外露出来，即需要与芯片电极接触的层结构会外露出来。所以，电连接层可能会在初刻蚀阶段被刻蚀形成相对粗糙的刻蚀面，但因为初刻蚀之后的再刻蚀会对该相对粗糙的刻蚀面进行处理，形成平整度相对较高的刻蚀面，以供芯片电极接触，这样可以提升芯片电极与电连接层的接触效果，增强LED芯片的品质。
可选地，电连接层包括N型半导体层，N型半导体层为N型氮化镓层，对从初刻蚀对应的刻蚀区域中外露的电连接层进行刻蚀包括以下两种中的至少一种：
采用含有氯气的刻蚀气体对从初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行干法刻蚀；
采用磷酸对从初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行腐蚀。
上述LED芯片制备方法中，初刻蚀后从绝缘层下外露的电连接层包括N型氮化镓层，所以，在再刻蚀阶段采用含有氯气的刻蚀气体对从初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行干法刻蚀，和/或，采用采用磷酸对从初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行腐蚀，这样都能够提升再刻蚀在N型氮化镓层上所形成的刻蚀面的平整度，改善N型氮化镓层与对应芯片电极的接触，提升LED芯片的品质。
可选地，从初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行干法刻蚀的刻蚀深度为0.1～1um。
上述LED芯片制备方法中，采用干法刻蚀对N型氮化镓层进行干法刻蚀的刻蚀深度为0.1～1um，这样既可以去除初刻蚀在N型氮化镓层造成的粗糙层，又可以保证N型氮化镓层的厚度满足LED芯片需求。
对中间片源进行初刻蚀包括：采用氟化物自绝缘层远离衬底的一侧对中间片源进行刻蚀，刻蚀深度小于对应刻蚀区域中绝缘层的原始厚度；
对中间片源进行再刻蚀包括：采用包含氯气的刻蚀气体继续在初刻蚀对应的刻蚀区域中进行刻蚀，刻蚀深度大于等于初刻蚀后绝缘层的剩余厚度。
上述LED芯片制备方法中，采用氟化物对中间片源进行初刻蚀时并不会将绝缘层刻穿，这样可以避免电连接层在初刻蚀阶段遭到刻蚀，避免初刻蚀相对粗糙的刻蚀面形成在电连接层的表面。所以在再刻蚀阶段，只需要采用包含氯气的刻蚀气体继续在初刻蚀对应的刻蚀区域进行刻蚀，去掉该区域中剩余的绝缘层，使得电连接层，就可以在电连接层上形成高平整度的刻蚀面，改善芯片电极与对应电连接层的接触面，提升LED芯片的品质。
可选地，经过初刻蚀后，绝缘层的剩余厚度小于绝缘层的原始厚度的一半。
上述LED芯片制备方法中，因为初刻蚀后绝缘层的剩余厚度小于其原始厚度的一半，这样可以保证在再刻蚀阶段需要刻蚀的绝缘层的厚度更小，从而减少再刻蚀阶段的耗时，提升对中间片源刻蚀的整体效率。
可选地，绝缘层的剩余厚度为
附图说明
图1为相关技术中绝缘层刻蚀后芯片电极设置区不平整的一种示意图；
图2为本发明一可选实施例中提供的LED芯片制备方法的一种流程示意图；
图3为本发明一可选实施例中提供的LED芯片的一种制程示意图；
图4为本发明一可选实施例中提供的一种中间片源的结构示意图；
图5为本发明一可选实施例中提供的一种对中间片源进行刻蚀的一种制程示意图；
图6为本发明另一可选实施例示例1中提供的LED芯片制备方法的一种流程示意图；
图7为本发明另一可选实施例示例1中提供的一种LED芯片制程示意图；
图8为本发明另一可选实施例示例2中提供的LED芯片制备方法的一种流程示意图；
图9为本发明另一可选实施例示例2中提供的一种LED芯片制程示意图。
附图标记说明：
101-外延层；102-绝缘层；103-电极设置区；20-衬底；200-LED芯片；21-外延层；211-N型半导体层；212-有源层；213-P型半导体层；22-绝缘层；23-电流扩展层；24-芯片电极；70-衬底；700-LED芯片；71-外延层；711-N型GaN层；7110-N型台面；7111-第一刻蚀面；711-第二刻蚀面；712-有源层；713-P型GaN层；7130-P型台面；72-ITO层；73-SiO2(氧化硅)层；741-N电极；742-P电极；90-衬底；900-LED芯片；91-外延层；911-N型GaN层；9110-N型台面；912-有源层；913-P型GaN层；9130-P型台面；92-ITO层；93-SiO2(氧化硅)层；941-N电极；942-P电极。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
请参见图1，相关技术制备LED芯片的过程中，在外延层101外包覆绝缘层102，例如SiO2(氧化硅)层之后，会对绝缘层102进行刻蚀，以外露绝缘层102之下的电连接层(例如N型GaN层)，从而形成电极设置区103，不过，相关技术中在对绝缘层101进行刻蚀时，通常都是采用CF4等氟化物作为刻蚀气体，而氟化物会对GaN造成损伤，从而使得电极设置区103中的GaN平整度差，如图1所示，进而导致芯片电极与GaN层接触不好，LED芯片的芯片电压高，这严重影响了LED芯片的品质。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本申请一可选实施例：
本实施例首先提供一种LED芯片制备方法，请参见图2示出的该LED芯片制备方法的流程示意图以及图3示出的LED芯片的制程示意图：
S202：提供一位于衬底上的外延层。
本实施例中在制备LED芯片时，首先需要准备外延层，这里提供一位于衬底20上的外延层21，如图3中的(a)。衬底20可以是外延层21的生长衬底，例如其可以为蓝宝石衬底、GaN衬底、Si(硅)衬底等衬底中的任意一种。当然，在本实施例的其他一些示例中，外延层21也可以是在其生长衬底上生长完成以后再转移到衬底20上的。外延层21依次包括N型半导体层211、有源层212与P型半导体层213，且三者与衬底20的距离依次增大，因此，当衬底20在下时，外延层21自下而上依次包括N型半导体层211、有源层212与P型半导体层213。当然，本领域技术人员可以理解的是，外延层21中的层结构并不限于上述三种，例如还可以包括缓冲层、电子阻挡层等层结构中的至少一种。
S204：形成包覆外延层的绝缘层，制得具有绝缘层的中间片源。
获取到外延层21之后，可以在外延层21外露的表面形成绝缘层22，如图3中的(b)所示。在本实施例中，绝缘层22中包括但不限于SiO2、Al2O3、AlN、AlON、AlF3中的至少一种。以绝缘层22为SiO2层为例进行说明，在形成绝缘层22时，可以采用PECVD(Plasma EnhancedChemical Vapor Deposition，等离子体增强化学的气相沉积法)实现，其中PECVD气体可以为SiH4(硅烷)与N2O(一氧化二氮)。在本实施例中，绝缘层22的厚度可以为例如，在一种示例中，SiO2层的厚度为/>另一种示例中/>还有一些示例中，SiO2层的厚度可以为/>或者/>当然，本领域技术人员可以理解的是，绝缘层22实现对外延层21的电气隔离所需要的最小厚度与绝缘层22本身的材质有关，所以采用不同材料形成的绝缘层22的厚度可以不同。
为了便于介绍，这里在外延层21上形成绝缘层22形成的结构称为“中间片源”，在图3(b)中，中间片源包括衬底20、外延层21与绝缘层22。
在本实施例的一些示例中，在外延层21表面形成绝缘层22，制得中间片源之前，还需要对外延层21进行刻蚀，这里所说的刻蚀包括Mesa刻蚀(台面刻蚀)与ISO刻蚀(沟道刻蚀)中的至少一种。例如，一些示例中，在形成绝缘层22前，会对外延层21进行台面刻蚀以形成N型台面与P型台面，请参见图3的(b)所示的一种中间片源的结构示意图。应当理解的是，如果制备的LED芯片是垂直结构，则一些示例中可以不对外延层21进行台面刻蚀。
在本实施例的一些示例中，在形成绝缘层22之前，还会先在P型半导体层213远离衬底20的一侧形成电流扩展层，所以在这种中间片源中还包括电流扩展层，例如，请参见图4示出的另一种中间片源的结构示意图：电流扩展层23处于P型半导体层213与绝缘层22之间，绝缘层22同时包覆电流扩展层23与外延层21。可以理解的是，电流扩展层23可以包括但不限于ITO(氧化铟锡)等透明导电层，例如，在本实施例的一些示例中，电流扩展层可以为金属层，也可以为ITO与金属的叠层结构。在本实施例的一些示例中，形成电流扩展层23可以在对外延层21进行台面刻蚀之后，在形成绝缘层22之前。在部分示例中，形成电流扩展层23的流程可以介于外延层21的台面刻蚀与沟道刻蚀之间。
S206：依次对中间片源进行初刻蚀与再刻蚀，使外延层的电极设置区外露于绝缘层，初刻蚀形成的刻蚀面比再刻蚀形成的刻蚀面的粗糙度高。
在外延层21上形成绝缘层22得到中间片源之后，可以对中间片源进行刻蚀，从而外延层21的电极设置区外露于绝缘层22。在本实施例中，为了外露电极设置区而对中间片源进行的刻蚀包括初刻蚀阶段与再刻蚀阶段。可以理解的是，初刻蚀与再刻蚀中包括对绝缘层22的刻蚀，因为如果绝缘层22如果不被刻穿，则位于绝缘层22之下且被配置为芯片电极接触的层结构就不会外露，在本实施例中，将这种位于绝缘层22之下且被配置为芯片电极接触的层结构称为“电连接层”，可以理解的是，如果中间片源的结构如图3(b)所示，那么电连接层可以包括P型半导体层213与N型半导体层211；如果中间片源的结构如图4所示，则电连接层可以包括电流扩展层23与N型半导体层211。另外，由于本实施例中初刻蚀与再刻蚀的共同目的是为了外露电连接层上的电极设置面，所以，初刻蚀与再刻蚀实际上是对中间片源进行刻蚀的两个阶段，二者的刻蚀方向基本相同，都是基本垂直于衬底20的，或者说初刻蚀与再刻蚀的刻蚀方向均在垂直于衬底20的方向上有一定的方向分量。同时，再刻蚀应当是在初刻蚀的完成的基础上对中间片源的进一步处理，因此，初刻蚀与再刻蚀各自形成的刻蚀面在衬底20上的垂直投影应当至少部分重叠。
在本实施例中，初刻蚀所形成刻蚀面比再刻蚀形成的刻蚀面更粗糙，例如，在一些示例中，初刻蚀包括采用氟化物自绝缘层22远离衬底20的一侧对中间片源进行刻蚀，由于氟化物对GaN的损伤，所以，如果绝缘层22下的电连接层包括GaN材质的半导体层(这里所说的半导体层是指N型半导体层或P型半导体层)，那么直接采用氟化物将绝缘层22刻穿，就可能会导致GaN材质的半导体层损伤，在GaN材质的半导体层上形成粗糙的刻蚀面，进而影响到电连接层与芯片电极的接触。为了改善电接触层与芯片电极的接触，降低LED芯片的芯片电压，提升LED芯片的品质，故本实施例中将对中间片源的刻蚀分为初刻蚀阶段与再刻蚀阶，其中初刻蚀阶段包括采用氟化物对绝缘层22的刻蚀，而再刻蚀阶段采用的是非氟化物进行刻蚀。
在本实施例中，假定电极设置区中绝缘层22的原始厚度为d0，并将初刻蚀与再刻蚀的刻蚀深度分别记为d1与d2，则初刻蚀的刻蚀深度d1与再刻蚀的刻蚀深度d2之和必定大于等于d0，即d1+d2≥d0。可以理解的是，如果初刻蚀采用的是氟化物对绝缘层22进行刻蚀，并且d1＜d，那么初刻蚀阶段所使用的氟化物就不会接触到绝缘层22之下的电连接层，自然也不会对电连接层造成损伤，不会在电连接层上形成粗糙的刻蚀面。如果d1≥d0，则初刻蚀阶段使用到的氟化物就会接触到电连接层，并在电连接层上形成粗糙的刻蚀面。所以这里根据初刻蚀阶段的刻蚀深度的不同对中间片源所遭受的刻蚀进行说明：
情况一，初刻蚀的刻蚀深度d1小于绝缘层22的原始厚度d0：
在本实施例的一些示例中，采用氟化物，例如CF4(四氟化碳)对绝缘层22，例如SiO2，进行刻蚀的刻蚀深度d1小于绝缘层22的原始厚度d0，因此，初刻蚀阶段中不会将绝缘层22刻穿。自然，此后进行的再刻蚀的刻蚀深度d2就应当不低于经历初刻蚀后电极设置区中绝缘层22的剩余厚度d3，毫无疑义的是，d3的值为原始厚度d0与刻蚀深度d1的差值，也即d2≥(d0-d1)。
考虑到在相关技术中采用氟化物对绝缘层22的刻蚀已经具有相对成熟的技术，因此，可以在不刻穿绝缘层22的基础上上利用氟化物对绝缘层22进行尽量多地刻蚀，以提升对中间片源的刻蚀效率。所以，部分示例中，初刻蚀对绝缘层22的刻蚀深度d1虽然小于电极设置区中绝缘层22的原始厚度d0，但大于d0/2，如图3中的(c)所示。根据前述介绍可知，在一些示例中绝缘层22的厚度为那么初刻蚀的最小刻蚀深度就可以在之间。在本实施例的一些示例中，初刻蚀后电极设置区中绝缘层22的剩余厚度d3为/>例如，一种示例中，初刻蚀后绝缘层22剩余的需要被刻蚀的厚度为另一种示例中，剩余厚度d3的取值为/>当然，本领域技术人员可以理解的是，d3的取值也可以为/>等。
在本实施例中，初刻蚀结束后，可以采用Cl2(氯气)继续对在初刻蚀对应的刻蚀区域中进行刻蚀，在一些示例中，Cl2只需要将对应刻蚀区域中的绝缘层22刻穿即可，所以，在一种示例中，采用Cl2进行的再刻蚀的刻蚀深度等于绝缘层22的剩余厚度d3，如图3中的(d)所示；还有一些示例中，Cl2在初刻蚀对应刻蚀区域中的绝缘层22刻穿之后，还把绝缘层22下的电连接层也刻掉部分，所以，采用Cl2进行的再刻蚀的刻蚀深度大于绝缘层22的剩余厚度d3。
情况二，初刻蚀的刻蚀深度d1大于等于绝缘层22的原始厚度d0：
在本实施例的一些示例中，采用氟化物对绝缘层22进行刻蚀的刻蚀深度d1大于等于绝缘层22的原始厚度d0，因此，初刻蚀阶段中会将绝缘层22刻穿，并且极有可能会在绝缘层22下的电连接层表面形成不平整的粗糙刻蚀面，如图5中的(a)与图5中的(b)所示。在再刻蚀阶段，会对从初刻蚀对应的刻蚀区域中外露的电连接层进行刻蚀，应当理解的是，再刻蚀的刻蚀深度必然小于电连接层的剩余厚度：如果电连接层在初刻蚀阶段没有遭到刻蚀，则初刻蚀之后电连接层的剩余厚度就是其原始厚度，如果电连接层在初刻蚀阶段就已遭到刻蚀，则初刻蚀之后电连接层的剩余厚度小于其原始厚度。可以理解的是，再刻蚀只需要将电连接层表面的不平整层去除即可，如图5中的(c)所示，而该不平整层通常也并不厚，在本实施例的一些示例中，再刻蚀的刻蚀深度可以为0.1～1um。
在本实施例的一些示例中，电连接层包括N型半导体层，例如N型GaN层，所以，在再刻蚀阶段可以采用含有Cl2的刻蚀气体对从初刻蚀对应的刻蚀区域中外露的N型GaN层进行干法刻蚀。在本实施例中，含有Cl2的刻蚀气体可以仅包括Cl2，还有一些示例中，可以在Cl2中混入BCl3(三氯化硼)。本实施例的另一些示例中，在再刻蚀阶段，可以采用磷酸对从初刻蚀对应的刻蚀区域中外露的N型GaN层进行腐蚀处理，在本实施例的一些示例中，用于再刻蚀的磷酸为高温磷酸。可以理解的是，相较于利用磷酸的腐蚀处理，基于Cl2对N型GaN层的干法刻蚀具有更高的安全性，同时，Cl2对N型GaN层的刻蚀得到的刻蚀面也比磷酸腐蚀所得到的刻蚀面更平整。本实施例还有一些示例中，再刻蚀阶段可以一并采用上述两种刻蚀方案，例如先采用高温磷酸对电连接层的进行腐蚀，然后再采用Cl2对腐蚀后的电连接层进行干法刻蚀，从而提升再刻蚀的刻蚀面的平整度。
S208：在电极设置区中设置芯片电极，制得LED芯片。
在通过初刻蚀与再刻蚀使得电极设置区从绝缘层22下外露出来以后，可以在电极设置区中设置芯片电极24，芯片电极24与电连接层结合，至此LED芯片200基本制备完成。在本实施例的一些示例中，可以先在外延层21远离衬底20的一侧蒸镀电极层，然后对电极层进行图案化处理形成芯片电极24，在一种示例中，可以采用负性光阻在绝缘层22上光刻电极图形，然后使用富林蒸镀机台蒸镀电极层，电极层的厚度在1～3um左右，接着剥离蓝膜就可以形成芯片电极24，如图3中的(e)所示。毫无疑义的是，芯片电极24中包括N电极与P电极，在图3中，制得的LED芯片200为倒装芯片，所以N电极位于N型台面上，而P电极位于P型台面上。
本实施例还提供一种LED芯片，该LED芯片通过上述任意一种示例中提供的LED芯片制备方法制得。
本实施例提供的LED芯片制备方法，在制备LED芯片的时候，通过对中间片源依次进行初刻蚀与再刻蚀形成外露的电极设置区，由于再刻蚀所形成的刻蚀面比初刻蚀所形成的刻蚀面更平滑，因此，通过这种方式可以改善芯片电极与电连接层的接触，从而降低LED芯片的芯片电压，提升LED芯片的品质。
本申请另一可选实施例：
为了让本领域技术人员对前述示例所提供的LED芯片制备方法及基于该方法制备的LED芯片的细节与优点更清楚，本实施例将结合示例继续对LED芯片制备方法进行阐述：
示例1：
请参见图6示出的LED芯片制备方法的流程示意图以及图7示出的该LED芯片制备方法的制程示意图：
S602：提供一位于衬底上的外延层。
请参见图7中的(a)，在本实施例中，衬底70为外延层71的生长衬底，从衬底70所在的一侧起，外延层71依次包括N型GaN层711、有源层712与P型GaN层713。对于外延层71中包括的其他层结构，这里不再介绍。
S604：对外延层进行台面刻蚀，形成P型台面与N型台面。
接着，可以采用干法刻蚀对外延层71进行刻蚀，从而形成P型台面7130与N型台面7110，如图7中的(b)所示，台面刻蚀所使用的刻蚀气体可以为BCl3与Cl2，刻蚀深度为1～2um左右。
S606：在P型台面上设置ITO层。
在对外延层进行台面刻蚀后，可以在P型台面7130上形成ITO层72，如图7中的(c)所示。在一些示例中，可以通过溅射等方式在外延层71远离衬底70的一侧设置ITO，溅射的ITO的厚度可以为然后在ITO上设置光刻胶并图案化处理光刻胶形成ITO层的光刻图案，随后再在光刻图案的遮挡下对ITO进行湿法腐蚀，从而得到ITO层72。本领域技术人员应当理解的是，在P型台面7130上形成的ITO层实际上是电流扩展层，而电流扩展层也并不限于ITO层这一种，在本实施例的其他一些示例中，也可以采用金属层或者金属层同ITO的叠层作为电流扩展层分散电流。
S608：对外延层进行沟道刻蚀。
设置ITO层72之后，可以继续对外延层71进行沟道刻蚀，沟道刻蚀也是自外延层71远离衬底70的一侧起，直到将外延层71刻穿，刻蚀深度为4～8um，请参见图7中的(d)。由于沟道刻蚀也是对GaN外延层的刻蚀，因此，同样可以采用BCl3与Cl2进行干法刻蚀。
S610：形成包覆外延层的SiO2层，制得中间片源。
沟道刻蚀以后，可以形成包覆外延层71的SiO2层73，SiO2层73与衬底70一起对外延层71与ITO层72进行全包裹，如图7中的(e)，SiO2层73一方面实现外延层71与外界的电气隔离，另一方面也可以隔绝外部水氧，避免水氧对外延层71的侵蚀，维护外延层71的性能的可靠性。在本实施例的一些示例中，可以采用PECVD利用SiH4与N2O在外延层71表面形成SiO2层73，形成的SiO2层73的厚度在
S612：对中间片源进行初刻蚀，刻蚀深度大于等于刻蚀区域中SiO2层的原始厚度。
随后可以采用氟化物对S610中形成的中间片源进行初刻蚀，本示例中，初刻蚀的刻蚀深度不低于刻蚀区域中SiO2层73的原始厚度，也即初刻蚀会将刻蚀区域中的SiO2层73刻穿。初刻蚀采干法刻蚀工艺，刻蚀气体除了氟化物(例如CF4)以外，还可以混合O2(氧气)与Ar(氩气)。请参见图7中的(f)，在SiO2层73之下的电连接层包括ITO层72与N型GaN层711，初刻蚀所使用的CF4会在N型GaN层711上形成相对粗糙的第一刻蚀面7111。
S614：采用Cl2对从初刻蚀对应的刻蚀区域中外露的N型GaN层进行刻蚀，形成电极设置区。
初刻蚀结束后，可以采用Cl2继续对初刻蚀对应的刻蚀区域中外露的N型GaN层711进行刻蚀，完成再刻蚀，从而形成外露的电极设置区，如图7中的(g)所示，采用Cl2对N型GaN层711的刻蚀需要将N型GaN层711表面被损伤的部分去除，形成相对平整的第二刻蚀面7112，以供电极芯片接触。
在本实施例的其他一些示例中，初刻蚀完成以后，也可以通过高温磷酸实现再刻蚀，或者是先利用高温磷酸对N型GaN层711进行一定厚度的腐蚀，然后再通过Cl2进行干法刻蚀，从而提升第二刻蚀面的平整度。一些示例中，再刻蚀的刻蚀深度为0.1～1um，例如可以0.7um、0.95um等。
S616：在电极设置区中设置芯片电极。
再刻蚀结束后，可以在外露的电极设置区中设置芯片电极，在本实施例中，芯片电极包括与ITO层72连接的P电极742以及与N型GaN层711连接的N电极741，如图7中的(h)所示。可选地，可以先在SiO2层73上蒸镀电极层，然后对电极层进行图案化处理形成芯片电极，在一种示例中，可以采用负性光阻在SiO2层73上光刻电极图形，然后使用富林蒸镀机台蒸镀电极层，电极层的厚度在1～3um左右，接着剥离蓝膜就可以形成芯片电极741与P电极742，进而制得LED芯片700。
在示例1中，初刻蚀的刻蚀深度大于等于刻蚀区域中SiO2的原始厚度，下面提供示例2，在示例2中，初刻蚀的刻蚀深度小于刻蚀区域中SiO2的原始厚度：
示例2：
请参见图8示出的LED芯片制备方法的流程示意图以及图9示出的该LED芯片制备方法的制程示意图：
S802：提供一位于衬底上的外延层。
请参见图9中的(a)，在本实施例中，衬底90为外延层91的生长衬底，从衬底90所在的一侧起，外延层91依次包括N型GaN层911、有源层912与P型GaN层913。对于外延层91中包括的其他层结构，这里不再介绍。
S804：对外延层进行台面刻蚀，形成P型台面与N型台面。
接着，可以采用干法刻蚀对外延层91进行刻蚀，从而形成P型台面9130与N型台面9110，如图9中的(b)所示，台面刻蚀所使用的刻蚀气体可以为BCl3与Cl2，刻蚀深度为1～2um左右。
S806：在P型台面上设置ITO层。
在对外延层进行台面刻蚀后，可以在P型台面9130上形成ITO层92，如图9中的(c)所示。在一些示例中，可以通过溅射等方式在外延层91远离衬底90的一侧设置ITO，溅射的ITO的厚度可以为然后在ITO上设置光刻胶并图案化处理光刻胶形成ITO层的光刻图案，随后再在光刻图案的遮挡下对ITO进行湿法腐蚀，从而得到ITO层92。本领域技术人员应当理解的是，在P型台面9130上形成的ITO层实际上是电流扩展层，而电流扩展层也并不限于ITO层这一种，在本实施例的其他一些示例中，也可以采用金属层或者金属层同ITO的叠层作为电流扩展层分散电流。
S808：对外延层进行沟道刻蚀。
设置ITO层92之后，可以继续对外延层91进行沟道刻蚀，沟道刻蚀也是自外延层91远离衬底90的一侧起，直到将外延层91刻穿，刻蚀深度为4～8um，请参见图9中的(d)。由于沟道刻蚀也是对GaN外延层的刻蚀，因此，同样可以采用BCl3与Cl2进行干法刻蚀。
S810：形成包覆外延层的SiO2层，制得中间片源。
沟道刻蚀以后，可以形成包覆外延层91的SiO2层93，SiO2层93与衬底90一起对外延层91与ITO层92进行全包裹，如图9中的(e)，SiO2层93一方面实现外延层91与外界的电气隔离，另一方面也可以隔绝外部水氧，避免水氧对外延层91的侵蚀，维护外延层91的性能的可靠性。在本实施例的一些示例中，可以采用PECVD利用SiH4与N2O在外延层81表面形成SiO2层93，形成的SiO2层93的厚度在
S812：对中间片源进行初刻蚀，刻蚀深度小于刻蚀区域中SiO2层的原始厚度。
随后可以采用氟化物对S810中形成的中间片源进行初刻蚀，本示例中，初刻蚀的刻蚀深度小于刻蚀区域中SiO2层93的原始厚度，也即初刻蚀不会将刻蚀区域中的SiO2层93刻穿，请参见图9中的(f)。在本实施例的一些示例中，初刻蚀后对应刻蚀区域中SiO2层93的剩余后屋为初刻蚀采干法刻蚀工艺，刻蚀气体除了氟化物(例如CF4)以外，还可以混合O2(氧气)与Ar(氩气)。
S814：采用Cl2对初刻蚀对应的刻蚀区域中剩余的SiO2层进行刻蚀，形成电极设置区。
初刻蚀结束后，可以采用Cl2继续对初刻蚀后对应刻蚀区域中剩余的SiO2层93进行刻蚀，直至SiO2层93之下的ITP层91与N型GaN层911外露，实现再刻蚀，从而形成外露的电极设置区，如图9中的(g)所示。
S816：在电极设置区中设置芯片电极。
再刻蚀结束后，可以在外露的电极设置区中设置芯片电极，在本实施例中，芯片电极包括与ITO层92连接的P电极942以及与N型GaN层911连接的N电极941，如图9中的(h)所示。可选地，可以先在SiO2层93上蒸镀电极层，然后对电极层进行图案化处理形成芯片电极，在一种示例中，可以采用负性光阻在SiO2层93上光刻电极图形，然后使用富林蒸镀机台蒸镀电极层，电极层的厚度在1～3um左右，接着剥离蓝膜就可以形成芯片电极941与P电极942，进而制得LED芯片900。
应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (10)
1.一种LED芯片制备方法，其特征在于，包括：
提供一位于衬底上的外延层，所述外延层依次包括N型半导体层、有源层与P型半导体层，且三者与所述衬底的距离依次增大；
形成包覆所述外延层的绝缘层，制得具有所述绝缘层的中间片源；
依次对所述中间片源进行初刻蚀与再刻蚀，使所述外延层的电极设置区外露于所述绝缘层，所述初刻蚀与所述再刻蚀的方式不同，前者形成的刻蚀面比后者形成的刻蚀面的粗糙度高，且二者各自形成的刻蚀面在所述衬底上的垂直投影至少部分重叠；
在所述电极设置区中设置芯片电极，制得LED芯片。
2.如权利要求1所述的LED芯片制备方法，其特征在于，所述形成具有绝缘层的中间片源之前，还包括：
在所述P型半导体层远离所述衬底的一侧形成电流扩展层。
3.如权利要求1所述的LED芯片制备方法，其特征在于，所述形成包覆所述外延层的绝缘层包括：利用硅烷与一氧化二氮在所述外延层外露的表面上形成所述绝缘层，且所述绝缘层的厚度为2000～10000。
4.如权利要求1所述的LED芯片制备方法，其特征在于，所述形成包覆所述外延层的绝缘层之前，还包括：对所述外延层进行台面刻蚀以形成N型台面与P型台面；
对所述中间片源进行初刻蚀包括：对所述P型台面与所述N型台面上的所述绝缘层进行刻蚀。
5.如权利要求1-4任一项所述的LED芯片制备方法，其特征在于，对所述中间片源进行初刻蚀包括：采用氟化物自所述绝缘层远离所述衬底的一侧对所述中间片源进行刻蚀，刻蚀深度不低于对应刻蚀区域中所述绝缘层的原始厚度；
对所述中间片源进行再刻蚀包括：对从所述初刻蚀对应的刻蚀区域中外露的电连接层进行刻蚀，刻蚀深度小于所述电连接层的剩余厚度，所述电连接层为位于所述绝缘层之下且被配置为与所述芯片电极接触的层结构。
6.如权利要求5所述的LED芯片制备方法，其特征在于，所述电连接层包括所述N型半导体层，所述N型半导体层为N型氮化镓层，所述对从所述初刻蚀对应的刻蚀区域中外露的电连接层进行刻蚀包括以下两种中的至少一种：
采用含有氯气的刻蚀气体对从所述初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行干法刻蚀；
采用磷酸对从所述初刻蚀对应的刻蚀区域中外露的N型氮化镓层进行腐蚀。
7.如权利要求6所述的LED芯片制备方法，其特征在于，对从所述初刻蚀对应的刻蚀区域中外露的所述N型氮化镓层进行干法刻蚀的刻蚀深度为0.1～1um。
8.如权利要求1-4任一项所述的LED芯片制备方法，其特征在于，对所述中间片源进行初刻蚀包括：采用氟化物自所述绝缘层远离所述衬底的一侧对所述中间片源进行刻蚀，刻蚀深度小于对应刻蚀区域中所述绝缘层的原始厚度；
对所述中间片源进行再刻蚀包括：采用包含氯气的刻蚀气体继续在所述初刻蚀对应的刻蚀区域中进行刻蚀，刻蚀深度大于等于所述初刻蚀后所述绝缘层的剩余厚度。
9.如权利要求8所述的LED芯片制备方法，其特征在于，经过所述初刻蚀后，所述绝缘层的剩余厚度小于所述绝缘层的所述原始厚度的一半。
10.如权利要求9所述的LED芯片制备方法，其特征在于，所述绝缘层的剩余厚度为
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210117231.5A CN116613257A (zh) | 2022-02-08 | 2022-02-08 | 一种led芯片制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210117231.5A CN116613257A (zh) | 2022-02-08 | 2022-02-08 | 一种led芯片制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116613257A true CN116613257A (zh) | 2023-08-18 |
Family
ID=87673380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210117231.5A Pending CN116613257A (zh) | 2022-02-08 | 2022-02-08 | 一种led芯片制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116613257A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438515A (zh) * | 2023-12-21 | 2024-01-23 | 江西乾照半导体科技有限公司 | 一种led芯片粗化方法及led芯片 |
-
2022
- 2022-02-08 CN CN202210117231.5A patent/CN116613257A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117438515A (zh) * | 2023-12-21 | 2024-01-23 | 江西乾照半导体科技有限公司 | 一种led芯片粗化方法及led芯片 |
| CN117438515B (zh) * | 2023-12-21 | 2024-03-29 | 江西乾照半导体科技有限公司 | 一种led芯片粗化方法及led芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11081680B2 (en) | Pixel structure, method for forming the same, and display screen | |
| CN107437551A (zh) | 显示装置及其制造方法 | |
| CN110364602B (zh) | 发光二极管的芯片及其制备方法 | |
| CN109742200A (zh) | 一种显示面板的制备方法、显示面板及显示装置 | |
| JP2023527907A (ja) | モノリシックｌｅｄアレイ及びその前駆体 | |
| CN102427080B (zh) | 一种多量子阱tft-led阵列显示基板及其制造方法 | |
| CN101887938B (zh) | 发光二极管芯片及其制造方法 | |
| CN116613257A (zh) | 一种led芯片制备方法 | |
| US20240222546A1 (en) | Manufacturing method for high-voltage led chip | |
| CN114023854B (zh) | 发光二极管芯片及其制备方法、显示装置 | |
| US8420418B2 (en) | Light-emitting device and manufacturing method thereof | |
| JP2008270616A (ja) | 半導体発光装置の製造方法および半導体発光装置 | |
| CN112968101B (zh) | 微型led芯片及其制作方法 | |
| KR100696445B1 (ko) | 발광다이오드 디스플레이소자 및 그 제조 방법 | |
| JP2023531541A (ja) | 発光アレイ | |
| TW202349745A (zh) | 製造微型元件的方法 | |
| US7888152B2 (en) | Method of forming laterally distributed LEDs | |
| CN116364827B (zh) | 一种mini LED及其制备方法 | |
| CN116936601B (zh) | 集成芯片及其制备方法以及显示装置 | |
| CN216749934U (zh) | 发光二极管芯片及显示装置 | |
| US20240347673A1 (en) | Micro light-emitting diode structure and display panel device | |
| CN118472152B (zh) | 集成反射穹顶的微显示器件及其制备方法 | |
| CN118099338A (zh) | 发光器件及其制作方法、显示装置 | |
| EP3923350A1 (en) | Light emitting diode and manufacturing method therefor | |
| US8431454B2 (en) | Fabricating process of circuit substrate and circuit substrate structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Applicant after: Chongqing Kangjia Optoelectronic Technology Co.,Ltd. Address before: 402760 No.69, Wushan Road, Biquan street, Bishan District, Chongqing Applicant before: Chongqing Kangjia Photoelectric Technology Research Institute Co.,Ltd. Country or region before: China |
|
| CB02 | Change of applicant information |