JP2023527907A - モノリシックｌｅｄアレイ及びその前駆体 - Google Patents

モノリシックｌｅｄアレイ及びその前駆体 Download PDF

Info

Publication number
JP2023527907A
JP2023527907A JP2022574220A JP2022574220A JP2023527907A JP 2023527907 A JP2023527907 A JP 2023527907A JP 2022574220 A JP2022574220 A JP 2022574220A JP 2022574220 A JP2022574220 A JP 2022574220A JP 2023527907 A JP2023527907 A JP 2023527907A
Authority
JP
Japan
Prior art keywords
semiconductor layer
led array
layer
array precursor
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022574220A
Other languages
English (en)
Inventor
ピノス，アンドレア
メゾウアリ，サミル
タン，ウェイシン
ライル ホワイトマン，ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JP2023527907A publication Critical patent/JP2023527907A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

モノリシックＬＥＤアレイ前駆体であって、第１の半導体層を共有する複数のＬＥＤ構造を含み、第１の半導体層は、ＬＥＤアレイ前駆体の平面を画定し、各ＬＥＤ構造は、（ｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第１の半導体層上の第２の半導体層であって、第２の半導体層が傾斜側面を有するように、上面部分に垂直な正台形断面を有する第２の半導体層と、（ｉｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第２の半導体層上の第３の半導体層であって、第３の半導体層が、第２の半導体層の傾斜側面に平行な傾斜側面を有するように、上面部分に垂直な正台形断面を有する第３の半導体層と、（ｉｉｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第３の半導体層上の第４の半導体層であって、第４の半導体層が、第３の半導体層の傾斜側面に平行な傾斜側面を有するように、上面部分に垂直な正台形断面を有する第４の半導体層と、（ｉｖ）第４の半導体層上の一次電気接点であって、ＬＥＤアレイ前駆体の平面に平行な第４の半導体層の上面部分上のみにある一次電気接点と、（ｖ）第４の半導体層の傾斜側面上の電気絶縁性の光学的透明スペーサであって、第４の半導体層の傾斜側面に面する内面及び対向する外面を有する、電気絶縁性の光学的透明スペーサと、（ｖｉ）スペーサの外面の上に延びる導電性の反射層とを含み、第３の半導体層は、複数の量子井戸副層を含み、量子井戸副層は、ＬＥＤアレイ前駆体の平面に平行な部分においてより大きい厚みを有し、且つＬＥＤアレイ前駆体の平面に平行でない部分において減少した厚みを有する、モノリシックＬＥＤアレイ前駆体。

Description

本開示は、モノリシックＬＥＤアレイ、モノリシックＬＥＤアレイを含むＬＥＤデバイス及びその製造方法に関する。特に、本開示は、改善された発光を有するモノリシックＬＥＤアレイを提供する。
マイクロ発光ダイオード（ＬＥＤ）アレイは、１００×１００μｍ２以下のサイズを有するＬＥＤのアレイとして定義され得る。マイクロＬＥＤアレイは、自発光マイクロディスプレイ及びプロジェクタなど、いくつかの商業用途及び軍事用途のために開発されており、ウェアラブルディスプレイ、ヘッドアップディスプレイ、カムコーダ、ビューファインダ、マルチサイト励起源及びピコプロジェクタなどの多様なデバイスに組み込まれ得る。
ＩＩＩ族窒化物ベースのマイクロＬＥＤは、活性発光領域においてＧａＮ並びにそのＩｎＮ及びＡｌＮとの合金を含む無機半導体ＬＥＤである。ＩＩＩ族窒化物ベースのマイクロＬＥＤは、従来の大面積ＬＥＤ、特に発光層が有機化合物である有機発光ダイオード（ＯＬＥＤ）よりも著しく高い電流密度で駆動され、高い光パワー密度で発光し得るため、一般に普及している。その結果、所与の方向に光源の単位面積当たりに発光される光量として定義され、カンデラ毎平方メートル（ｃｄ／ｍ２）でも測定され、一般にニト（ｎｔ）と呼ばれる、輝度（明度）が高いほど、マイクロＬＥＤは、高い明度を必要とする又は高い明度から恩恵を受ける用途、例えば高明度環境のディスプレイ又は投影に適したものとなる。
加えて、ＩＩＩ族窒化物マイクロＬＥＤのルーメン毎ワット（ｌｍ／Ｗ）で表される高い発光効率は、他の光源と比較してより低い電力使用を可能にし、マイクロＬＥＤをポータブルデバイスに特に適したものにする。さらに、ＩＩＩ族窒化物の固有の材料特性により、マイクロＬＥＤは、高温又は低温及び高湿又は低湿などの極限条件において動作可能であり、それにより、ウェアラブル用途及び屋外用途における性能及び信頼性の利点をもたらす。
無機マイクロＬＥＤアレイの生成のために、現在２つの主な手法が存在する。第１の手法では、個々のマイクロＬＥＤデバイスが従来サイズのＬＥＤのための技術と類似の技術で生成され、これらは、次いでピックアンドプレース技術によって基板上にアレイとして組み立てられる。基板は、個々のマイクロＬＥＤアドレシングのための駆動回路を含むアクティブマトリクスバックプレーンであり得る。この第１の手法により、異なる成長用基板上に製作されている、異なる発光波長などの異なる特性を有するＬＥＤが、フルカラーディスプレイを実現するために製品基板上に転写されることが可能となる。加えて、それは、故障デバイスがアレイの一部になる前それらを破棄することを可能にして、アレイの最終歩留まりを潜在的に改善する。一方、多様な用途において必要とされる解像度（小さいピッチ）及びアレイサイズ（多数のマイクロＬＥＤ）は、ピックアンドプレース精度及び転写時間の点からこの手法に重大な課題をもたらし、プロセスの信頼性及びそのスループットにそれぞれ影響を及ぼす。
第２の手法は、単一の成長用基板上でマイクロＬＥＤアレイを製作するためにモノリシック集積化を使用し、それにより、より高い集積密度、より小さいＬＥＤ及びより小さいピッチ（即ちより高いアレイ解像度）を可能にする。この第２の手法は、フルカラーディスプレイを実現するためのカラー化技術に依拠している。マイクロＬＥＤに使用されるカ
ラー化技術は、マイクロＬＥＤアレイのピッチに依存する。照明用途の従来の蛍光材料は、現在大きいピッチ且つ低解像度アレイにのみ適しており、量子ドットベースの波長変換材料は、より高解像度の用途に必要とされる。使用される手法にかかわらず、アレイ内の個々のマイクロＬＥＤの活性領域の周囲は、概して、発光活性領域の一部を除去するエッチングプロセスによって形成され、それにより、各マイクロＬＥＤにおける独立した電流注入を可能にし、且つアレイの各マイクロＬＥＤ内の放射再結合の量を調整する目的で、個々のマイクロＬＥＤを電気的に絶縁する。
あまり一般的に採用されない製造プロセスでは、米国特許第７，０８７，９３２号明細書に開示されるように、エッチングステップを使用することなく独立して電流が注入され得る活性領域の電気的絶縁部分を実現するために、選択領域成長（ＳＡＧ）を使用する。選択領域成長技術では、バッファ層上にマスクがパターニングされる。マスクの材料は、成長条件において、下層のバッファ層の表面の一部を露出させる開口の内側のみを除くマスク上で、追加の材料が直接成長しないようにされる。
ＩＩＩ族窒化物ＬＥＤの輝度は、動作電流の増加と共に増加するが、発光効率は、電流密度（Ａ／ｃｍ２）に依存し、電流密度が増加するにつれて最初は上昇し、最大値に到達し、その後「効率降下」として知られている現象に起因して低下する。内部量子効率（ＩＱＥ）と呼ばれる、内部で光子を発生させる能力を含む多くの因子がＬＥＤデバイスの発光効率に寄与している。外部量子効率（ＥＱＥ）は、活性領域で放出される光子の数を、注入される電子の数で割った数として定義される。ＥＱＥは、ＬＥＤデバイスのＩＱＥ及び光抽出効率（ＬＥＥ）の関数である。低電流密度において、効率は、非放射再結合と呼ばれる、光を発生させることなく電子と正孔とが再結合する、欠陥又は他のプロセスの強い影響に起因して低い。それらの欠陥が飽和するにつれて、放射再結合が支配し、効率が上昇する。注入電流密度がＬＥＤデバイスについての特性値を上回ると、「効率降下」又は効率の漸減が始まる。
表面再結合は、マイクロＬＥＤにおける非放射再結合に主に寄与するものであると考えられている。マイクロＬＥＤ活性領域の周辺の欠陥及びダングリングボンドは、原子格子を遮り、電子エネルギーレベルを通常は禁じられた半導体バンドギャップの内側に導入する。これは、伝導帯と価電子帯との間の電荷キャリア遷移のための足がかりとして機能することにより、非放射再結合を強化し得る。
表面再結合は、面積比に対する大きい周長及び活性領域の周囲を画定するために一般に使用されるドライエッチング技術のために、無機マイクロＬＥＤにおいて特に重要である。ウエットエッチング液若しくは高温処理を用いた表面処理又は活性発光領域の周囲において損傷を軽減し、ダングリングボンドを減少させることを目的とする、米国特許第９，６０１，６５９号明細書に開示されるような適当な「パッシベーション層」を用いた周辺被覆を含む、様々な技術が当業者に知られている。
しかしながら、非放射再結合、特に表面再結合に関連する問題を回避しつつ、高集積密度、より小さいＬＥＤ及びより小さいピッチを有するマイクロＬＥＤアレイ及びＬＥＤアレイ前駆体並びにそれを生成する方法に対する必要性が残っている。
発光ダイオード（ＬＥＤ）デバイスは、広範囲の用途に対して効率的な光源を提供することがさらに知られている。ＬＥＤの光発生効率及び抽出の増大は、（より小さい発光面積を有する）より小さいＬＥＤの生成及び異なる波長のＬＥＤエミッタのアレイへの統合と共に、特にディスプレイ技術において複数用途を有する高品質色アレイの供給をもたらしている。
拡張現実、複合現実、仮想現実並びにスマートウォッチ及びモバイルデバイスなどの直視型ディスプレイを含む様々な用途において使用するためのマイクロＬＥＤディスプレイについて、いくつかのディスプレイ技術が考えられ、使用されている。デジタルマイクロミラー（ＤＭＤ）及び液晶オンシリコン（ＬＣｏＳ）などの技術は、反射技術に基づいており、反射技術では、時系列モードで赤、緑及び青の光子を生成するために外光源が使用され、画素は、画像を形成するために光を光学素子から転換させ（ＤＭＤ）又は光を吸収して（ＬＣｏＳ）画素の明度を調整する。液晶ディスプレイ（ＬＣＤ）は、典型的には、バックライト、アドレス可能なバックプレーン上のＬＣＤパネル及びカラーフィルタを使用して、画像を生成する。バックプレーンは、個々の画素をオン及びオフし、ビデオフレーム毎に個々の画素の明度を調整する必要がある。有機発光ダイオード（ＯＬＥＤ）又はアクティブマトリクスＯＬＥＤ（ＡＭＯＬＥＤ）及びより近年ではマイクロＬＥＤなどの発光型ディスプレイ技術は、無接続マイクロディスプレイ用途のための低い消費電力及び高い画像コントラストを提供するにつれて一層増加している。特に、マイクロＬＥＤは、マイクロＯＬＥＤ及びＡＭＯＬＥＤディスプレイよりも高効率で良好な信頼性を提供する。
本文書に記載されている発明の態様は、内部量子効率（ＩＱＥ）及び光抽出効率（ＬＥＥ）を改善して長所の効率及び明度特徴を改善する高効率マイクロＬＥＤアレイ結合技術を作成する方法に関する。
多重量子井戸（ＭＱＷ）において発生した光子を発光面の方に向ける疑似放物面状ＬＥＤ構造の使用を含む、光抽出効率を上昇させるように設計された構造がＬＥＤ産業において周知である。
そのような疑似放物面形状を製作するために使用される１つの技術は、半導体材料の反応性イオンエッチング（ＲＩＥ）又は誘電結合エッチング（ＩＣＰ）を含む。そのようなエッチング技術では、ＲＦ、高電圧（ＤＣバイアス）及び反応性ガスを含み、多くの場合、フリーラジカルを含む高エネルギープラズマは、半導体材料を選択的にエッチングするために使用される。フィーチャは、エッチングプロセスを受ける領域とエッチングされないままの領域とを画定するために、写真感光材料を用いたフォトリソグラフィックプロセスを用いて画定される。半導体材料の精密な形状は、パターンを定義するために使用される写真感光材料のプロファイルにより且つエッチング圧力、電力、ガス流及びガス種により制御され得る。
これは、製造プロセスを複雑にするだけでなく、このエッチングプロセスの結果として、半導体材料のエッジが損傷されることがあり、それがマイクロＬＥＤのＩＱＥに影響を及ぼす。
図９に示されるように、ＤＣバイアス及びプラズマ密度が増加するにつれて、フィーチャのエッジにより多くの損傷が与えられて、結晶損傷、窒素空孔及びダングリングボンドによって形成される表面漏洩経路につながる。ドライエッチングは、表面における高エネルギーイオン衝撃に起因して多くの結晶欠陥を生じさせる。ダングリングボンドは酸化し易く、結晶損傷は、表面においてキャリア再結合中心として機能するエネルギー帯に多くの欠陥レベルを生じさせ、非放射再結合につながる。
表面再結合速度（非放射再結合速度）は、バルクＭＱＷにおける放射再結合速度より速く、したがって、小さいマイクロＬＥＤは、表面再結合及び結果として起こるＩＱＥの減少に対して脆弱である。
エッチング中に引き起こされる損傷の広く報告されている結果は、図１０に示されるよ
うに、より小さいマイクロＬＥＤ寸法による効率低下である。外部量子効率（ＥＱＥ）は、ＩＱＥの積（電子の数に対する発生した光子の数の比）である。この傾向を動かすメカニズムは、面積に対するマイクロＬＥＤの周辺の比率である。マイクロＬＥＤのサイズが減少するにつれて、ＭＱＷの面積に対して側壁の面積が増加し。したがって、マイクロＬＥＤのエッジにおける表面漏洩経路が非放射再結合の増加を引き起こす。
拡張現実及びヘッドマウントディスプレイに使用されるマイクロＬＥＤディスプレイは、１Ａ／ｃｍ２～１０Ａ／ｃｍ２の電流密度で動作し得る。これは、大型ＬＥＤと比較して小型ＬＥＤの効率の２０倍の低下を示唆し得る。
マイクロＬＥＤの効率は、図１１に示されるように、エッチングによって引き起こされる損傷を修復することによって著しく上昇し得る。典型的には、最適化された損傷修復体制を実行することによってＥＱＥの１０倍の改善をもたらすことが可能である。ピークＥＱＥは損傷修復後に上昇し、より低い電流密度でピークＥＱＥが発生し、それにより典型的な動作条件において効率の１０倍の上昇が得られ得る。そのような体制は、しかしながら、図１２に示されるように修復プロセスがエッチングによって損傷された半導体材料を除去するため、高ＬＥＥに対して最適化された成形構造を維持することと比較できない。したがって、そのような疑似放物面状ＬＥＤ構造を実現する代替手段を提供することが望ましい。
本発明の目的は、先行技術のアレイに関連する問題の少なくとも１つに取り組む、改善されたＬＥＤアレイ前駆体を提供すること又は少なくともそれに対する商業的に有用な代替物を提供することである。
第１の態様によれば、本開示は、モノリシックＬＥＤアレイ前駆体を形成する方法を提供し、方法は、
（ｉ）表面を有する基板を提供することと、
（ｉｉ）基板の表面上に連続的な第１の半導体層を形成することと、
（ｉｉｉ）複数の開口を含むマスク層を第１の半導体層上に成膜することにより、第１の半導体層を選択的にマスクすることと、
（ｉｖ）傾斜側面及び略平坦な上面部分を伴う、基板に垂直な正台形断面をそれぞれ有する複数の柱状部を形成するために、マスク層の開口を通して第１の半導体層の非マスク部分上に第２の半導体層を成長させることと、
（ｖ）第２の半導体層を覆う第３の半導体層を形成することであって、第３の半導体層は、１つ又は複数の量子井戸副層を含み、且つ傾斜側面及び略平坦な上面部分を有する、形成することと、
（ｖｉ）第３の半導体層を覆う第４の半導体層を形成することであって、それにより、第４の半導体層は、傾斜側面及び略平坦な上面部分を有する、形成することと、
（ｖｉｉ）第４の半導体層の略平坦な上面部分上に一次電気接点を形成することであって、第１～第４の半導体層は、ＩＩＩ族窒化物を含む、形成することと、
（ｖｉｉｉ）第４の半導体層の傾斜側面上に電気絶縁性の光学的透明スペーサを形成することであって、スペーサは、第４の半導体層の傾斜側面に面する内面及び対向する外面を有する、形成することと、
（ｉｘ）スペーサの外面の上に反射導電層を成膜することと
を含む。
本発明のさらなる態様は、説明、図面及び添付された特許請求の範囲から明らかとなる
。
本発明は、ここで、さらに説明される。以下の文章では、本発明の異なる態様がより詳細に定義される。そのように定義された各態様は、明確に相反する指示がされない限り、任意の他の態様と組み合わされ得る。特に、好ましい又は有利であると示される任意の特徴は、好ましい又は有利であると示される任意の他の特徴と組み合わされ得る。
本開示は、電気的に絶縁されたＬＥＤ構造が、改善された発光特性及び減少した非放射再結合を示して生成され得るように、モノリシックＬＥＤアレイ前駆体を形成する方法を提供する。本発明者らは、開示される特定の構造の成長及びＬＥＤ構造の特定領域上のみの電気接点の供給により、改善された特性を有するＬＥＤデバイスを提供するＬＥＤアレイ前駆体が形成され得ることを発見した。
本発明は、モノリシックＬＥＤアレイ前駆体を形成する方法に関する。ＬＥＤは、当技術分野において周知であり、発光ダイオードを指す。
モノリシックアレイは、単一片として形成された複数のＬＥＤ構造の供給を指す。アレイは、ＬＥＤがモノリシック構造にわたって意図的に間隔を空けられ、典型的には、ＬＥＤの六角形密充填アレイ又は正方形充填アレイなどの規則的アレイを形成することを意味する。
「前駆体」という用語により、説明されるＬＥＤアレイは、発光を可能にするなどのためのＬＥＤ毎に必要な対向電気接点も、関連する回路も有していないことに留意されたい。したがって、説明されるアレイは、基板を除去することによって実現され得るような、対向電極及び任意の光抽出面を含む、必要なさらなるステップが行われると形成されるモノリシックＬＥＤアレイに対する前駆体である。
方法は、いくつかの採番されたステップを伴う。これらのステップは可能な範囲で同時に又は並行して実行され得ると理解されたい。
第１のステップは、表面を有する基板の供給を伴う。適当な基板は、サファイア、ＳｉＣ及びシリコンを含む。他の適当な基板は、当技術分野において周知である。
第２のステップは、基板の表面上に連続的な第１の半導体層を形成することを伴う。第１の半導体層は、バッファ層として機能し得る。第１の半導体層及び実際にはさらなる半導体層がＩＩＩ族窒化物を含む。好ましくは、ＩＩＩ族窒化物は、ＡｌｌｎＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ及びＧａＮの１つ又は複数を含む。
本明細書で用いられる、その構成成分による種類へのいかなる言及も、それらの全ての利用可能な化学量論量を含む。したがって、例えば、ＡｌＧａＮは、ＡｌｘＧａ１－ｘＮなどのその全ての合金を含み、ここで、ｘは、１又は０に等しくない。好適な化学量論量は、特定の層の機能に依存して変化することとなる。
第３のステップは、複数の開口を含むマスク層を第１の半導体層上に成膜することにより、第１の半導体層を選択的にマスクすることを伴う。好ましくは、マスク層は、ＳｉＯ２及び／又はＳｉＮｘを含む。ＳｉＯ２及び／又はＳｉＮｘマスク層は、プラズマ増強化学蒸着などの標準的な成膜技術を用いてエクスサイチュで成膜され得る。代替として、インサイチュＳｉＮｘマスク層は、反応チャンバ内で成膜され得、ＭＯＣＶＤリアクタなどの適当な反応チャンバが当技術分野において周知である。
任意選択で、複数の開口は、規則的な間隔のアレイを形成する。これは、正方形充填又は六角形充填など、円の密充填のための任意の構成に類似し得る。
第３のステップを実現する好ましい方法は、
（ａ）連続的なマスク層を成膜すること、及び（ｂ）複数の開口を提供するために上記マスク層の複数の部分を選択的に除去することによる。
任意選択で、上記マスク層の複数の部分を選択的に除去することは、第１の半導体層の複数の対応する部分を選択的に除去することを含む。これは、第２の任意選択的に不連続な層が次いで第１の半導体層の井戸内に形成されることを意味する。
第４のステップは、基板に垂直な正台形断面及び略平坦な上面部分をそれぞれ有する複数の柱状部を形成するために、マスク層の開口を通して第１の半導体層の非マスク部分上に任意選択的に不連続な第２の半導体層を成長させることを伴う。平坦上面部分は、層が形成される基板表面の平面に平行な平面内にある。
「正台形断面」により、柱状部の上部が下部より細いこと及び傾斜した直線状側面と共に略平坦で平行な上面及び下面を有することを意味する。これは、円錐台形状をもたらし得るか、又は３つ以上の側面、典型的には６つの側面を有するピラミッド台形形状の可能性がより高い。「正台形断面」という記述は、第１の半導体層の上に延びる第２の半導体層の部分を指す。第２の半導体層の最下部分は、第１の半導体層によって画定される開口内にあり、したがって、下部分は、典型的には、テーパ付き断面ではなく一定の断面を有する。柱状部のテーパ付き側面は、本明細書では側面又はファセットと呼ばれる。第２の層が連続的である場合、台形断面は、第２の半導体層の連続平面部分の上に延びる第２の半導体層の不連続部分である。
好ましくは、柱状部の側面は、第１の半導体層に平行な平面に対して略一定の角度（α）を有する。即ち、柱状部の側面と第１の半導体に平行な平面との間の角度は、著しく変化しない。好ましくは、角度αは、５０°～７０°であり、より好ましくは５８°～６４°であり、最も好ましくは約６２°である。
好ましくは、第２の半導体層の複数の柱状部のそれぞれは、切頭六角ピラミッド形である。
第５のステップは、任意選択的に不連続な第２の半導体層を覆う任意選択的に不連続な第３の半導体層を形成することを伴い、第３の半導体層は、１つ又は複数の量子井戸副層を含み、下層の第２の半導体層の形状に従った略平坦な上面部分及び傾斜側面を有する。
「略平坦な上面部分」により、特定の半導体層の上部が概して第１の半導体層に平行である（即ち基板の平面に平行な平面を設ける）ことを意味することを理解されたい。
本発明者らは、第２の半導体層上の第３の半導体層の材料の成膜が、最上面は厚いが、ファセット上には著しくより薄い層が成膜されて生じることを発見した。これは、結晶構造に対する様々な方向の成長速度に起因して自動的に発生する。
マスク開口周辺の傾斜面上に成膜されている層は、ｃ面配向面部分の上に成膜されている層と比較すると、概して薄い。特に、ＬＥＤ内のｐ－ｎ接合のｎ型ドープ層とｐ型ドープ層との間に成膜されたＩｎＧａＮ多重量子井戸（ＭＱＷ）は、ｃ面配向面に接触して成膜された部分と比較して、傾斜面と接触して成膜された部分が薄い。
傾斜したＧａＮ面からの発光は、半極性面の減少した分極場によって照明デバイスの効率改善手段を提供し得ることが当業者に知られている。加えて、平坦面部分と比較しての傾斜面における異なるＭＱＷ厚さの存在は、色調整の目的で単一デバイスからの無蛍光体多波長発光も実現し得る。
これとは対称的に、本発明の１つの目的は、光発生を略平坦面領域に閉じ込めて傾斜面へのキャリア注入及び／又は拡散並びに結晶中の原子の周期的配列が終結する活性領域の周辺における潜在的な非放射再結合を防止することである。上部平坦領域のキャリア閉じ込めは、電気接点領域の形成を傾斜面から離れた上部平坦面の部分に制限することによって実現されることとなる。
加えて、ｃ平面に沿って配向されたＭＱＷの部分と傾斜ファセット上のＭＱＷの部分とのＭＱＷ厚さの差は、平坦ＭＱＷ部分から傾斜ＭＱＷ部分へのキャリア拡散を効果的に妨げる２つのＭＱＷ部分間のバンドギャップ差に対応する。これは、注入キャリアが貫通転位コアから離れて閉じ込められて非放射再結合の可能性を妨げる、ＩＩＩ族窒化物ＬＥＤにおける貫通転位の周囲で発生するものと類似のメカニズムである。付随的に、ファセット上に成膜されている領域内のＭＱＷ組成はまた、厚い最上面のキャリア閉じ込めが依然として発生するような厚い最上面のＭＱＷの組成と異なり得る。その結果、均一で比較的狭い発光波長が予期される。
第６のステップは、任意選択的に不連続な第３の半導体層を覆う任意選択的に不連続な第４の半導体層を形成することを伴い、それにより、第４の半導体層は、下層の第３及び第２の半導体層の形状に従った略平坦な上面部分及び傾斜側面を有する。この場合も、第３の半導体層上の第４の半導体層の材料の成膜は、最上面は厚いが、ファセット上にははるかに薄い層が成膜されて生じる。
好ましくは、第４の半導体層は、マグネシウムでドープされる。任意選択で、第３の半導体層の厚い最上面へのキャリア注入の閉じ込めをさらに助けるために、Ｍｇドーピング密度は、厚い最上面ではより高いが、ファセット上に成膜されている層でははるかに低い。
好ましくは、第２の半導体層、第３の半導体層及び第４の半導体層は、不連続である。好ましくは、第１の態様のマスク方法は、不連続層を生成するが、特に密なピッチを有するいくつかの実施形態では、第３の半導体層、第４の半導体層及び第５の半導体層が融合し得る。これは、これらの層がいくつかのＬＥＤ構造によって共有される連続部分又は部分的連続部分を形成する。
第１の半導体は、１００ｎｍ～８μｍ、好ましくは３μｍ～５μｍの厚さを有し得る。
第２の半導体層の柱状部は、５００ｎｍ～４μｍ、好ましくは１μｍ～２μｍの厚さを有し得る。
第３の半導体層の略平坦な上面部分は、３０ｎｍ～１５０ｎｍ、好ましくは４０ｎｍ～６０ｎｍの厚さを有し得る。加えて、マスク開口／ピラミッド幅は、１μｍ～８μｍであり得る。
第４の半導体層の略平坦な上面部分は、５０ｎｍ～３００ｎｍ、好ましくは１００ｎｍ～１５０ｎｍの厚さを有し得る。
マスク内の開口と整列されていない半導体層の部分は、０ｎｍから最大で上述したそれ
ぞれの層の最小値までの厚さを有する。マスク領域は、後続の半導体層の成長に比較的有利ではないが、完全に妨げないこともある。
第７のステップは、任意選択で不連続な第４の半導体層の略平坦な上面部分上に一次電気接点を形成することを伴う。任意の従来の電極材料が使用され得、それは、熱蒸着又は電子ビーム蒸着などの従来技術によって塗布され得る。
任意選択で、一次電気接点は、酸化インジウムスズなどの透明導電性酸化物を成膜してレンズ状構造を第４の半導体層の平坦上面部分上に形成することによって形成され、透明導電性酸化物の外側面は、概して凸状であるか又は特に円形若しくは放物面形状である。
第８のステップは、第４の半導体層の傾斜側面上に電気絶縁性の光学的透明スペーサを形成することを伴い、スペーサは、第４の半導体層の傾斜側面に面する内面及び対向する外面を有する。好ましくは、スペーサの外面は、内面に対して角度が付けられ、より好ましくは、スペーサの外面が疑似放物面状プロファイルを有する。放物面形状は、放出された光子がデバイスの発光面上に臨界角未満の入射角で入射するように、放出された光子を上記面の方に向けるように作用し、それにより光子が高効率で空気中に抽出されることを可能にする。
好ましくは、スペーサの外面は、０．５のベジェ係数と共に２つの制御点を有するベジェ曲線を近似するプロファイルを有する。これにより、最大光抽出がもたらされることが分かっている。ある実施形態では、スペーサは、窒化ケイ素、酸化ケイ素又は酸化スズから形成される。
任意選択で、各スペーサの外面上の第２の電気絶縁性の光学的透明材料、第２の電気絶縁性の光学的透明材料は、第１の電気絶縁性の光学的透明材料と異なる屈折率を有する。これにより、放出された光子がより容易に抽出されるように、段階的な屈折率を有する材料の使用が可能となる。さらなる実施形態では、追加のスペーサ層は、第４の半導体層の傾斜側面から離れて減少した屈折率で使用され得る。
第９のステップは、スペーサの外面の上に反射導電層を形成することを伴う。ある実施形態では、反射導電層は、アルミニウムから形成されるが、当業者は、任意の適当な材料が使用され得ることを認識している。ある実施形態では、スペーサと反射導電層との間の境界面は、光抽出効率を低下させる光の拡散を妨げるように、Ｒａ＜５０ｎｍ、最も好ましくはＲａ＜１０ｎｍの表面粗度を有する。
上述した層のそれぞれは、１つ又は複数の副層から形成され得る。例えば、第１の半導体層は、ＡｌｘＧａ１－ｘＮの組成傾斜層から形成され得る。
任意選択的に、第１の半導体層は、第２の半導体の近位に副層を含み、副層は、シリコンドープされたＧａＮを含む。好ましくは、第１の半導体層は、シリコンドープされた副層を除いて、実質的にアンドープである。一実施形態では、第１の半導体層は、複数のアンドープ（Ａｌ）ＧａＮ副層の層及びシリコンドープされた副層を含む。シリコンドープされたＡｌｘＧａ１－ｘＮ副層は、１００ｎｍ～１μｍ、好ましくは、３００ｎｍ～５００ｎｍの厚さを有し得る。好ましくは、Ａｌ組成は、ｘ＝０～０．２、より好ましくは、０．０５～０．１である。好ましくは、ドーピングレベルは、１×１０１８ａｔ／ｃｍ３～１×１０２１ａｔ／ｃｍ３、より好ましくは、１×１０２０ａｔ／ｃｍ３～２×１０２０ａｔ／ｃｍ３である。
好ましくは、第１の半導体層がシリコンドープされた副層を含む場合、第２の半導体層
が第１の半導体層のアンドープ部分の上に直接形成されるように、シリコンドープされた副層は、複数の開口を形成するときに部分的に除去される。有利には、この構造は、第２の半導体が成長した場所で（Ａｌ）ＧａＮ：Ｓｉ副層が除去されるため、材料品質を低下させることなく、有益に電流拡散させるための高シリコンドープ層の使用を可能にする。
上記成膜ステップの全ては、従来の半導体形成システムを用いて行われ得る。ＬＥＤ生成のための半導体層の形成は、ＭＯＣＶＤのように当技術分野において周知である。
理解されるように、第２の半導体層の柱状部のそれぞれは、最終モノリシックＬＥＤアレイ前駆体における関連する層から形成される個々のＬＥＤ構造に底部を設ける。
発明のさらなる態様は、類似の方法を提供するが、第２の半導体層を形成するための代替手法を有する。上述した第１の態様の全ての態様は、本実施形態と自由に組み合わされ得る。
このさらなる態様では、第１の半導体層は、その後の層成長のためにあまり好ましくないアモルファス材料のパターンを提供するために処理される。これは、第２の半導体層が結晶未処理領域上で優先的に形成して柱状部をもたらすことを意味する。この層は、処理済み領域及び未処理領域において達成される相対成長に応じて、連続的又は非連続的であり得る。台形断面は、第２の半導体層の連続平面部分の上に延びる第２の半導体層の不連続部分である。
具体的には、このさらなる態様は、モノリシックＬＥＤアレイ前駆体を形成する方法を提供し、方法は、
（ｉ）表面を有する基板を提供することと、
（ｉｉ）基板の表面上に連続的な第１の半導体層を形成することと、
（ｉｉｉ）アモルファス表面領域を形成するために第１の半導体層を選択的に処理することであって、アモルファス表面領域は、第１の半導体層の複数の未処理部分を画定する、処理することと、
（ｉｖ）基板に垂直な正台形断面及び略平坦な上面部分をそれぞれ有する複数の柱状部を形成するために、第１の半導体層の未処理部分上に第２の半導体層を成長させることと、
（ｖ）第２の半導体層を覆う第３の半導体層を形成することであって、第３の半導体層は、１つ又は複数の量子井戸副層を含み、略平坦な上面部分を有する、形成することと、
（ｖｉ）第３の半導体層を覆う第４の半導体層を形成することであって、それにより、第４の半導体層は、略平坦な上面部分を有する、形成することと、（ｖｉｉ）第４の半導体層の略平坦な上面部分上に一次電気接点を形成することであって、第１～第４の半導体層は、ＩＩＩ族窒化物を含む、形成することとを含む。
任意選択的に、第１の半導体層は、第２の半導体の近位に副層を含み、副層は、シリコンドープされたＧａＮを含む。好ましくは、第１の半導体層は、シリコンドープされた副層を除いて、実質的にアンドープである。即ち、好ましくは、第１の半導体層は、複数のアンドープ（Ａｌ）ＧａＮ副層の層及びシリコンドープされた副層を含む。
好ましくは、第１の半導体層を選択的に処理することは、イオン注入によって第１の半導体層の表面部分をアモルファス化することを含む。好ましくは、選択的に処理することは、イオン注入が後に続く、リソグラフィックパターニング及びエッチングのステップを含む。注入に適したイオンは、Ｎ＋、Ｈ＋及びＡｒ＋から選択され得る。有利には、適当なマスクパターンをリソグラフィックパターニング及びエッチングすることにより、第１の半導体層のエッチング残り領域に対するイオン損傷が防止される。
任意選択で、第２の態様の方法において、ステップ（ｉｉｉ）は、
（ａ）連続的な第１の半導体層上にマスク層材料を含む連続的なマスク層を成膜することと、
（ｂ）第１の半導体層の複数のマスク領域を提供するために、マスク層材料を選択的に除去することと、
（ｃ）マスク領域を除く第１の半導体層にアモルファス材料を形成するために、第１の半導体層をイオン注入で処理することと、（ｂ）残りのマスク層材料を除去することと、任意選択的に、第１の半導体層の複数の非処理部分を提供するために、第１の半導体層の複数の対応部分を除去することとを含む。
好ましくは、第１の半導体層がシリコンドープされた副層を含む場合、第２の半導体層が第１の半導体層のアンドープ部分の上に直接形成されるように、シリコンドープされた副層は、複数の開口を形成するときに部分的に除去される。有利には、この構造は、第２の半導体が成長した場所でＡｌＧａＮ：Ｓｉ副層が除去されるため、材料品質を低下させることなく、有益に電流拡散させるために高シリコンドープ層の使用を可能にする。
好ましくは、第２の態様の方法では、第２の半導体層、第３の半導体層及び第４の半導体層は、不連続である。
以下の開示は、上述した態様の両方に同様に適用し得る好ましい特徴に関する。
好ましくは、第２の半導体層は、ｎ型ドープである。好ましくは、第２の半導体層は、シリコン又はゲルマニウム、好ましくはシリコンで、ｎ型ドープされる。
好ましくは、第３の半導体層は、アンドープである。
好ましくは、第４の半導体層は、ｐ型ドープであり、好ましくは、第４の半導体層は、マグネシウムでドープされる。
有利には、上記の層組成は、良好な光発生及び発光特性を有するＬＥＤ活性領域を提供する。
好ましくは、第１の半導体層は、（０００１）平面を伴うウルツァイト型結晶構造を有し、第４の半導体層の略平坦な上面部分は、第１の半導体層の（０００１）平面に平行である。同様に、第２の半導体層及び第３の半導体層の平坦上面のそれぞれは、第１の半導体層の（０００１）平面に平行であるべきである。
好ましくは、方法は、製造されたデバイス（使用時に裏返される）の底部からの光抽出を容易にするために基板を除去することをさらに含む。基板の代替的な少なくとも一部は、上述した個々のＬＥＤ構造のそれぞれに対応して除去されて、アレイ前駆体からの光抽出のために第１の半導体層の一部を露出する。好ましくは、基板は、完全に除去され、任意選択で、粗面層は、露出した第１の半導体層に付着される。基板は、成長用基板とも呼ばれ、ＬＥＤアレイがその上で成長する表面を設けるが、概して最終的なデバイスの一部を形成しない。好ましくは、基板は、Ｓｉなどの非透明基板の場合には吸収を最小化し、ＳｉＣ又はサファイアなどの透明基板の場合にはアレイ内のＬＥＤ構造間のクロストークを最小化するために実質的に完全に除去される。
任意選択で、基板は、複数のコリメートチャネルを形成するために選択的に除去され、コリメートチャネルのそれぞれは、第４の半導体層の略平坦な上面部分上に形成された一
次接点と整列される。
任意選択で、方法は、第２の半導体層の複数の柱状部のそれぞれに対応し、且つ複数の柱状部のそれぞれと整列される複数のドーム又はレンズ構造を形成するために、基板を少なくとも部分的に除去し、且つ第１の半導体層を少なくとも部分的に除去するステップを提供することをさらに含む。好ましくは、方法は、基板を完全に除去することと、第２の半導体層の遠位に複数の凸状ドームを設けるために第１の半導体層を部分的に除去することとを含む。各ドームは、アレイの複数のＬＥＤ構造の１つに整列されている。
有利には、ドーム構造は、さらなる材料を追加する必要なしにＬＥＤ構造の光抽出及びコリメーションを改善する。好ましくは、複数のドーム構造は、ドームの表面の反射を最小化するために、誘電体コーティング又はクリアエポキシ層でコーティングされ得る。
好ましくは、方法は、一次電気接点が設けられていない第３の半導体層の遠位の第４の半導体層の少なくとも一部の上に、反射層が後に続く１つ又は複数の透明絶縁層を提供するステップをさらに含み得る。好ましくは、絶縁層は、ＳｉＯ２及び／又はＳｉＮｘを含む。有利には、そのようなコーティング層は、アレイ内の光損失を減少させることによってＬＥＤ構造からの光抽出を改善し、抽出された光のコリメーションを改善し得る。
任意選択で、方法は、モノリシックＬＥＤアレイを形成するために、量子井戸副層にわたって一次電気接点と電気通信する１つ又は複数の二次電気接点を形成することをさらに含む。二次電気接点を設けることにより、ＬＥＤアレイが機能するために必要な全ての特徴が提供される。即ち、一次接点と二次接点とにわたって電位差を適用することにより、ＬＥＤ構造が光を生成する。
好ましくは、１つ又は複数の二次電気接点は、第１の半導体層上に形成される。さらにより好ましくは、二次電気接点は、第１の半導体層と接触する透明導電性酸化物層によって提供される。
形成されるモノリシックＬＥＤアレイ前駆体は、好ましくは、少なくとも４つのＬＥＤ構造を含み、各ＬＥＤ構造は、別個の第２の半導体層部分に対応し、対応する第３の半導体層部分がその上に形成され、対応する第４の半導体層部分がその上に形成され、対応する１次電気接点がその上に形成される。ＬＥＤアレイ前駆体は、好ましくはマイクロＬＥＤアレイである。
好ましくは、モノリシックＬＥＤアレイ前駆体は、ＬＥＤ構造の少なくとも第１のサブアレイ及び第２のサブアレイを含み、各サブアレイは、異なる主波長において光を放射することが可能である。
さらなる態様において、本開示は、モノリシックＬＥＤアレイ前駆体を提供する。これは、好ましくは、上記態様において説明された方法の１つによって取得可能である。したがって、上記方法で形成される構造に関連して説明される全ての態様は、本明細書において説明される前駆体に同様に適用する。
さらなる態様において、本開示は、モノリシックＬＥＤアレイ前駆体であって、
第１の半導体層を共有する複数のＬＥＤ構造を含み、第１の半導体層は、ＬＥＤアレイ前駆体の平面を画定し、各ＬＥＤ構造は、
（ｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第１の半導体層上の第２の半導体層であって、第２の半導体層が傾斜側面を有するように、第２の半導体層が上面部分に垂直な正台形断面を有する、第２の半導体層と、
（ｉｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第２の半導体層上の第３の半導体層であって、第３の半導体層が第２の半導体層の傾斜側面に平行な傾斜側面を有するように、第３の半導体層が上面部分に垂直な正台形断面を有する、第３の半導体層と、
（ｉｉｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第３の半導体層上の第４の半導体層であって、第４の半導体層が第３の半導体層の傾斜側面に平行な傾斜側面を有するように、第４の半導体層が上面部分に垂直な正台形断面を有する、第４の半導体層と、
（ｉｖ）第４の半導体層上の一次電気接点であって、ＬＥＤアレイ前駆体の平面に平行な第４の半導体層の上面部分上のみにある一次電気接点とを含み、
第３の半導体層は、複数の量子井戸副層を含み、量子井戸副層は、ＬＥＤアレイ前駆体の平面に平行な部分においてより大きい厚みを有し、且つＬＥＤアレイ前駆体の平面に平行でない部分において減少した厚みを有する、モノリシックＬＥＤアレイ前駆体を提供する。
ある実施形態では、第４の半導体層は、ｐＧａＮで作られている。代替実施形態では、第４の半導体層は、側壁をさらに絶縁するために、ｐ－ＡｌＧａＮで作られている。この実施形態では、側壁領域のＡｌ含有量は平面領域よりも高く、電流注入が平面領域からのみ生じるように、側壁をさらに絶縁する。
好ましくは、ＬＥＤアレイ前駆体は、第１の半導体層と第２の半導体層との間の境界面にマスク部分を含む。ＬＥＤ前駆体のマスク部分は、上記第１の態様に関して説明されたものと同一であり得る。代替的に、ＬＥＤアレイ前駆体は、イオン注入によって生成される第１の半導体層のアモルファス化部分を有し得る。
好ましくは、第２の半導体層の傾斜側面から第３の半導体層の傾斜側面への間隔は、第２の半導体層の上面部分から第３の半導体層の上面部分への間隔より小さい。
好ましくは、第３の半導体層の傾斜側面から第４の半導体層の傾斜側面への間隔は、第３の半導体層の上面部分から第４の半導体層の上面部分への間隔より小さい。
任意選択で、第２の半導体層、第３の半導体層及び第４の半導体層は、アレイ内のＬＥＤ構造間で共有される。これは、上述した第２の態様を用いて前駆体を製造するときに起こることがあり、それは、後続のオーバレイ成長を妨げるアモルファス基材パターンを有する。
好ましくは、複数のＬＥＤ構造は、規則的な間隔のアレイを形成する。好ましくは、ＬＥＤ構造の第２～第４の層は、切頭六角ピラミッド形である。
有利には、上記の層組成は、良好な光発生特性及び光抽出特性を有するＬＥＤ活性領域を提供する。
好ましくは、第１の半導体層は、（０００１）平面を伴うウルツァイト型結晶構造を有し、第４の半導体層の略平坦な上面部分は、第１の半導体層の（０００１）平面に平行である。
好ましくは、ＬＥＤアレイ前駆体のＬＥＤ構造は、第２の半導体層から遠位の表面上の第１の半導体層上に共有光抽出層を含む。一実施形態において、共有光抽出層は、複数のコリメートチャネルを含み、各コリメートチャネルは、一次接点と整列されている。代替的に、第１の半導体層は、第２の半導体層から遠位の表面上の複数のＬＥＤ構造に対応し
、且つ上記複数のＬＥＤ構造と整列される複数のドーム又はレンズ構造を形成する。
さらなる態様において、本開示は、本明細書で説明されるモノリシックＬＥＤアレイ前駆体を含むモノリシックＬＥＤアレイを提供し、量子井戸副層にわたって一次電気接点と電気通信する１つ又は複数の二次電気接点をさらに含む。このアレイは、上述した、且つ好ましくは本明細書に記載される方法から得られるような前駆体に基づく。したがって、それらの態様に記載される全ての特徴は、このさらなる態様に同様に適用する。
好ましくは、モノリシックＬＥＤアレイは、少なくとも４つのＬＥＤ構造を含む。ＬＥＤアレイは、好ましくはマイクロＬＥＤアレイである。好ましくは、モノリシックＬＥＤアレイは、ＬＥＤ構造の少なくとも第１のサブアレイ及び第２のサブアレイを含み、各サブアレイが異なる主波長において光を放射することが可能である。好ましくは、各サブアレイ内の光発生層は、狭い波長帯域幅で、好ましくは３７０ｎｍ～６８０ｎｍ、より好ましくは４４０ｎｍ～５５０ｎｍの範囲において、光を放射する。
さらなる態様において、本開示は、本明細書に開示されるモノリシックＬＥＤアレイを含むディスプレイデバイスを提供する。好ましくは、本開示の方法は、本明細書に開示されるＬＥＤアレイ前駆体及びＬＥＤアレイを生成するのに適当である。
本発明は、ここで、以下の非限定的な図面に関連して説明される。本開示のさらなる利点は、図面と併せて考慮されると詳細な説明への参照により明らかである。図面は、詳細をより明確に示すように縮尺通りではない。類似の参照番号は、複数の図を通して類似の要素を示している。
図１は、第１の態様によるＬＥＤアレイ前駆体を示す。図１ａは、ＬＥＤアレイ前駆体の平面図を示す。 ＬＥＤアレイ前駆体の断面を示す。 第２の態様による、ＬＥＤアレイ前駆体の一部の断面を示す。 ＬＥＤアレイ前駆体の実施形態を通る断面を示し、第１の半導体層は、シリコンドープ表面層を含む。 第１の態様による、ＬＥＤアレイ前駆体のＬＥＤ構造のさらなる詳細を示す。 第１の態様による、ＬＥＤアレイ前駆体のＬＥＤ構造のさらなる詳細を示す。 第１の態様による、ＬＥＤアレイ前駆体のＬＥＤ構造のさらなる詳細を示す。 第１の態様による、ＬＥＤアレイ前駆体のＬＥＤ構造のさらなる詳細を示す。 第１の態様による、ＬＥＤアレイ前駆体のＬＥＤ構造のさらなる詳細を示す。 本開示のＬＥＤについての、シミュレートした光抽出効率値及び半値全幅ビーム角度を示す。 本開示のＬＥＤについての、シミュレートした光抽出効率値及び半値全幅ビーム角度を示す。 本開示のＬＥＤについての、シミュレートした光抽出効率値及び半値全幅ビーム角度を示す。 本開示のマイクロＬＥＤについての、走査型電子顕微鏡（ＳＥＭ）画像及び原子間力顕微鏡（ＡＦＭ）測定値を示す。 本開示のマイクロＬＥＤについての、走査型電子顕微鏡（ＳＥＭ）画像及び原子間力顕微鏡（ＡＦＭ）測定値を示す。 本開示のマイクロＬＥＤについての、走査型電子顕微鏡（ＳＥＭ）画像及び原子間力顕微鏡（ＡＦＭ）測定値を示す。図６ｄ～図６ｅは、凸状ドームの有る本発明によるマイクロＬＥＤ及び凸状ドームの無い本発明によるマイクロＬＥＤ内の光経路を示す。 本開示のＬＥＤアレイを示す。 本開示のＬＥＤアレイの画像を示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造及びその製造プロセスを示す。 本開示のさらなる態様による、ＬＥＤ構造を示す。 本開示のさらなる態様による、ＬＥＤ構造を示す。 本開示のＬＥＤ構造からの発光のシミュレートした光結合効率及び角度分布を示す。 本開示のＬＥＤ構造からの発光のシミュレートした光結合効率及び角度分布を示す。 本開示のＬＥＤ構造からの発光のシミュレートした光結合効率及び角度分布を示す。 本開示のＬＥＤ構造からの発光のシミュレートした光結合効率及び角度分布を示す。
図１ａは、本開示の第１の態様による、ＬＥＤアレイ前駆体の一部の平面図を示す。図１ｂは、直線Ｓ１に沿った垂直断面を示す。
図１のＬＥＤアレイ前駆体１は、成長用基板（１００）、第１の半導体層（１１０）、マスク層（１２０）、複数の柱状部を含む不連続の第２の半導体層（１３０）、複数の量子井戸副層（１４１）を含む不連続の第３の半導体層（１４０）、不連続の第４の半導体層（１５０）及び不連続の第４の半導体層（１５０）の略平坦な上面部分上の一次電気接点（１６０）を含む。
第２の半導体層（１３０）の正台形断面が断面において見られ得る。図示される実施形態では、第３の半導体層（１４０）及び第４の半導体層（１５０）の傾斜部分は、略平坦な上面部分に平行な部分よりも薄い。同様に、量子井戸副層（１４１）の傾斜部分は、第２の半導体層（１３０）の略平坦な上面部分に平行な部分よりも薄い。
図１ｂの平面図において、柱状部の六角形状は、第４の半導体層（１５０）の上面として見られ、一次電気接点（１６０）が各柱状部の真ん中に隔離され得る。柱状部間の領域は、マスク層（１２０）の上面である。
図２のＬＥＤアレイ前駆体は、成長用基板（１００）、第１の半導体層（１１０）、第１の半導体層のアモルファス表面領域（１２１）、複数の柱状部を含む第２の半導体層（１３０）、複数の量子井戸副層（図示せず）を含む第３の半導体層（１４０）、第４の半導体層（１５０）及び不連続の第４の半導体層（１５０）の略平坦な上面部分上の一次電気接点（１６０）を含む。
図２の実施形態では、第２の半導体層（１３０）、第３の半導体層（１４０）及び第４の半導体層（１５０）は、連続的である。
図３は、発明のＬＥＤアレイ前駆体の単一ＬＥＤ構造の断面を示し、第１の半導体層（１１０）は、第２の半導体層（１３０）に近位の面にシリコンドープ副層（１９０）を含む。追加として、マスク層（１２０）を形成する際に、第２の半導体層（１３０）がシリコンドープ副層（１９０）を通って第１の半導体層（１１０）に入り込むように、第１の半導体層は、マスク層の開口の下を部分的に除去されている。
図４ａは、第１の態様のＬＥＤアレイ前駆体の単一ＬＥＤ構造を示しており、そこでは、成長用基板が完全に除去されており、第１の半導体層（１１０）は、ＬＥＤ構造と整列されたドームの形態に成形されている。図４ｂのＬＥＤ構造では、ドームの表面は、凸状ドームの表面における反射を最小化するために、誘電体コーティング又はクリアエポキシ層（１１５）でコーティングされている。図４ｃでは、ドームは、図４ｂのようにコーティングされており、柱状部の表面は、ＳｉＯ２及び／又はＳｉＮｘの透明層並びに反射層（１７０）でコーティングされている。具体的には、第４の半導体層（１５０）の傾斜部分の露出した面は、コーティングされている。有利には、これらの特徴（ドーム、ドームコーティング及び柱状部の側面のコーティング）が光抽出及びコリメーションを改善する。
本発明者らは、ピラミッド底面と整列されたドーム形状領域を追加することにより、図４ａ～図４ｃに示されるようにピラミッドからの光抽出が強化されることを発見した。有利には、これは、ピラミッドの側壁の内部全反射によって得られるようにコリメーション効果を補完する。好ましくは、ドーム形状領域は、ピラミッドの底面のサイズに一致する曲率半径を有する。即ち、ドーム形状領域の底面とピラミッドの底面とは、好ましくは略
同じサイズである。
図４ｄ及び図４ｅは、本発明によるマイクロＬＥＤの中の例示的な光経路を示す。図４ｄを図４ｅと比較すると、ピラミッド底面に整列された凸状ドームの追加により、光抽出面（光がＬＥＤから漏れ出る面）においてマイクロＬＥＤの内側で反射する光量が減少し、それにより光抽出効率がさらに改善される。
図５ａ～図５ｃは、本開示の３つのモデルＬＥＤについてのシミュレートした光抽出効率値及び半値全幅ビーム角度を示す。具体的には、図５ａは、柱状部の側面がコーティングされていないＬＥＤに対応し、図５ｂでは側面がＳｉＯ２でコーティングされ、図５ｃでは側面がＡｇ／Ｓｉ３Ｎ４でコーティングされている。
ピラミッドが平坦且つ無限の光発生領域から遠位の表面上でエッチングされる、従来のＬＥＤからの光抽出を改善することを目的とする既知の構造と比較して、開示される発明における光発生領域は、ピラミッド状構造の中に完全に含まれ、それによって横方向（ＬＥＤ層に平行）への光伝播を実質的に妨げる。
光発生領域は、光抽出を改善する目的でドライエッチングにより得られる（例えば、米国特許第７５１８１４９号明細書を参照）傾斜面内に完全に含まれる、既知の類似構造のさらに別のクラスと比較して、選択領域成長プロセスで得られる傾斜したファセットは、ドライエッチングにより得られる表面と比較して滑らかであり、それにより傾斜した側壁における内部全反射を促進し、垂直に近い角度で交わる光抽出面に向かってより高い割合の発生した光をコリメートするため、光抽出の点からみて優れている。
図６ａは、ＳＥＭ画像を示し、図６ｂは、本開示によるマイクロＬＥＤのＡＦＭ測定値を示す。図６ｃは、側壁に対応するマイクロＬＥＤのトポグラフィをより詳細に示す図６ｂにおけるＡＦＭ測定の断面である。画像は、本発明において開示される方法が滑らかなマイクロＬＥＤ側壁を生成することを実証する。
異方性ドライエッチングと比較して異なる結晶面上の偏差成長率により、概してピラミッドの底面と６２°に近い角度（図４ａのα）を有する、より一貫して再現可能な側壁の傾斜が得られる。これは、図６ｃのＡＦＭ断面によって示される。
光発生領域を取り囲む傾斜側壁の存在により得られる光抽出の改善は、内部全反射の効果に帰する一方、大部分の光が傾斜ファセットによって既に部分的にコリメートされており、したがって垂直に近い角度で内部ドーム面と交わるため、ドーム形状領域を追加することにより得られる光抽出の強化は、光抽出面における内部全反射の減少から生じることが当業者により理解される。したがって、ドーム形状面からの光抽出が内部全反射に依存しないということを考慮して、ドライエッチングによってドームを得ることは、本明細書により開示される作動原理を損なうことを構成しない。
図７は、本開示のＬＥＤアレイを通る断面を示す。図７のＬＥＤアレイは、図１のＬＥＤアレイ前駆体を含む。アレイ前駆体は、裏返され、バックプレーン基板（２００）及びバックプレーンコンタクトパッド（２０２）を含むバックプレーンに接着されている。ＬＥＤアレイ前駆体の成長用基板は除去され、粗化層（１１２）は、第１の半導体層（１１０）の露出した表面上にラミネートされている。加えて、二次電気接点（１８０）は、第１の半導体層に付けられている。一次電気接点及び二次電気接点は、ＬＥＤ構造を介して互いに電気接触している。
上述した且つ後述する様々な実施形態は、単一ＬＥＤデバイスに結合され得ることが当
業者により理解されるであろう。例えば、図４に示されるような、ドーム、ドームコーティング１１５及び柱状部のコーティングされた側面（１７０）は、図３のシリコンドープされた副層（１９０）と組み合わされ得る。
図１３は、本開示のさらなる態様によるＬＥＤ構造を示す。ＬＥＤ構造は、第４の半導体層１５０の傾斜面上に位置するスペーサ３００の追加特徴を伴い、図１～４に関連して上述された通りである。スペーサ３００は、屈折率ｎ１を有する二酸化ケイ素から形成される。代替の実施形態では、スペーサは、窒化ケイ素又は酸化チタンから形成される。スペーサの外表面又は外面は、例示する実施形態では、疑似放物面状プロファイルを有する一方、それらは、２つの制御点及び係数Ｂを有するベジェ曲線の範囲によって描かれる任意の適当なプロファイルを有し得、Ｂは、０．１、０．５、０．２及び０．０５の１つである。好ましい実施形態では、ベジェ係数は、０．５であり、その結果、側壁から外側に角度を有する側面が略直線状のスペーサをもたらす。
ある実施形態では、スペーサ３００は、屈折率ｎ１及びｎ２をそれぞれ有する内側部分及び外側部分から形成される。好ましい実施形態では、ｎ１＞ｎ２であり、これは、内部スペーサ材料として窒化ケイ素、第２のスペーサ材料として酸化アルミニウムを使用することによって実現され得る。さらなる実施形態では、追加のスペーサ層は、第４の半導体層１５０（即ちｎ１＞ｎ２＞ｎＮ）の側壁から離れて屈折率が低下して使用され得る。概略的な図１３では、２つの別個のスペーサとして描かれているが、スペーサは、実際には発光構造を取り囲む連続層として形成され得る。
スペーサ３００の外面上に延びる反射導電層３１０も示されている。ある実施形態では、反射導電層３１０は、アルミニウム又は銀から形成され、Ｒａ＝５０ｎｍの表面粗度を有する。好ましい実施形態では、デバイスの光抽出効率を低下させる光の拡散を妨げるように、表面粗度はＲａ＜１０ｎｍである。スペーサ３００の外面を覆うことに加えて、反射導電層３１０は、電流拡散層として機能するように、スペーサ３１０又は一次電気接点１６０によって覆われない第４の半導体層１５０の任意の部分の上にも延び得る。
図１４～図１６は、図１３に示される構造に対応するＬＥＤアレイの製作プロセスを示す。図１ｂに示される構造から始まって、スペーサが第４の半導体層１５０の傾斜面上に成膜される（図１４ｂ）。ある実施形態では、傾斜面は、二酸化ケイ素、窒化ケイ素又は酸化スズのコンフォーマルフィルムが成膜される前に、二酸化ケイ素、酸化アルミニウム又は窒化立方アルミニウムの層の塗布により、最初に側壁パッシベーションを受ける。これは、次いで、所望のスペーサ形状を形成するためにグローバルエッチバックプロセスを受ける。任意選択で、下層の傾斜面の表面粗度は、ドライエッチングを行うこと又は適当なレジストプロファイルを有するフォトリソグラフィックレジストを使用することのいずれかにより調整され得る。有利には、粗化された側壁は、輝度均一性を改善し、ＬＥＤ構造からの光抽出を強化することが分かっている一方、スペーサ３００の付加後、ＬＥＤ構造のプロファイルが所望により成形されることが可能となる。
反射導電材料３１０は、次いでスペーサ３００及び／又は第４の半導体層１５０の露出した部分の上に成膜されて、光抽出効率をさらに強化する（図１５ａ）。
成長用基板及びＬＥＤ構造は、次いで、既知のプロセスによって裏返され、ＣＭＯＳバックプレーンウェハに整列及び接着される（図１５ｂ）。バックプレーンウェハは、バックプレーン基板（２００）及びバックプレーンコンタクトパッド（２０２）を含む。ＬＥＤアレイ前駆体の成長用基板は、次いで、除去され（図１６ａ）、透明導電性酸化物層３３０は、第１の半導体（１１０）の露出面に塗布される。ある実施形態では、層３３０は酸化インジウムスズＩＴＯから形成され、それぞれのＬＥＤ構造を介して一次接点と電気
接続する共通の二次電気接点として機能する。さらなる実施形態では、層３３０は、各ＬＥＤ構造の上に光抽出特徴（レンズ状構造など）を提供するようにパターニング又は成形され得る。
光抽出効率をさらに上昇させるために、透明導電性酸化物層３３０の屈折率は、透明導電性酸化物の多孔性の変化を通して変化され得る。ＩＴＯなどの透明導電性酸化物の多孔性を変化させる１つの既知の方法は、電子ビーム蒸着を用いた斜め蒸着である。蒸気フル蒸着に対して成膜面の角度を変化させることにより、成膜されたままの材料によってかかる影の量が制御され得、それにより形成されたままの層の多孔性を制御する。ＩＴＯのための斜め蒸着のさらなる説明は、少なくとも“Ｌｉｇｈｔ－Ｅｘｔｒａｃｔｉｏｎ Ｅｎｈａｎｃｅｍｅｎｔ ｏｆ ＧａＩｎＮ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ
ｂｙ Ｇｒａｄｅｄ－Ｒｅｆｒａｃｔｉｖｅ－Ｉｎｄｅｘ Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ Ａｎｔｉ－Ｒｅｆｌｅｃｔｉｏｎ Ｃｏｎｔａｃｔ”，Ｊｏｎｇ Ｋｙｕ Ｋｉｍ ｅｔ．ａｌ．，Ａｄｖａｎｃｅｄ Ｍａｔｅｒｉａｌｓ，ｖｏｌ．２０，ｎｏ．４
ｐｐ．８０１－８０４（２００８）の中に見つけられ得る。
使用中、電流がＬＥＤ構造にわたって印加される。量子井戸によって放射される光は、直接的に、或いはｉ）スペーサ３００との境界面における反射及び／若しくは屈折により、ｉｉ）反射導電層３１０により、又はｉｉｉ）上記の組み合わせを含む構造の中の多重反射により、放射する光の方に向けられる。したがって、ＬＥＤ構造は、光の透過を可能にするために臨界角度範囲内の発光面への入射光の比率を増加させるように配置される。
図１７は、一次電気接点が概して凸状外面を有する透明導電性酸化物３２０を用いて形成され、凸状外面の上に反射導電層３１０が延びる、さらなる実施形態を示す。これにより、ｐ型コンタクト１６０がＬＥＤ構造から放射される光の放射角を狭めるように作用する拡張リフレクタとして機能することが可能となる。
図１８～図２０は、図１７に示される構造に対応するＬＥＤアレイの製作プロセスを示す。図１ｂに示される構造から始まって（一次電気接点１６０の形成前であるが）、スペーサが第４の半導体層１５０の傾斜面上に形成される（図１８ｂ）。透明導電性酸化物３２０は、次いで、第４の半導体層の露出面上に成膜され（図１９ａ）、凸状外面をもたらすように既知の化学的手段又は機械的手段によって成形される。反射導電材料は、次いで、光抽出効率をさらに強化するためにスペーサ３００、透明導電性酸化物３２０及び／又は第４の半導体層１５０の露出部分の上に成膜される（図１９ｂ）。
成長用基板及びＬＥＤ構造は、次いで、既知のプロセスによって裏返され、ＣＭＯＳバックプレーンウェハに整列及び接着され（図２０ａ）、バックプレーンコンタクトパッド（２０２）は、反射導電層３１０を介してＬＥＤ構造への電気接点を形成する。ＬＥＤアレイ前駆体の成長用基板は、次いで除去され（図２０ｂ）、さらなる透明導電性酸化物層３３０が第１の半導体層（１１０）の露出面に塗布される。上述の通り、層３３０は、酸化インジウムスズＩＴＯから形成され得、それぞれのＬＥＤ構造を介して一次接点と電気接続する共通の二次電気接点として機能する。層３３０は、各ＬＥＤ構造の上に光抽出特徴（レンズ状構造など）を提供するようにパターニング又は成形され得る。層３３０の屈折率は、図１６ｂに関して説明されたようにも変化され得る。
図２１は、透明導電性酸化物３２０（酸化インジウムスズなど）が一次接点１６０及びスペーサ材料３００の両方として使用される、さらなる実施形態を示す。これは、ＬＥＤ構造を通して進む光によって経験される屈折率においてより低いコントラストをもたらす。上記実施形態では、二酸化ケイ素マスク層１２０（ｎ＝１．５）を通って、（ＩＴＯがｎ＝２．０を有する）層３２０を通過し、最終的にＧａＮ半導体層（ｎ＝２．４）に到達
する光は、二酸化ケイ素の比較的低い率のために後方反射を経験する可能性が高い。図２１（ｂ）の実施形態では、スペーサ３００は、酸化インジウムスズから形成され、絶縁（アンドープ）ＡｌＧａＮ層１２５（より高い屈折率ｎ＝２．４を有する）は、透明導電性酸化物３２０と第１の半導体層１１０との間に設けられる。したがって、フレネル反射の確率は、二酸化ケイ素マスク層１２０が除去されるときに低下する一方、アンドープＡｌＧａＮ層１２５が一次電気接点３２０と第１の半導体層１１０との間の短絡を防止する。
図２２～２３は、図１３に示されるデバイスのシミュレーションを示す。
図２２ｂは、ディスプレイに結合された光学系の受光角に対するシミュレートされた結合効率利得を示し、受光角θは図２２ａに示されている。結合利得は、ランバートエミッタに対する本発明のコリメートされたビームの結合効率の比率として定義される。したがって、投影／中継レンズＦ／２の場合、受光角は約１４度であり、それは、約２倍の結合利得をもたらす。これは、従来のランバートディスプレイと比較した場合、２倍の光がＦ／２レンズに結合されることを意味する。
図２３ａ及び図２３ｂは、シミュレートされたデバイスから放出された光の角度分布及び極性分布を示して、図２３ａは、４０°の全幅半値を示す。
したがって、先行技術に対する外部量子効率についての著しい改善に影響を及ぼすために高い光抽出効率を維持する一方での内部量子効率の増加、より高いインチ毎の画素（ＰＰＩ）でより小さいマイクロＬＥＤの製造を可能にする、マスク層の数の減少及びより狭い角度放出分布における利点をもたらす、ＬＥＤアレイ前駆体、ＬＥＤアレイ及びそれらを製造する方法が提供される。
発明の好ましい実施形態が本明細書に詳細に記載されているが、発明の範囲又は添付の特許請求の範囲から逸脱することなくそれらに対して変形が行われ得ることが当業者により理解されるであろう。
採番された記述
１．モノリシックＬＥＤアレイ前駆体を形成する方法であって、
（ｉ）表面を有する基板を提供することと、
（ｉｉ）基板の表面上に連続的な第１の半導体層を形成することと、
（ｉｉｉ）複数の開口を含むマスク層を第１の半導体層上に成膜することにより、第１の半導体層を選択的にマスクすることと、
（ｉｖ）基板に垂直な正台形断面及び略平坦な上面部分をそれぞれ有する複数の柱状部を形成するために、マスク層の開口を通して第１の半導体層の非マスク部分上に第２の半導体層を成長させることと、
（ｖ）第２の半導体層を覆う第３の半導体層を形成することであって、第３の半導体層は、１つ又は複数の量子井戸副層を含み、略平坦な上面部分を有する、形成することと、
（ｖｉ）第３の半導体層を覆う第４の半導体層を形成することであって、第４の半導体層は、略平坦な上面部分を有する、形成することと、
（ｖｉｉ）第４の半導体層の略平坦な上面部分上に一次電気接点を形成することであって、それにより、第１～第４の半導体層は、ＩＩＩ族窒化物を含む、形成することと
を含む方法。
２．第２の半導体層、第３の半導体層及び第４の半導体層が不連続である、採番された記述１に記載の方法。
３．ステップ（ｉｉｉ）は、（ａ）連続的なマスク層を成膜することと、（ｂ）複数の
開口を提供するために上記マスク層の複数の部分を選択的に除去することとを含み、任意選択的に、上記マスク層の複数の部分を選択的に除去することは、第１の半導体層の複数の対応する部分を選択的に除去することを含む、採番された記述１又は採番された記述２に記載の方法。
４．モノリシックＬＥＤアレイ前駆体を形成する方法であって、
（ｉ）表面を有する基板を提供することと、
（ｉｉ）基板の表面上に連続的な第１の半導体層を形成することと、
（ｉｉｉ）アモルファス表面パターンを形成するために第１の半導体層を選択的に処理することであって、アモルファス表面パターンは、第１の半導体層の複数の未処理部分を画定する、処理することと、
（ｉｖ）基板に垂直な正台形断面及び略平坦な上面部分をそれぞれ有する複数の柱状部を形成するために、第１の半導体層の未処理部分上に第２の半導体層を成長させることと、
（ｖ）第２の半導体層を覆う第３の半導体層を形成することであって、第３の半導体層は、１つ又は複数の量子井戸副層を含み、略平坦な上面部分を有する、形成することと、
（ｖｉ）第３の半導体層を覆う第４の半導体層を形成することであって、それにより、第４の半導体層は、略平坦な上面部分を有する、形成することと、
（ｖｉｉ）第４の半導体層の略平坦な上面部分上に一次電気接点を形成することであって、第１～第４の半導体層は、ＩＩＩ族窒化物を含む、形成することと
を含む方法。
５．複数の開口は、規則的な間隔のアレイを形成する、採番された記述１～４のいずれか１つに記載の方法。
６．第１の半導体層は、（０００１）平面を伴うウルツァイト型結晶構造を有し、第４の半導体層の略平坦な上面部分は、第１の半導体層の（０００１）平面に平行である、採番された記述１～５のいずれか１つに記載の方法。
７．モノリシックＬＥＤアレイを形成するために量子井戸副層にわたって一次電気接点と電気通信する１つ又は複数の二次電気接点を形成することであって、好ましくは１つ又は複数の二次電気接点は、第１の半導体層上に形成される、形成することをさらに含む、採番された記述１～６のいずれか１つに記載の方法。
８．モノリシックＬＥＤアレイ前駆体は、ＬＥＤ構造の少なくとも第１のサブアレイ及び第２のサブアレイを含み、各サブアレイは、異なる主波長において光を放射することが可能である、採番された記述１～７のいずれか１つに記載の方法。
９．第２の半導体層の複数の柱状部のそれぞれに対応し、且つ複数の柱状部のそれぞれと整列される複数のドーム又はレンズ構造を形成するために、基板を少なくとも部分的に除去し、且つ第１の半導体層を少なくとも部分的に除去するステップをさらに含む、採番された記述１～８のいずれか１つに記載の方法。
１０．基板は、複数のコリメートチャネルを形成するために選択的に除去され、コリメートチャネルのそれぞれは、第４の半導体層の略平坦な上面部分上に形成された一次接点と整列される、採番された記述１～９のいずれか１つに記載の方法。
１１．採番された記述１～１０のいずれか１つに記載の方法によって得られる、モノリシックＬＥＤアレイ前駆体又はＬＥＤアレイ。
１２．モノリシックＬＥＤアレイ前駆体であって、
第１の半導体層を共有する複数のＬＥＤ構造を含み、第１の半導体層は、ＬＥＤアレイ前駆体の平面を画定し、各ＬＥＤ構造は、
（ｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第１の半導体層上の第２の半導体層であって、第２の半導体層が傾斜側面を有するように、上面部分に垂直な正台形断面を有する第２の半導体層と、
（ｉｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第２の半導体層上の第３の半導体層であって、第３の半導体層が、第２の半導体層の傾斜側面に平行な傾斜側面を有するように、上面部分に垂直な正台形断面を有する第３の半導体層と、
（ｉｉｉ）ＬＥＤアレイ前駆体の平面に平行な上面部分を有する、第３の半導体層上の第４の半導体層であって、第４の半導体層が、第３の半導体層の傾斜側面に平行な傾斜側面を有するように、上面部分に垂直な正台形断面を有する第４の半導体層と、（ｉｖ）第４の半導体層上の一次電気接点であって、ＬＥＤアレイ前駆体の平面に平行な第４の半導体層の上面部分上のみにある一次電気接点と
を含み、第３の半導体層は、複数の量子井戸副層を含み、量子井戸副層は、ＬＥＤアレイ前駆体の平面に平行な部分においてより大きい厚みを有し、且つＬＥＤアレイ前駆体の平面に平行でない部分において減少した厚みを有する、モノリシックＬＥＤアレイ前駆体。
１３．第２の半導体層の傾斜側面から第３の半導体層の傾斜側面への間隔は、第２の半導体層の上面部分から第３の半導体層の上面部分への間隔より小さく、及び／又は第３の半導体層の傾斜側面から第４の半導体層の傾斜側面の間隔は、第３の半導体層の上面部分から第４の半導体層の上面部分への間隔より小さい、採番された記述１２に記載のモノリシックＬＥＤアレイ前駆体。
１４．各層の傾斜面は、複数の平面ファセットを形成する、採番された記述１２又は採番された記述１３に記載のモノリシックＬＥＤアレイ前駆体。
１５．第２の半導体層、第３の半導体層及び第４の半導体層は、ＬＥＤ構造間で共有される、採番された記述１２～１４のいずれか１つに記載のモノリシックＬＥＤアレイ前駆体。
１６．第１の半導体層は、（０００１）平面を伴うウルツァイト型結晶構造を有し、第４の半導体層の略平坦な上面部分は、第１の半導体層の（０００１）平面に平行である、採番された記述１２～１５のいずれか１つに記載のモノリシックＬＥＤアレイ前駆体。
１７．第１の半導体層は、複数のＬＥＤ構造に対応し、且つ複数のＬＥＤ構造と整列された複数のレンズ構造を含む、採番された記述１２～１５のいずれか１つに記載のモノリシックＬＥＤアレイ前駆体。
１８．採番された記述１２～１７のいずれか１つに記載のモノリシックＬＥＤアレイ前駆体を含み、量子井戸副層にわたって一次電気接点と電気通信する１つ又は複数の二次電気接点をさらに含む、モノリシックＬＥＤアレイ。
１９．モノリシックＬＥＤアレイは、ＬＥＤ構造の少なくとも第１のサブアレイ及び第２のサブアレイを含み、各サブアレイが異なる主波長において光を放射することが可能である、採番された記述１８に記載のモノリシックＬＥＤアレイ。
２０．採番された記述１８又は１９に記載のモノリシックＬＥＤアレイを含む、ディスプレイデバイス。

Claims (25)

  1. モノリシックＬＥＤアレイ前駆体を形成する方法であって、
    （ｉ）表面を有する基板を提供することと、
    （ｉｉ）前記基板の前記表面上に連続的な第１の半導体層を形成することと、
    （ｉｉｉ）複数の開口を含むマスク層を前記第１の半導体層上に成膜することにより、前記第１の半導体層を選択的にマスクすることと、
    （ｉｖ）傾斜側面及び略平坦な上面部分を伴う、前記基板に垂直な正台形断面をそれぞれ有する複数の柱状部を形成するために、前記マスク層の前記開口を通して前記第１の半導体層の非マスク部分上に第２の半導体層を成長させることと、
    （ｖ）前記第２の半導体層を覆う第３の半導体層を形成することであって、前記第３の半導体層は、１つ又は複数の量子井戸副層を含み、且つ傾斜側面及び略平坦な上面部分を有する、形成することと、
    （ｖｉ）前記第３の半導体層を覆う第４の半導体層を形成することであって、それにより、前記第４の半導体層は、傾斜側面及び略平坦な上面部分を有する、形成することと、
    （ｖｉｉ）前記第４の半導体層の前記略平坦な上面部分上に一次電気接点を形成することであって、前記第１～第４の半導体層は、ＩＩＩ族窒化物を含む、形成することと、
    （ｖｉｉｉ）前記第４の半導体層の前記傾斜側面上に電気絶縁性の光学的透明スペーサを形成することであって、前記スペーサは、前記第４の半導体層の前記傾斜側面に面する内面及び対向する外面を有する、形成することと、
    （ｉｘ）前記スペーサの前記外面の上に反射導電層を成膜することと
    を含む方法。
  2. ステップ（ｉｉｉ）は、（ａ）連続的なマスク層を成膜することと、（ｂ）複数の開口を提供するために前記マスク層の複数の部分を選択的に除去することとを含み、任意選択的に、前記マスク層の複数の部分を選択的に除去することは、前記第１の半導体層の複数の対応する部分を選択的に除去することを含む、請求項１に記載の方法。
  3. モノリシックＬＥＤアレイ前駆体を形成する方法であって、
    （ｉ）表面を有する基板を提供することと、
    （ｉｉ）前記基板の前記表面上に連続的な第１の半導体層を形成することと、
    （ｉｉｉ）アモルファス表面パターンを形成するために、前記第１の半導体層を選択的に処理することであって、前記アモルファス表面パターンは、前記第１の半導体層の複数の未処理部分を画定する、選択的に処理することと、
    （ｉｖ）傾斜側面及び略平坦な上面部分を伴う、前記基板に垂直な正台形断面をそれぞれ有する複数の柱状部を形成するために、前記第１の半導体層の前記未処理部分上に第２の半導体層を成長させることと、
    （ｖ）前記第２の半導体層を覆う第３の半導体層を形成することであって、前記第３の半導体層は、１つ又は複数の量子井戸副層を含み、且つ傾斜側面及び略平坦な上面部分を有する、形成することと、
    （ｖｉ）前記第３の半導体層を覆う第４の半導体層を形成することであって、それにより、前記第４の半導体層は、傾斜側面及び略平坦な上面部分を有する、形成することと、
    （ｖｉｉ）前記第４の半導体層の前記略平坦な上面部分上に一次電気接点を形成することであって、前記第１～第４の半導体層は、ＩＩＩ族窒化物を含む、形成することと、
    （ｖｉｉｉ）前記第４の半導体層の前記傾斜側面上に電気絶縁性の光学的透明スペーサを形成することであって、前記スペーサは、前記第４の半導体層の前記傾斜側面に面する内面及び対向する外面を有する、形成することと、
    （ｉｘ）前記スペーサの前記外面の上に反射導電層を成膜することと
    を含む方法。
  4. 前記一次電気接点を形成することは、前記第４の半導体層の前記略平坦な上面部分と接触する内面及び凸状外面を有する透明導電性酸化物を成膜することを含む、請求項１～３のいずれか一項に記載の方法。
  5. 前記透明導電性酸化物の前記凸状外面の上に反射導電層を成膜することをさらに含む、請求項４に記載の方法。
  6. 前記スペーサの前記外面は、疑似放物面状若しくは放物面状プロファイルを有し、及び／又は前記スペーサの前記外面の前記プロファイルは、０．５のベジェ係数と共に２つの制御点を有するベジェ曲線を近似する、請求項１～５のいずれか一項に記載の方法。
  7. 前記スペーサは、透明導電性酸化物から形成され、及び絶縁層は、前記透明導電性酸化物スペーサと、前記下にある第１の半導体層との間に提供される、請求項１～６のいずれか一項に記載の方法。
  8. 前記スペーサは、二酸化ケイ素、窒化ケイ素又は酸化チタンのいずれか１つから形成される、請求項１～６のいずれか一項に記載の方法。
  9. 前記スペーサの前記内面は、第１の材料から形成され、及び前記スペーサの前記外面は、第２の材料から形成され、前記第１の材料は、前記第２の材料よりも高い屈折率を有する、請求項１～８のいずれか一項に記載の方法。
  10. モノリシックＬＥＤアレイを形成するために、前記量子井戸副層にわたって前記一次電気接点と電気通信する１つ又は複数の二次電気接点を形成することをさらに含み、好ましくは、前記１つ又は複数の二次電気接点は、前記第１の半導体層上に形成される、請求項１～９のいずれか一項に記載の方法。
  11. 前記第２の半導体層の前記複数の柱状部のそれぞれに対応し、且つそれと整列される複数のドーム又はレンズ構造を形成するために、前記基板を少なくとも部分的に除去し、且つ前記第１の半導体層を少なくとも部分的に除去するステップをさらに含む、請求項１～１０のいずれか一項に記載の方法。
  12. 前記基板は、複数のコリメートチャネルを形成するために選択的に除去され、前記コリメートチャネルのそれぞれは、前記第４の半導体層の前記略平坦な上面部分上に形成された一次接点と整列される、請求項１～１１のいずれか一項に記載の方法。
  13. 請求項１～１２のいずれか一項に記載の方法によって得ることができるモノリシックＬＥＤアレイ前駆体又はＬＥＤアレイ。
  14. モノリシックＬＥＤアレイ前駆体であって、第１の半導体層を共有する複数のＬＥＤ構造を含み、前記第１の半導体層は、前記ＬＥＤアレイ前駆体の平面を画定し、各ＬＥＤ構造は、
    （ｉ）前記ＬＥＤアレイ前駆体の前記平面に平行な上面部分を有する、前記第１の半導体層上の第２の半導体層であって、前記第２の半導体層が傾斜側面を有するように、前記上面部分に垂直な正台形断面を有する第２の半導体層と、
    （ｉｉ）前記ＬＥＤアレイ前駆体の前記平面に平行な上面部分を有する、前記第２の半導体層上の第３の半導体層であって、前記第３の半導体層が、前記第２の半導体層の前記傾斜側面に平行な傾斜側面を有するように、前記上面部分に垂直な正台形断面を有する第３の半導体層と、
    （ｉｉｉ）前記ＬＥＤアレイ前駆体の前記平面に平行な上面部分を有する、前記第３の
    半導体層上の第４の半導体層であって、前記第４の半導体層が、前記第３の半導体層の前記傾斜側面に平行な傾斜側面を有するように、前記上面部分に垂直な正台形断面を有する第４の半導体層と、
    （ｉｖ）前記第４の半導体層上の一次電気接点であって、前記ＬＥＤアレイ前駆体の前記平面に平行な前記第４の半導体層の前記上面部分上のみにある一次電気接点と、
    （ｖ）前記第４の半導体層の前記傾斜側面上の電気絶縁性の光学的透明スペーサであって、前記第４の半導体層の前記傾斜側面に面する内面及び対向する外面を有する、電気絶縁性の光学的透明スペーサと、
    （ｖｉ）前記スペーサの前記外面の上に延びる導電性の反射層と
    を含み、前記第３の半導体層は、複数の量子井戸副層を含み、前記量子井戸副層は、前記ＬＥＤアレイ前駆体の前記平面に平行な部分においてより大きい厚みを有し、且つ前記ＬＥＤアレイ前駆体の前記平面に平行でない部分において減少した厚みを有する、モノリシックＬＥＤアレイ前駆体。
  15. 前記一次電気接点は、前記第４の半導体層の前記略平坦な上面部分と接触する内面及び凸状外面を有する透明導電性酸化物を含む、請求項１４に記載のモノリシックＬＥＤアレイ前駆体。
  16. 前記反射導電層は、前記透明導電性酸化物の前記凸状外面の上に延びる、請求項１４又は１５に記載のモノリシックＬＥＤアレイ前駆体。
  17. 前記スペーサの前記外面は、疑似放物面状若しくは放物面状プロファイルを有し、及び／又は前記スペーサの前記外面の前記プロファイルは、０．５のベジェ係数と共に２つの制御点を有するベジェ曲線を近似する、請求項１４～１６のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体。
  18. 前記スペーサは、透明導電性酸化物から形成され、及び絶縁層は、前記透明導電性酸化物スペーサと、前記下にある第１の半導体層との間に提供される、請求項１４～１７のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体。
  19. 前記スペーサは、二酸化ケイ素、窒化ケイ素又は酸化チタンのいずれか１つから形成される、請求項１４～１７のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体。
  20. 前記スペーサの前記内面は、第１の材料から形成され、及び前記スペーサの前記外面は、第２の材料から形成され、前記第１の材料は、前記第２の材料よりも高い屈折率を有する、請求項１４～１９のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体。
  21. 前記第２の半導体層の前記傾斜側面からの前記第３の半導体層の前記傾斜側面の間隔は、前記第２の半導体層の前記上面部分からの前記第３の半導体層の前記上面部分の間隔より小さく、及び／又は前記第３の半導体層の前記傾斜側面からの前記第４の半導体層の前記傾斜側面の間隔は、前記第３の半導体層の前記上面部分からの前記第４の半導体層の前記上面部分の間隔より小さい、請求項１４～２０のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体。
  22. 前記第１の半導体層は、前記複数のＬＥＤ構造に対応し、且つそれと整列された複数のレンズ構造を含む、請求項１４～２１のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体。
  23. 請求項１４～２２のいずれか一項に記載のモノリシックＬＥＤアレイ前駆体を含み、且つ前記量子井戸副層にわたって前記一次電気接点と電気通信する１つ又は複数の二次電気
    接点をさらに含むモノリシックＬＥＤアレイ。
  24. 前記二次電気接点は、前記第１の半導体層と接触する透明導電性酸化物層によって提供される、請求項２３に記載のモノリシックＬＥＤアレイ。
  25. 請求項１４～２４のいずれか一項に記載のモノリシックＬＥＤアレイを含むディスプレイデバイス。
JP2022574220A 2020-06-03 2021-05-28 モノリシックｌｅｄアレイ及びその前駆体 Pending JP2023527907A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2008338.2 2020-06-03
GB2008338.2A GB2595687B (en) 2020-06-03 2020-06-03 Monolithic LED array and a precursor thereto
PCT/GB2021/051331 WO2021245389A1 (en) 2020-06-03 2021-05-28 Monolithic led array and a precursor thereto

Publications (1)

Publication Number Publication Date
JP2023527907A true JP2023527907A (ja) 2023-06-30

Family

ID=71526346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022574220A Pending JP2023527907A (ja) 2020-06-03 2021-05-28 モノリシックｌｅｄアレイ及びその前駆体

Country Status (8)

Country Link
US (1) US20230223421A1 (ja)
EP (1) EP4162530A1 (ja)
JP (1) JP2023527907A (ja)
KR (1) KR20230019839A (ja)
CN (1) CN115699324A (ja)
GB (1) GB2595687B (ja)
TW (1) TW202213760A (ja)
WO (1) WO2021245389A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021132559A1 (de) 2021-12-09 2023-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zur herstellung eines bauelements
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures
CN115602776A (zh) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司（Cn） Led芯片、led器件、消杀设备及led芯片制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
DE602004028115D1 (de) 2003-05-02 2010-08-26 Univ College Cork Nat Univ Ie Lichtemittierende mesastrukturen mit hohem höhe-zu-breite-verhältnis und quasi-parabolischen seitenwänden und ihre herstellung
KR100973259B1 (ko) * 2008-02-22 2010-08-02 한국산업기술대학교산학협력단 측부 반사판을 갖는 수직구조 질화갈륨계 ｌｅｄ 소자 및그 제조방법
GB201202222D0 (en) * 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
US9601659B2 (en) 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto

Also Published As

Publication number Publication date
GB202008338D0 (en) 2020-07-15
US20230223421A1 (en) 2023-07-13
EP4162530A1 (en) 2023-04-12
GB2595687A (en) 2021-12-08
CN115699324A (zh) 2023-02-03
TW202213760A (zh) 2022-04-01
KR20230019839A (ko) 2023-02-09
WO2021245389A1 (en) 2021-12-09
GB2595687B (en) 2023-05-24

Similar Documents

Publication Publication Date Title
US20230163159A1 (en) Monolithic led array and a precursor thereto
JP2023527907A (ja) モノリシックｌｅｄアレイ及びその前駆体
JP2007294972A (ja) 発光素子及びその製造方法
JP2010114159A (ja) 発光素子及びその製造方法
KR101123010B1 (ko) 반도체 발광소자 및 그 제조방법
US20230207755A1 (en) Spacer led architecture for high efficiency micro led displays
US20230019308A1 (en) Light emitting diode precursor and its fabrication method
US20230125929A1 (en) Spacer led architecture for high efficiency micro led displays
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
KR20150031728A (ko) 플립칩 구조의 발광다이오드 및 이의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240423