CN115699324A - 单片led阵列及其前体 - Google Patents

单片led阵列及其前体 Download PDF

Info

Publication number
CN115699324A
CN115699324A CN202180040129.3A CN202180040129A CN115699324A CN 115699324 A CN115699324 A CN 115699324A CN 202180040129 A CN202180040129 A CN 202180040129A CN 115699324 A CN115699324 A CN 115699324A
Authority
CN
China
Prior art keywords
semiconductor layer
led array
surface portion
layer
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180040129.3A
Other languages
English (en)
Inventor
安德烈亚·皮诺斯
萨米尔·迈祖阿里
谭唯欣
约翰·莱尔·怀特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of CN115699324A publication Critical patent/CN115699324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

一种单片LED阵列前体，包括共享第一半导体层的多个LED结构，其中，该第一半导体层限定该LED阵列前体的平面，每个LED结构包括：(i)该第一半导体层上的第二半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第二半导体层具有垂直于该上表面部分的规则梯形截面，使得该第二半导体层具有倾斜的侧面；(ii)该第二半导体层上的第三半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第三半导体层具有垂直于该上表面部分的规则梯形截面，使得该第三半导体层具有与该第二半导体层的倾斜的侧面平行的倾斜的侧面；(iii)该第三半导体层上的第四半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第四半导体层具有垂直于该上表面部分的规则梯形截面，使得该第四半导体层具有与该第三半导体层的倾斜的侧面平行的倾斜的侧面；(iv)该第四半导体层上的初级电接触件，其中，该接触件仅位于该第四半导体层的与该LED阵列前体的平面平行的上表面部分上；(v)该第四半导体层的倾斜的侧面上的光学透明的电绝缘间隔件，这些间隔件具有面向该第四半导体层的倾斜的侧面的内表面和相反的外表面；以及(vi)反射层，在这些间隔件的外表面上导电延伸，其中，该第三半导体层包括多个量子阱子层，这些量子阱子层在与该LED阵列前体的平面平行的部分上具有更大的厚度，而在不与该LED阵列前体的平面平行的部分上具有减小的厚度。

Description

单片LED阵列及其前体
技术领域
本披露内容涉及一种单片LED阵列、一种包括该单片LED阵列的LED器件及其制造方法。具体地，本披露内容提供了一种具有改进的光发射的单片LED阵列。
背景技术
微型发光二极管(LED)阵列可以被定义为尺寸为100×100μm2或更小的LED阵列。微型LED阵列正被开发用于许多商业和军事应用，比如自发光微型显示器和投影仪，它们可以集成到各种设备中，比如可穿戴显示器、平视显示器、摄录像机、取景器、多点激发源和微型投影仪。
基于III族氮化物的微型LED是无机半导体LED，其在有源发光区中含有GaN及其与InN和AlN的合金。基于III族氮化物的微型LED很受欢迎，因为它们可以在显著更高的电流密度下驱动并且比传统的大面积LED(尤其是其中发光层为有机化合物的有机发光二极管(OLED))发射更高的光功率密度。因此，更高的明亮度(亮度)(定义为光源在给定方向上每单位面积发射的光量，也以每平方米坎德拉(cd/m2)测量，并且通常称为尼特(nt))使得微型LED适用于需要高亮度或受益于高亮度的应用，例如，高亮度环境中的显示器、或投影。
另外，III族氮化物微型LED中以每瓦流明(lm/W)表示的高发光效率与其他光源相比实现了更低的功耗，并且使得微型LED特别适用于便携式设备。此外，由于III族氮化物的固有材料特性，微型LED可以在高温或低温和湿度等极端条件下运行，从而在可穿戴和户外应用中提供性能和可靠性优势。
目前存在两种用于生产无机微型LED阵列的主要方法。在第一种方法中，使用与用于传统尺寸LED的技术类似的技术来生产单个微型LED器件，然后通过拾取和放置技术将这些器件组装到基板上成为阵列，该衬底可以是有源矩阵背板，其包括用于单个微型LED寻址的驱动电路。该第一种方法允许将已在不同生长衬底上制作的具有不同特性(比如不同发射波长)的LED转移到产品基板上，以实现全色显示。另外，该方法允许在故障器件成为阵列的一部分之前丢弃它们，从而可能提高阵列的最终良品率。另一方面，各种应用所需的分辨率(小间距)和阵列尺寸(大量微型LED)在拾取和放置精度及转移时间方面对该方法提出了严峻挑战，分别影响了工艺的可靠性及其产量。
第二种方法使用单片集成来在单个生长衬底上制作微型LED阵列，从而实现更高的集成密度、更小的LED和更小的间距(即更高的阵列分辨率)。该第二种方法依赖于着色技术来实现全色显示。用于微型LED的着色技术取决于微型LED阵列间距。用于照明应用的传统磷光体材料目前只适用于大间距且低分辨率的阵列，而更高分辨率的应用需要基于量子点的波长转换材料。无论使用何种方法，阵列内单个微型LED的有源区的周边通常是通过刻蚀工艺形成的，该工艺去除了一部分发光有源区，从而将单个微型LED电隔离，以允许在每个微型LED中进行独立的电流注入并对阵列中每个微型LED内的辐射复合量进行调整。
一种不太常用的制造工艺使用选择性区域生长(SAG)来实现有源区的电隔离部分，该部分可以独立地注入电流，而无需使用刻蚀步骤，如US 7,087,932中披露的。在选择性区域生长技术中，将掩模图案化在缓冲层上。掩模中的材料使得在生长条件下，没有额外的材料直接在掩模上生长，而是仅在暴露出下面的缓冲层表面部分的孔口内部生长。
III族氮化物LED的明亮度随着工作电流的增加而增加，但发光效率取决于电流密度(A/cm2)，最初随着电流密度的增加而提高，达到最大值，然后由于称为“效率下降”的现象而降低。许多因素会影响LED器件的发光效率，包括内部产生光子的能力，称为内部量子效率(IQE)。外部量子效率(EQE)被定义为有源区中发射的光子数除以注入的电子数。EQE是IQE以及LED器件的光提取效率(LEE)的函数。在低电流密度下，由于缺陷或其他过程(通过这些过程，电子和空穴会复合而不产生光(称为非辐射复合))的强烈影响，效率较低。随着这些缺陷变得饱和，辐射复合占主导地位并且效率提高。当注入电流密度超过LED器件的特征值时，开始出现“效率下降”或效率逐渐降低。
表面复合被认为是微型LED中非辐射复合的主要因素。微型LED有源区周边的缺陷和悬空键会中断原子晶格，并在通常被禁止的半导体带隙内引入电子能级。这可以通过充当导带与价带之间电荷载流子跃迁的垫脚石来增强非辐射复合。
表面复合在无机微型LED中尤为重要，因为周长与表面的比值很大，而且通常使用干法刻蚀技术来限定有源区周围的周长。本领域技术人员已知各种技术，包括用湿法刻蚀剂或高温处理进行表面处理、或者用合适的“钝化层”进行周边覆盖，如US9,601,659中所披露的，这些钝化层旨在减轻损坏并减少有源发光区域周边的悬空键。
然而，仍然需要具有高集成密度、更小的LED和更小间距同时避免与非辐射复合(特别是表面复合)相关联的问题的微型LED阵列和LED阵列前体及其生产方法。
还众所周知，发光二极管(LED)器件为各种各样的应用提供了高效的光源。LED光产生效率和提取量的提高、以及更小LED(具有更小的发光表面积)的生产和不同波长的LED发射器在阵列中的集成，导致了提供具有多种应用的高质量彩色阵列，尤其是在显示技术中。
几种显示技术正被考虑并用于微型LED显示器，以用于各种应用，包括增强现实、合并现实、虚拟现实以及直视显示，比如智能手表和移动设备。比如数字微镜(DMD)和硅基液晶(LCoS)等技术是基于反射技术的，其中，使用外部光源以时间顺序模式产生红色光子、绿色光子和蓝色光子，并且像素要么将光从光学元件(DMD)转移开要么吸收光(LCoS)来调整像素的亮度以便形成图像。液晶显示器(LCD)通常使用背光、可寻址背板上的LCD面板和滤色器来产生图像。需要背板来打开和关闭单个像素，并为每个视频帧调整单个像素的亮度。比如有机发光二极管(OLED)或有源矩阵OLED(AMOLED)、以及最近的微型LED等发光显示技术越来越多，因为它们为不受限制的微型显示应用提供更低的功耗和更高的图像对比度。特别是微型LED，与微型OLED和AMOLED显示器相比提供更高的效率和更好的可靠性。
本文档中描述的本发明的一个方面涉及一种用于制造高效微型LED阵列的方法，该阵列结合了提高内部量子效率(IQE)和光提取效率(LEE)的技术，以提高效率和亮度品质因数。
旨在提高光提取效率的结构在LED行业中是众所周知的，包括使用伪抛物线形LED结构，这些结构将多量子阱(MQW)中产生的光子引导至发射表面。
一种用于制作这种伪抛物线形状的技术涉及半导体材料的反应离子刻蚀(RIE)或电感耦合刻蚀(ICP)。在这种刻蚀技术中，使用包括RF、高压(DC偏压)和反应气体(通常包括自由基)的高能等离子体来选择性地刻蚀半导体材料。使用光刻工艺定义特征，该光刻工艺使用光敏材料来定义将经受刻蚀工艺的区域和将保持未刻蚀的区域。半导体材料的精确形状可以通过用于定义图案的光敏材料的轮廓以及通过刻蚀压力、功率、气流和气体种类来控制。
这不仅使制造工艺复杂化，而且由于这种刻蚀工艺，半导体材料的边缘可能会被损坏，这会影响微型LED的IQE。
如图9所示，随着DC偏压和等离子体密度的增大，对特征的边缘造成更多损坏，导致了由晶体损坏、氮空位和悬空键形成的表面泄漏路径。由于表面的高能离子轰击，干法刻蚀会产生许多晶体缺陷。悬空键很容易被氧化，并且晶体损坏会在能带中产生许多缺陷能级，这些缺陷能级充当表面的载流子复合中心，从而导致非辐射复合。
表面复合速度(非辐射复合速度)比块体MQW中的辐射复合速度快，因此小的微型LED易受到表面复合的影响，其结果是IQE降低。
在刻蚀期间造成的损坏的广为流传的结果是随着微型LED尺寸的缩小会降低效率，如图10所示。外部量子效率(EQE)是IQE(所产生的光子数与电子数的比率)的产物。驱动这种趋势的机制是微型LED的周长与面积的比率。随着微型LED尺寸的减小，侧壁的面积相对于MQW的面积增大，因此微型LED的边缘的表面泄漏路径导致非辐射复合增加。
用于增强现实的微型LED显示器和头戴式显示器可以在1A/cm2至10A/cm2的电流密度下操作。这可能意味着与大LED相比，小LED的效率降低为其1/20。
如图11所示，通过修复由刻蚀造成的损坏，可以显著地提高微型LED的效率。通过执行优化的损坏修复方案，通常可以使EQE提高10倍。在损坏修复之后峰值EQE增大，并且峰值EQE出现在较低的电流密度下，使得在典型操作条件下，可以获得10倍的效率提升。然而，这种方案与保留成形结构(该结构是针对高LEE优化的)不兼容，因为修复工艺会去除被刻蚀损坏的半导体材料，如图12所示。因此，希望提供实现这种伪抛物线LED结构的替代手段。
发明内容
本发明的目的是提供一种改进的LED阵列前体，其解决了与现有技术阵列相关联的至少一个问题、或者至少提供了一种商业上有用的替代方案。
根据第一方面，本披露内容提供了一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的衬底；
(ii)在该衬底的表面上形成连续的第一半导体层；
(iii)通过在该第一半导体层上沉积包括多个孔口的掩模层来选择性地掩蔽该第一半导体层；
(iv)穿过该掩模层的孔口在该第一半导体层的未掩蔽部分上生长第二半导体层以形成多个柱体，每个柱体具有垂直于该衬底的规则梯形截面、具有倾斜的侧面和基本上平坦的上表面部分；
(v)形成覆盖该第二半导体层的第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有倾斜的侧面和基本上平坦的上表面部分；
(vi)形成覆盖该第三半导体层的第四半导体层，由此该第四半导体层具有倾斜的侧面和基本上平坦的上表面部分；
(vii)在该第四半导体层的基本上平坦的上表面部分上形成初级电接触件；并且其中，该第一半导体层至该第四半导体层包括III族氮化物；
(viii)在该第四半导体层的倾斜的侧面上形成光学透明的电绝缘间隔件，这些间隔件具有面向该第四半导体层的倾斜的侧面的内表面和相反的外表面；以及
(ix)在这些间隔件的外表面上沉积反射导电层。
本发明的其他方面将从说明书、附图和所附权利要求中变得显而易见。
具体实施方式
现在将进一步描述本发明。在以下段落中更详细地定义了本发明的不同方面。除非明确指出相反，否则如此定义的每个方面都可以与任何其他一个或多个方面组合。特别地，被指示为优选或有利的任何特征可以与被指示为优选或有利的任何其他一个或多个特征组合。
本披露内容提供了一种用于形成单片LED阵列前体的方法，该方法使得可以产生显示出改进的发光特性和减少的非辐射复合的电子隔离的LED结构。发明人已经发现，通过生长所披露的特定结构以及仅在LED结构的特定区域上提供电接触件，可以形成LED阵列前体，其提供具有改进的特性的LED器件。
本发明涉及一种形成单片LED阵列前体的方法。LED在本领域中是众所周知的并且指的是发光二极管。
单片阵列指的是提供形成为单一件的多个LED结构。阵列是指这些LED在单片结构上有意地间隔开，并通常形成规则阵列，比如LED的六边形密排阵列或方形排布阵列。
术语“前体”是指，所描述的LED阵列既不具有每个LED所必需的对置电接触件(比如以便允许发光)，也不具有相关联的电路系统。因此，所描述的阵列是单片LED阵列的前体，一旦进行必要的进一步步骤(比如包括反电极和任何光提取表面(比如可以通过去除衬底来实现))，就会形成单片LED阵列。
该方法涉及许多编号的步骤。应当理解，在可能的情况下，这些步骤可以同时或并发执行。
第一步骤涉及提供具有表面的衬底。合适的衬底包括蓝宝石、SiC和硅。其他合适的衬底在本领域中是众所周知的。
第二步骤涉及在衬底的表面上形成连续的第一半导体层。第一半导体层可以充当缓冲层。第一半导体层以及实际上其他半导体层包括III族氮化物。优选地，III族氮化物包括AlInGaN、AlGaN、InGaN和GaN中的一种或多种。
如本文所使用的，以其组成成分对物质的任何提及包括其所有可用的化学计量。因此，例如，AlGaN包括其所有合金，比如AlxGa1-xN，其中，x不等于1或0。优选的化学计量将根据特定层的功能而变化。
第三步骤涉及通过在第一半导体层上沉积包括多个孔口的掩模层来选择性地掩蔽第一半导体层。优选地，掩模层包括SiO2和/或SiNx。SiO2和/或SiNx掩模层可以用如等离子体增强化学气相沉积等标准沉积技术来非原位沉积。替代性地，原位SiNx掩模层可以在反应室中沉积，合适的反应室(比如MOCVD反应器)在本领域中是众所周知的。
可选地，该多个孔口形成规则间隔的阵列。这可能类似于圆形密排的任何构型，比如方形排布或六边形排布。
实现第三步骤的优选方式是：
(a)沉积连续的掩模层，以及(b)选择性地去除所述掩模层的多个部分以提供多个孔口。
可选地，选择性地去除所述掩模层的多个部分包括选择性地去除第一半导体层的多个对应部分。这意味着随后在第一半导体层的阱内形成第二可选不连续层。
第四步骤涉及穿过掩模层的孔口在第一半导体层的未掩蔽部分上生长可选不连续的第二半导体层以形成多个柱体，每个柱体具有垂直于衬底的规则梯形截面和基本上平坦的上表面部分。平坦的上部部分位于与其上形成有层的衬底表面的平面平行的平面中。
“规则梯形截面”是指柱体的顶部比底部窄，并且这些柱体具有基本上平坦的上下平行表面、具有倾斜的线性侧面。这可能会导致截头圆锥形，或更可能导致具有3个或更多个侧面(通常为6个侧面)的截头锥体形状。“规则梯形截面”的描述是指第二半导体层在第一半导体层上方延伸的部分。第二半导体层的最底部部分位于由第一半导体层限定的孔口内，因此底部部分通常具有恒定的截面，而不是锥形截面。柱体的锥形侧面在本文中称为侧面或刻面。在第二层是连续的情况下，梯形截面是在第二半导体层的连续平面部分上方延伸的第二半导体层的不连续部分。
优选地，柱体的侧面与平行于第一半导体层的平面具有基本上一致的角度(a)。也就是说，柱体的侧面与平行于第一半导体的平面之间的角度没有显著变化。优选地，角度a在50°至70°之间，更优选地在58°至64°之间，最优选为大约62°。
优选地，第二半导体层中的多个柱体中的每一个都是截六棱锥。
第五步骤涉及形成覆盖可选不连续第二半导体层的可选不连续第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有基本上平坦的上表面部分和符合下面的第二半导体层形状的倾斜的侧面。
“基本上平坦的上表面部分”应理解为是指特定半导体层的上部部分通常平行于第一半导体层(即提供与衬底的平面平行的平面)。
发明人已经发现，第三半导体层的材料在第二半导体层上的沉积是以最上表面很厚但在刻面上沉积显著更薄的层的方式发生的。这是由于相对于晶体结构在各个方向上的生长速度而自动产生的。
与沉积在c平面取向表面部分上的层相比，沉积在掩模孔口周围的倾斜平面上的层通常更薄。特别是，沉积在LED内p-n结中的n型掺杂层与p型掺杂层之间的InGaN多重量子阱(MQW)在接触倾斜表面而沉积的部分中比在接触c平面取向表面而沉积的部分中更薄。
本领域技术人员已知，来自倾斜GaN平面的发射可以提供一种借助半极性平面中的偏振场减小来提高照明设备效率的手段。另外，与平坦的表面部分相比，倾斜平面处存在不同的MQW厚度还可以实现来自单个器件的无磷光体多波长发射，以达到颜色调整的目的。
与此相反，本发明的一个目的是将光的产生限制在基本上平坦的表面区上，以防止载流子注入和/或扩散到倾斜平面中，以及防止在晶体中原子的周期性排列终止的有源区周边处发生潜在的非辐射复合。通过将电接触件区的形成限制在顶部平坦表面中远离倾斜平面的部分上来实现顶部平坦区中的载流子限制。
另外，沿c平面取向的MQW部分与倾斜刻面上的MQW部分之间的MQW厚度差对应于这两个MQW部分之间的带隙差，这有效地防止载流子从平坦的MQW部分扩散到倾斜的MQW部分。这是一种与III族氮化物LED中的穿透位错周围发生的机制类似的机制，其中，注入的载流子被限制在远离穿透位错核心的地方，从而防止了非辐射复合的可能性。顺便提及，沉积在刻面上的区中的MQW组成也可能不同于厚的最上表面中的MQW组成，使得厚的最上表面中仍然发生载流子限制。结果，预期出现均匀且相对较窄的波长发射。
第六步骤涉及形成覆盖可选不连续第三半导体层的可选不连续第四半导体层，由此该第四半导体层具有基本上平坦的上表面部分和符合下面的第三和第二半导体层形状的倾斜的侧面。同样，第四半导体层的材料在第三半导体层上的沉积是以最上表面很厚但在刻面上沉积薄得多的层的方式发生的。
优选地，第四半导体层掺杂有镁。可选地，Mg掺杂密度在厚的最上表面中较高，但在沉积在刻面上的层中低得多，从而进一步有助于将载流子注入限制在第三半导体层的厚的最上表面上。
优选地，第二、第三和第四半导体层是不连续的。虽然优选地第一方面的掩模方法产生不连续的层，但在具有特别紧密间距的一些实施例中，第三、第四和第五半导体层可以熔合。这形成了连续或部分地连续的部分，其中，这些层由多个LED结构共享。
第一半导体的厚度可以在100nm至8μm之间，并且优选地在3μm至5μm之间。
第二半导体层的柱体的厚度可以在500nm至4um之间，并且优选地在1μm至2μm之间。
第三半导体层的基本上平坦的上表面部分的厚度可以在30nm至150nm之间，并且优选地在40nm至60nm之间。此外，掩模孔口/棱锥体宽度可以在1μm至8μm之间。
第四半导体层的基本上平坦的上表面部分的厚度可以在50nm至300nm之间，并且优选地在100nm至150nm之间。
未与掩模中的孔口对准的半导体层部分具有从0nm至上文讨论的相应层的最小值的厚度。虽然掩蔽区域相对来说不太利于后续半导体层的生长，但这种生长不会被完全阻止。
第七步骤涉及在可选不连续第四半导体层的基本上平坦的上表面部分上形成初级电接触件。可以使用任何传统的电极材料，并且可以通过如热蒸发或电子束蒸发等传统技术来施加它。
可选地，通过沉积透明导电氧化物(比如氧化铟锡)以随后在第四半导体的平坦上表面部分上形成透镜状结构来形成初级电接触件，该透明导电氧化物的外表面通常为凸形的，或特别地为圆形或抛物线形状。
第八步骤涉及在第四半导体层的倾斜的侧面上形成光学透明的电绝缘间隔件，这些间隔件具有面向第四半导体层的倾斜的侧面的内表面和相反的外表面。优选地，这些间隔件的外表面相对于内表面成一定角度，并且更优选地，这些间隔件的外表面具有伪抛物线轮廓。抛物线形状的作用是将发射的光子引向该器件的发光表面，使得这些光子以低于临界角的入射角入射在所述表面上，从而允许高效地将光子提取到空气中。
优选地，这些间隔件的外表面的轮廓近似于具有两个控制点且贝塞尔系数为0.5的贝塞尔曲线。已经发现这提供了最大的光提取。在实施例中，这些间隔件由氮化硅、氧化硅或氧化锡形成。
可选地，每个间隔件的外表面上的第二电绝缘光学透明材料，该第二电绝缘光学透明材料具有与该第一电绝缘光学透明材料不同的折射率。这允许使用具有分等级的折射率的材料，从而更容易提取所发射的光子。在进一步的实施例中，可以使用远离第四半导体层的倾斜的侧面而具有递减折射率的附加间隔件层。
第九步骤涉及在这些间隔件的外表面上形成反射导电层。在实施例中，反射导电层由铝形成，但本领域技术人员将意识到可以使用任何合适的材料。在实施例中，间隔件与反射导电层之间的界面具有Ra<50nm、最优选地Ra<10nm的表面粗糙度以防止光扩散，否则这种光扩散会降低光提取效率。
上述层中的每一层可以由一个或多个子层形成。例如，第一半导体层可以由AlxGa1-xN的成分渐变层形成。
可选地，第一半导体层包括靠近第二半导体的子层，该子层包括掺杂硅的GaN。优选地，除了掺杂硅的子层之外，第一半导体层基本上未掺杂。在一个实施例中，第一半导体层包括多个未掺杂的(Al)GaN子层以及掺杂硅的子层。掺杂硅的AlxGa1-xN子层的厚度可以在100nm至1um之间，并且优选地在300nm至500nm之间。优选地，Al组成在x＝0至0.2之间，更优选地在0.05至0.1之间。优选地，掺杂水平在1×1018at/cm3至1×1021at/cm3之间，更优选地在1×1020at/cm3至2×1020at/cm3之间。
优选地，在第一半导体层包括掺杂硅的子层的情况下，在形成多个孔口时部分地去除掺杂硅的子层，使得第二半导体层直接形成在第一半导体层的未掺杂部分上。有利地，由于在第二半导体生长的地方去除了(Al)GaN:Si子层，因此该结构允许使用高度掺杂硅的层来进行有益的电流扩散而不降低材料质量。
可以使用传统的半导体形成系统来执行所有上述沉积步骤。用于LED生产的半导体层的形成在本领域中是众所周知的，比如MOCVD。
应当理解，每个第二半导体层柱体为由最终单片LED阵列前体中的相关联层形成的单独LED结构提供基底。
本发明的另一方面提供了一种类似的方法，但其具有形成第二半导体层的替代方法。上文讨论的第一方面的所有方面都可以与该实施例自由组合。
在该另一方面中，对第一半导体层进行处理以提供不太利于后续层生长的非晶材料图案。这意味着第二半导体层优先形成在未处理的结晶区上，从而产生柱体。该层可以是连续的或不连续的，这取决于在经处理区和未处理区中实现的相对生长。梯形截面是在第二半导体层的连续平面部分上方延伸的第二半导体层的不连续部分。
具体地，该另一方面提供了一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的衬底；
(ii)在该衬底的表面上形成连续的第一半导体层；
(iii)选择性地处理该第一半导体层以形成非晶表面区，其中，该非晶表面区限定该第一半导体层的多个未处理部分；
(iv)在该第一半导体层的未处理部分上生长第二半导体层以形成多个柱体，每个柱体具有垂直于该衬底的规则梯形截面以及基本上平坦的上表面部分；
(v)形成覆盖该第二半导体层的第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有基本上平坦的上表面部分；
(vi)形成覆盖该第三半导体层的第四半导体层，由此该第四半导体层具有基本上平坦的上表面部分；以及(vii)在该第四半导体层的基本上平坦的上表面部分上形成初级电接触件，其中，该第一半导体层至该第四半导体层包括III族氮化物。
可选地，第一半导体层包括靠近第二半导体的子层，该子层包括掺杂硅的GaN。优选地，除了掺杂硅的子层之外，第一半导体层基本上未掺杂。也就是说，优选地，第一半导体层包括多个未掺杂的(Al)GaN子层以及掺杂硅的子层。
优选地，选择性地处理第一半导体层包括通过离子注入使第一半导体层的表面部分非晶化。优选地，该选择性处理包括光刻图案化和刻蚀、随后离子注入的步骤。用于注入的合适离子可以选自N+、H+和Ar+。有利地，对适当的掩模图案进行光刻图案化和刻蚀防止了离子对第一半导体层的未刻蚀区的损坏。
可选地，在第二方面的方法中，步骤(iii)包括：
(a)在连续的第一半导体层上沉积包含掩模层材料的连续掩模层；
(b)选择性地去除掩模层材料以提供第一半导体层的多个掩蔽区；
(c)用离子注入处理第一半导体层以在所述层中(除了掩蔽区之外)形成非晶材料，以及(b)去除剩余的掩模层材料，并且可选地去除第一半导体层的多个对应部分，以提供第一半导体层的多个未处理部分。
优选地，在第一半导体层包括掺杂硅的子层的情况下，在形成多个孔口时部分地去除掺杂硅的子层，使得第二半导体层直接形成在第一半导体层的未掺杂部分上。有利地，由于在第二半导体生长的地方去除了AlGaN:Si子层，因此该结构允许使用高度掺杂硅的层来进行有益的电流扩散而不降低材料质量。
优选地，在第二方面的方法中，第二、第三和第四半导体层是不连续的。
以下披露内容涉及可以同样适用于上文讨论的两个方面的优选特征。
优选地，第二半导体层是n型掺杂的。优选地，第二半导体层是用硅或锗(优选地，硅)n型掺杂的。
优选地，第三半导体层是未掺杂的。
优选地，第四半导体层是p型掺杂的，并且优选地，第四半导体层掺杂有镁。
有利地，上述层组合物提供了具有良好的光产生和发光特性的LED有源区。
优选地，第一半导体层具有带(0001)平面的纤锌矿晶体结构，并且第四半导体层的基本上平坦的上表面部分平行于第一半导体层的(0001)平面。同样，第二和第三半导体层的平坦上表面中的每一个应该平行于第一半导体层的(0001)平面。
优选地，该方法进一步包括去除衬底以便于从所制造器件(其在使用中被翻转)的底部提取光。替代性地，去除与上述各个LED结构中的每一个相对应的至少一部分衬底，以暴露出第一半导体层的一部分，用于从阵列前体提取光。优选地，完全去除衬底，并且可选地将粗糙化的表面层粘附到暴露的第一半导体层。衬底(也称为生长衬底)提供在其上生长LED阵列的表面，但通常不形成最终器件的一部分。优选地，基本上完全去除衬底以便在比如Si等不透明衬底的情况下最大限度地减少吸收，并且在比如SiC或蓝宝石等透明衬底的情况下最大限度地减少阵列中的LED结构之间的串扰。
可选地，选择性地去除衬底以形成多个准直通道，这些准直通道中的每一个与形成在第四半导体层的基本上平坦的上表面部分上的初级接触件对准。
可选地，该方法进一步包括提供至少部分地去除衬底、并至少部分地去除第一半导体层以形成与第二半导体层的多个柱体中的每一个相对应且对准的多个圆顶或透镜结构的步骤。优选地，该方法包括完全去除衬底以及部分地去除第一半导体层，以提供远离第二半导体层的多个凸形圆顶。每个圆顶与阵列的多个LED结构之一对准。
有利地，圆顶结构改进了LED结构的光提取和准直而不需要添加另外的材料。优选地，多个圆顶结构可以涂覆有介电涂层或透明环氧树脂层，以便最大限度地减少圆顶表面处的反射。
优选地，该方法可以进一步包括在第四半导体层的远离第三半导体层的至少部分(这些部分未设置有初级电接触件)上提供一个或多个透明绝缘层随后提供反射层的步骤。优选地，绝缘层包括SiO2和/或SiNx。有利地，这种涂层可以通过减少阵列内的光损失来改进从LED结构的光提取，并且可以改进所提取的光的准直。
可选地，该方法进一步包括形成跨越量子阱子层与初级电接触件电连通的一个或多个次级电接触件，以形成单片LED阵列。通过提供次级电接触件，提供了LED阵列运行所需的所有特征。也就是说，在初级接触件与次级接触件之间施加电势差将导致(多个)LED结构产生光。
优选地，该一个或多个次级电接触件形成在第一半导体层上。还更优选地，次级电接触件由与第一半导体层接触的透明导电氧化物层提供。
所形成的单片LED阵列前体优选地包括至少四个LED结构，每个LED结构对应于不同的第二半导体层部分、形成在该第二半导体层部分上的对应第三半导体层部分、形成在该第三半导体层部分上的对应第四半导体层部分、以及形成在该第四半导体层部分上的对应初级电接触件。LED阵列前体优选地为微型LED阵列。
优选地，单片LED阵列前体至少包括第一和第二LED结构子阵列，每个子阵列能够以不同的主波长发射光。
在另一方面，本披露内容提供了一种单片LED阵列前体。该单片LED阵列前体优选地可通过上述方面中描述的方法之一获得。因此，关于在上述方法中形成的结构描述的所有方面同样适用于本文描述的前体。
在另一方面，本披露内容提供了一种单片LED阵列前体，该单片LED阵列前体包括：
共享第一半导体层的多个LED结构，其中，该第一半导体层限定该LED阵列前体的平面，每个LED结构包括：
(i)该第一半导体层上的第二半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第二半导体层具有垂直于该上表面部分的规则梯形截面，使得该第二半导体层具有倾斜的侧面；
(ii)该第二半导体层上的第三半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第三半导体层具有垂直于该上表面部分的规则梯形截面，使得该第三半导体层具有与该第二半导体层的倾斜的侧面平行的倾斜的侧面；
(iii)该第三半导体层上的第四半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第四半导体层具有垂直于该上表面部分的规则梯形截面，使得该第四半导体层具有与该第三半导体层的倾斜的侧面平行的倾斜的侧面；以及
(iv)该第四半导体层上的初级电接触件，其中，该接触件仅位于该第四半导体层的与该LED阵列前体的平面平行的上表面部分上；
其中，该第三半导体层包括多个量子阱子层，这些量子阱子层在与该LED阵列前体的平面平行的部分上具有更大的厚度，而在不与该LED阵列前体的平面平行的部分上具有减小的厚度。
在实施例中，第四半导体层由pGaN制成。在替代性实施例中，第四半导体层由p-AlGaN制成，以使侧壁更加绝缘。在该实施例中，侧壁区的Al含量将高于(多个)平面区的Al含量，使得侧壁更加绝缘，从而使得将仅从平面区发生电流注入。
优选地，LED阵列前体包括位于第一半导体层与第二半导体层之间的界面处的掩模部分。LED前体的掩模部分可以与上文关于第一方面所讨论的那些掩模部分相同。替代性地，LED阵列前体可以具有通过离子注入产生的、第一半导体层的非晶化部分。
优选地，第三半导体层的倾斜的侧面与第二半导体层的倾斜的侧面的间隔小于第三半导体层的上表面部分与第二半导体层的上表面部分的间隔。
优选地，第四半导体层的倾斜的侧面与第三半导体层的倾斜的侧面的间隔小于第四半导体层的上表面部分与第三半导体层的上表面部分的间隔。
可选地，第二、第三和第四半导体层在阵列中的LED结构之间是共享的。这种情况可能在使用上述第二方面制造前体时发生，该前体具有阻碍后续覆盖生长的非晶基底图案。
优选地，多个LED结构形成规则间隔的阵列。优选地，LED结构的第二至第四层为截六棱锥。
有利地，上述层组合物提供了具有良好的光产生和光提取特性的LED有源区。
优选地，第一半导体层具有带(0001)平面的纤锌矿晶体结构，并且第四半导体层的基本上平坦的上表面部分平行于第一半导体层的(0001)平面。
优选地，LED阵列前体的LED结构包括共享光提取层，该共享光提取层位于远离第二半导体层的表面上的第一半导体层上。在一个实施例中，共享光提取层包括多个准直通道，每个准直通道都与一初级接触件对准。替代性地，第一半导体层在远离第二半导体层的表面上形成与多个LED结构相对应且对准的多个圆顶或透镜结构。
在另一方面，本披露内容提供了一种单片LED阵列，该单片LED阵列包括本文描述的单片LED阵列前体，并且进一步包括跨越量子阱子层与初级电接触件电连通的一个或多个次级电接触件。该阵列基于上述前体，并且优选地，是通过本文描述的方法获得的。因此，那些方面中描述的所有特征同样适用于该另一方面。
优选地，单片LED阵列包括至少四个LED结构。LED阵列优选地为微型LED阵列。优选地，单片LED阵列至少包括第一和第二LED结构子阵列，每个子阵列能够以不同的主波长发射光。优选地，每个子阵列中的光产生层以窄波长带宽发射光，优选地在370nm至680nm之间的范围内，更优选地在440nm至550nm之间的范围内。
在另一方面，本披露内容提供了一种包括本文披露的单片LED阵列的显示设备。优选地，本披露内容的方法适用于生产本文披露的LED阵列前体和LED阵列。
现在将关于以下非限制性附图描述本发明。当结合附图考虑时，通过参考详细描述，本披露内容的其他优点是显而易见的，附图未按比例绘制以便更清楚地示出细节，其中相似的附图标记在几个视图中指示相似的要素，并且在附图中：
图1示出了根据第一方面的LED阵列前体，其中：
图1a示出了LED阵列前体的平面视图。
图1b示出了LED阵列前体的截面。
图2示出了根据第二方面的LED阵列前体的一部分的截面。
图3示出了穿过LED阵列前体的实施例的截面，其中，第一半导体层包括掺杂硅的表面层。
图4a至图4e示出了根据第一方面的LED阵列前体的LED结构的进一步细节。
图5a至图5c示出了本披露内容的LED的模拟光提取效率值和半峰全宽光束角(以度为单位)。
图6a至图6c示出了本披露内容的微型LED的扫描电子显微镜(SEM)图像和原子力显微镜(AFM)测量。在图6d和图6e中，展示了根据本发明的具有和不具有凸形圆顶的微型LED内的光路。
图7示出了本披露内容的LED阵列。
图8示出了本披露内容的LED阵列的图像。
图13至图16示出了根据本披露内容另一方面的LED结构及其制造工艺。
图16至图20示出了根据本披露内容另一方面的LED结构及其制造工艺。
图21示出了根据本披露内容的另一方面的LED结构。
图22至图23示出了来自本披露内容的LED结构的发射光的模拟光耦合效率和角度分布。
图1a示出了根据本披露内容的第一方面的LED阵列前体的一部分的平面视图。图1b示出了沿线S1截取的垂直截面。
图1的LED阵列前体1包括：生长衬底(100)；第一半导体层(110)；掩模层(120)；不连续的第二半导体层(130)，包括多个柱体；不连续的第三半导体层(140)，包括多个量子阱子层(141)；不连续的第四半导体层(150)；以及不连续的第四半导体层(150)的基本上平坦的上表面部分上的初级电接触件(160)。
在截面中可以看到第二半导体层(130)的规则梯形截面。在所示的实施例中，第三半导体层(140)和第四半导体层(150)的倾斜部分比与基本上平坦的上表面部分平行的部分薄。类似地，量子阱子层(141)的倾斜部分比与第二半导体层(130)的基本上平坦的上表面部分平行的部分薄。
在图1b的平面视图中，柱体的六边形形状可以看作是第四半导体层(150)的上表面，在每个柱体的中间具有隔离的初级电接触件(160)。柱体之间的区域是掩模层(120)的上表面。
图2的LED阵列前体包括：生长衬底(100)；第一半导体层(110)；第一半导体层的非晶表面区(121)；第二半导体层(130)，包括多个柱体；第三半导体层(140)，包括多个量子阱子层(未示出)；第四半导体层(150)；以及不连续的第四半导体层(150)的基本上平坦的上表面部分上的初级电接触件(160)。
在图2的实施例中，第二、第三和第四半导体层(130、140、150)是连续的。
图3示出了本发明的LED阵列前体的单个LED结构的截面，其中，第一半导体层(110)包括位于第二半导体层(130)附近表面处的掺杂硅的子层(190)。另外，在形成掩模层(120)时，已经在掩模层中的孔口下方部分地去除了第一半导体层，使得第二半导体层(130)穿过掺杂硅的子层(190)渗透到第一半导体层(110)中。
图4a示出了第一方面的LED阵列前体的单个LED结构，其中，生长衬底已经被完全去除，并且第一半导体层(110)已经成形为与LED结构对准的圆顶的形式。在图4b的LED结构中，圆顶的表面已涂覆有介电涂层或透明环氧树脂层(115)，以便最大限度地减少凸形圆顶表面处的反射。在图4c中，圆顶已与图4b中一样进行了涂覆，柱体的表面已涂覆有透明的SiO2层和/或SiNX层和反射层(170)。具体地，第四半导体层(150)的倾斜部分的暴露表面已被涂覆。有利地，这些特征(圆顶、圆顶涂层和柱体侧面的涂层)改进了光提取和准直。
发明人已经发现，添加与棱锥体基底对准的圆顶形区增强了从棱锥体中的光提取，如图4a至图4c所示。有利地，这补充了通过棱锥体侧壁处的全内反射获得的准直效果。优选地，圆顶形区的曲率半径与棱锥体基底的尺寸相匹配。也就是说，圆顶形区基底与棱锥体基底的尺寸优选地大致相同。
图4d和4e示出了根据本发明的微型LED内的说明性光路。比较图4d和图4e，很明显，添加与棱锥体基底对准的凸形圆顶减少了在光提取表面(光从LED逸出的表面)处反射回微型LED内部的光量，从而进一步提高光提取效率。
图5a至图5c示出了本披露内容的三个模型LED的模拟光提取效率值和半峰全宽光束角(以度为单位)。具体地，图5a对应于其中柱体的侧面未被涂覆的LED，而在图5b中，侧面涂覆有SiO2，并且在图5c中，侧面已涂覆有Ag/Si3N4。
与旨在改进从传统LED的光提取的已知结构(其中，在远离原本平面且无界的光产生区的表面上刻蚀出棱锥体)相比，所披露的发明中的光产生区完全被包含在棱锥形结构中，从而基本上防止了光的侧向传播(平行于LED层)。
与另一类已知的类似结构(其中，光产生区完全被包含在通过干法刻蚀获得的倾斜表面内，目的是改进光提取(例如参见US 7518149))相比，通过选择性区域生长工艺获得的倾斜刻面在光提取方面更为优越，因为这些倾斜刻面比通过干法刻蚀获得的表面更光滑，从而促进了倾斜侧壁处的全内反射并将更高百分比的所产生光准直成朝向光提取表面(光以接近法线的角度与光提取表面相遇)。
图6a示出了SEM图像，并且图6b示出了根据本披露内容的微型LED的AFM测量。图6c是图6b中的AFM测量的截面，更详细地示出了微型LED的与侧壁对应的形貌。图像表明，本发明中披露的方法产生光滑的微型LED侧壁。
与各向异性干法刻蚀相比，由于不同晶体平面上的不同生长速率，获得了更一致的可再现侧壁倾斜度，通常在棱锥体基底处的角度(图4a中的a)接近62°。这由图6c的AFM截面示出。
本领域技术人员应当理解，虽然通过围绕光产生区的倾斜侧壁的存在而获得的光提取改进归因于全内反射的效果，但是通过添加圆顶形区而获得的光提取增强源于光提取表面处的全内反射减少，因为较大部分光已经被倾斜刻面部分地准直，并因此以接近法线的角度与内部圆顶表面相遇。因此，考虑到从圆顶形表面的光提取不依赖于全内反射这一事实，通过干法刻蚀获得圆顶不构成对在此披露的工作原理的损害。
图7示出了穿过本披露内容的LED阵列的截面。图7的LED阵列包括图1的LED阵列前体。阵列前体已被翻转并粘结到包括背板衬底(200)和背板接触垫(202)的背板上。LED阵列前体的生长衬底已被去除，并且粗糙化层(112)已被层压到第一半导体层(110)的暴露表面上。另外，次级电接触件(180)已被施加到第一半导体层。初级电接触件和次级电接触件经由LED结构彼此电接触。
本领域技术人员将理解，上文和下文讨论的各种实施例可以组合在单个LED器件中。例如，如图4所示的圆顶、圆顶涂层115和柱体的涂覆侧面(170)可以与图3的掺杂硅的子层(190)组合。
图13示出了根据本披露内容的另一方面的LED结构。该LED结构如上文关于图1至图4所述，并具有附加特征，即位于第四半导体层150的倾斜的侧面上的间隔件300。间隔件300由折射率为n1的二氧化硅形成。在替代性实施例中，间隔件由氮化硅或氧化钛形成。虽然在所展示的实施例中间隔件的外表面具有伪抛物线轮廓，但这些轮廓可以具有由具有两个控制点以及系数B(其中，B是0.1、0.5、0.2和0.05之一)的一系列贝塞尔曲线描述的任何合适的轮廓。在优选的实施例中，贝塞尔系数为0.5，从而产生远离侧壁向外成角度的近似直侧面的间隔件。
在实施例中，间隔件300由折射率分别为n1和n2的内部部分和外部部分形成。在优选的实施例中，n1>n2可以通过使用氮化硅作为内部间隔件材料并且使用氧化铝作为第二间隔件材料来实现。在进一步的实施例中，可以使用远离第四半导体层150的侧壁而具有递减折射率(即n1>n2>nN)的附加间隔件层。虽然在示意图13中被描绘为两个单独的间隔件，但间隔件实际上可以形成为围绕发光结构的连续层。
还示出了在间隔件300的外表面上延伸的反射导电层310。在实施例中，反射导电层310由铝或银形成并且表面粗糙度为Ra＝50nm。在优选的实施例中，表面粗糙度为Ra<10nm，以防止光漫射，光漫射会降低器件的光提取效率。除了覆盖间隔件300的外表面之外，反射导电层310还可以在第四半导体层150的未被间隔件310或初级电接触件160覆盖的任何部分上延伸，以充当电流扩散层。
图14至图16描绘了与图13中描绘的结构相对应的LED阵列的制作工艺。从图1b所示的结构开始，将间隔件沉积在第四半导体层150的倾斜的侧面上(图14b)。在实施例中，在沉积二氧化硅、氮化硅或氧化锡的保形膜之前，首先经由施加二氧化硅、氧化铝或立方氮化铝层对倾斜的侧面进行侧壁钝化。然后对其进行全局回蚀工艺以形成所需的间隔件形状。可选地，可以通过执行干法刻蚀或通过使用具有合适的抗蚀剂轮廓的光刻抗蚀剂来调整下面的倾斜的侧面的表面粗糙度。有利地，已经发现粗糙化的侧壁改进了明亮度均匀性并增强了从LED结构的光提取，同时，间隔件300的后施加使得LED结构的轮廓按需要成形。
然后将反射导电材料310沉积在间隔件300和/或第四半导体层150的暴露部分上，以进一步增强光提取效率(图15a)。
然后经由已知工艺将生长衬底和LED结构翻转、对准并粘结到CMOS背板晶圆(图15b)。背板晶圆包括背板衬底(200)和背板接触垫(202)。然后去除LED阵列前体的生长衬底(图16a)，并且将透明导电氧化物层330施加到第一半导体层(110)的暴露表面。在实施例中，层330由氧化铟锡ITO形成并且充当公共次级电接触件，该公共次级电接触件经由各个LED结构与初级接触件电连接。在进一步的实施例中，层330可以被图案化或以其他方式成形以在每个LED结构上方提供光提取特征(比如透镜状结构)。
为了进一步提高光提取效率，可以通过改变透明导电氧化物的孔隙率来改变透明导电氧化物层330的折射率。一种用于改变透明导电氧化物(如ITO)的孔隙率的已知方法是使用电子束蒸发的斜角沉积。通过改变沉积表面相对于气相流沉积(vapour fludeposition)的角度，可以控制由初沉积的材料投射的阴影量，从而控制初形成层的孔隙率。ITO斜角沉积的进一步解释至少可以在以下文献中找到：“Light-ExtractionEnhancement of GaInN Light Emitting Diodes by Graded-Refractive-Index IndiumTin Oxide Anti-Reflection Contact[分级折射率的氧化铟锡防反射接触件对GaInN发光二极管的光提取增强]”，Jong Kyu Kim等人，Advanced Materials，第20卷，第4期，第801-804页(2008年)。
在使用中，电流被施加在LED结构上。由量子阱内发射的光直接地或i)经由与间隔件300的界面处的反射和/或折射、ii)经由反射导电层310或iii)经由结构内的多次反射(包括上述组合)，被朝向发光引导。相应地，LED结构被布置成增大在临界角范围内入射到发光表面上的光的比例以允许光透射。
图17示出了进一步的实施例，其中，初级电接触件是使用透明导电氧化物320形成的，该透明导电氧化物具有总体上凸形的外表面，反射导电层310在该外表面上延伸。这使得p接触件160充当扩展的反射器，其用于使从LED结构发射的光的发射角变窄。
图18至图20描绘了与图17中描绘的结构相对应的LED阵列的制作工艺。从图1b所示的结构开始(但是在形成初级电接触件160之前)，在第四半导体层150的倾斜的侧面上形成间隔件(图18b)。然后将透明导电氧化物320沉积(图19a)在第四半导体层的暴露表面上，并经由已知的化学或机械手段对其成形以提供凸形外表面。然后将反射导电材料沉积在间隔件300、透明导电氧化物320的外表面和/或第四半导体层150的暴露部分上，以进一步增强光提取效率(图19b)。
然后经由已知工艺将生长衬底和LED结构翻转、对准并粘结到CMOS背板晶圆(图20a)，其中背板接触垫(202)经由反射导电层310形成与LED结构的电接触件。然后去除LED阵列前体的生长衬底(图20b)，并且将另一透明导电氧化物层330施加到第一半导体层(110)的暴露表面。如上所述，层330可以由氧化铟锡ITO形成并且充当公共次级电接触件，该公共次级电接触件经由各个LED结构与初级接触件电连接。层330也可以被图案化或以其他方式成形以在每个LED结构上方提供光提取特征(比如透镜状结构)。层330的折射率也可以如关于图16b所描述的那样变化。
图21描绘了进一步的实施例，其中，透明导电氧化物320(比如氧化铟锡)被用作初级接触件160和间隔件材料300。这使得行进穿过LED结构的光经历较低的折射率反差。在上述实施例中，行进穿过层320(具有n＝2.0的ITO)、穿过二氧化硅掩模层120(n＝1.5)并最终到达GaN半导体层(n＝2.4)的光很可能经历背反射，这是因为二氧化硅的折射率相对较低。在图21(b)的实施例中，间隔件300由氧化铟锡形成，而绝缘的(未掺杂的)AlGaN层125(具有n＝2.4的较高折射率)设置在透明导电氧化物320与第一半导体层110之间。因此，当去除二氧化硅掩模层120时菲涅尔反射的可能性降低，同时未掺杂的AlGaN层125防止初级电接触件320与第一半导体层110之间的短路。
图22至图23示出了图13所示器件的模拟。
图22b示出了耦合到显示器的光学系统的模拟耦合效率增益与接受角的关系，其中，接受角θ在图22a中进行描绘。耦合增益被定义为本发明的准直光束与朗伯发射器的耦合效率之比。因此，对于F/2的投影/中继透镜，接收角约为14度，这产生了大约2倍的耦合增益。这意味着与传统朗伯显示器相比，有两倍的光耦合到F/2透镜。
图23a和图23b示出了从模拟的器件发射的光的角度和极性分布，其中图23a示出了40°的半峰全宽。
相应地，提供了一种LED阵列前体、一种LED阵列及其制造方法，该LED阵列具有以下优点：在保持高光提取效率的同时提高了内部量子效率，从而实现外部量子效率相比于现有技术的显著提高；减少了掩模层的数量，从而能够以更高的每英寸像素(PPI)制造更小的微型LED；以及更窄的角发射分布。
尽管本文已经详细描述了本发明的优选实施例，但是本领域技术人员将理解，在不脱离本发明或所附权利要求的范围的情况下可以对其进行改变。
编号陈述
1.一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的衬底；
(ii)在该衬底的表面上形成连续的第一半导体层；
(iii)通过在该第一半导体层上沉积包括多个孔口的掩模层来选择性地掩蔽该第一半导体层；
(iv)穿过该掩模层的孔口在该第一半导体层的未掩蔽部分上生长第二半导体层以形成多个柱体，每个柱体具有垂直于该衬底的规则梯形截面和基本上平坦的上表面部分；
(v)形成覆盖该第二半导体层的第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有基本上平坦的上表面部分；
(vi)形成覆盖该第三半导体层的第四半导体层，由此该第四半导体层具有基本上平坦的上表面部分；
(vii)在该第四半导体层的基本上平坦的上表面部分上形成初级电接触件；并且其中，该第一半导体层至该第四半导体层包括III族氮化物。
2.根据编号陈述1所述的方法，其中，该第二半导体层、该第三半导体层和该第四半导体层是不连续的。
3.根据编号陈述1或编号陈述2所述的方法，其中，步骤(iii)包括：
(a)沉积连续的掩模层，以及(b)选择性地去除所述掩模层的多个部分以提供多个孔口，可选地，其中，选择性地去除所述掩模层的多个部分包括选择性地去除该第一半导体层的多个对应部分。
4.一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的衬底；
(ii)在该衬底的表面上形成连续的第一半导体层；
(iii)选择性地处理该第一半导体层以形成非晶表面图案，其中，该非晶表面图案限定该第一半导体层的多个未处理部分；
(iv)在该第一半导体层的未处理部分上生长第二半导体层以形成多个柱体，每个柱体具有垂直于该衬底的规则梯形截面以及基本上平坦的上表面部分；
(v)形成覆盖该第二半导体层的第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有基本上平坦的上表面部分；
(vi)形成覆盖该第三半导体层的第四半导体层，由此该第四半导体层具有基本上平坦的上表面部分；以及(vii)在该第四半导体层的基本上平坦的上表面部分上形成初级电接触件，其中，该第一半导体层至该第四半导体层包括III族氮化物。
5.根据前述编号陈述中任一项所述的方法，其中，该多个孔口形成规则间隔的阵列。
6.根据前述编号陈述中任一项所述的方法，其中，该第一半导体层具有带(0001)平面的纤锌矿晶体结构，并且该第四半导体层的基本上平坦的上表面部分平行于该第一半导体层的(0001)平面。
7.根据前述编号陈述中任一项所述的方法，该方法进一步包括形成跨越这些量子阱子层与这些初级电接触件电连通的一个或多个次级电接触件，以形成单片LED阵列，优选地，其中，该一个或多个次级电接触件形成在该第一半导体层上。
8.根据前述编号陈述中任一项所述的方法，其中，该单片LED阵列前体至少包括第一LED结构子阵列和第二LED结构子阵列，每个子阵列能够以不同的主波长发射光。
9.根据前述编号陈述中任一项所述的方法，进一步包括至少部分地去除该衬底、并至少部分地去除该第一半导体层以形成与该第二半导体层的多个柱体中的每一个相对应且对准的多个圆顶或透镜结构的步骤。
10.根据前述编号陈述中任一项所述的方法，其中，选择性地去除该衬底以形成多个准直通道，这些准直通道中的每一个与形成在该第四半导体层的基本上平坦的上表面部分上的初级接触件对准。
11.一种能够通过前述编号陈述中任一项所述的方法获得的单片LED阵列前体或LED阵列。
12.一种单片LED阵列前体，包括：
共享第一半导体层的多个LED结构，其中，该第一半导体层限定该LED阵列前体的平面，每个LED结构包括：
(i)该第一半导体层上的第二半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第二半导体层具有垂直于该上表面部分的规则梯形截面，使得该第二半导体层具有倾斜的侧面；
(ii)该第二半导体层上的第三半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第三半导体层具有垂直于该上表面部分的规则梯形截面，使得该第三半导体层具有与该第二半导体层的倾斜的侧面平行的倾斜的侧面；
(iii)该第三半导体层上的第四半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第四半导体层具有垂直于该上表面部分的规则梯形截面，使得该第四半导体层具有与该第三半导体层的倾斜的侧面平行的倾斜的侧面；以及(iv)该第四半导体层上的初级电接触件，其中，该接触件仅位于该第四半导体层的与该LED阵列前体的平面平行的上表面部分上；
其中，该第三半导体层包括多个量子阱子层，这些量子阱子层在与该LED阵列前体的平面平行的部分上具有更大的厚度，而在不与该LED阵列前体的平面平行的部分上具有减小的厚度。
13.根据编号陈述12所述的单片LED阵列前体，其中，该第三半导体层的倾斜的侧面与该第二半导体层的倾斜的侧面的间隔小于该第三半导体层的上表面部分与该第二半导体层的上表面部分的间隔，和/或其中，该第四半导体层的倾斜的侧面与该第三半导体层的倾斜的侧面的间隔小于该第四半导体层的上表面部分与该第三半导体层的上表面部分的间隔。
14.根据编号陈述12或编号陈述13所述的单片LED阵列前体，其中，每一层的斜面形成多个平面刻面。
15.根据编号陈述12至14中任一项所述的单片LED阵列前体，其中，该第二半导体层、该第三半导体层和该第四半导体层在LED结构之间是共享的。
16.根据编号陈述12至15中任一项所述的单片LED阵列前体，其中，该第一半导体层具有带(0001)平面的纤锌矿晶体结构，并且该第四半导体层的基本上平坦的上表面部分平行于该第一半导体层的(0001)平面。
17.根据编号陈述12至15中任一项所述的单片LED阵列前体，其中，该第一半导体层包括与该多个LED结构相对应且对准的多个透镜结构。
18.一种单片LED阵列，包括根据编号陈述12至17中任一项所述的单片LED阵列前体，并且进一步包括跨越这些量子阱子层与这些初级电接触件电连通的一个或多个次级电接触件。
19.根据编号陈述18所述的单片LED阵列，其中，该单片LED阵列至少包括第一LED结构子阵列和第二LED结构子阵列，每个子阵列能够以不同的主波长发射光。
20.一种显示设备，包括根据编号陈述18或19中任一项所述的单片LED阵列。

Claims (25)

1.一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的衬底；
(ii)在该衬底的表面上形成连续的第一半导体层；
(iii)通过在该第一半导体层上沉积包括多个孔口的掩模层来选择性地掩蔽该第一半导体层；
(iv)穿过该掩模层的孔口在该第一半导体层的未掩蔽部分上生长第二半导体层以形成多个柱体，每个柱体具有垂直于该衬底的规则梯形截面、具有倾斜的侧面和基本上平坦的上表面部分；
(v)形成覆盖该第二半导体层的第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有倾斜的侧面和基本上平坦的上表面部分；
(vi)形成覆盖该第三半导体层的第四半导体层，由此该第四半导体层具有倾斜的侧面和基本上平坦的上表面部分；
(vii)在该第四半导体层的基本上平坦的上表面部分上形成初级电接触件；并且其中，该第一半导体层至该第四半导体层包括III族氮化物；
(viii)在该第四半导体层的倾斜的侧面上形成光学透明的电绝缘间隔件，这些间隔件具有面向该第四半导体层的倾斜的侧面的内表面和相反的外表面；以及
(ix)在这些间隔件的外表面上沉积反射导电层。
2.根据权利要求1所述的方法，其中，步骤(iii)包括：
(a)沉积连续的掩模层，以及(b)选择性地去除所述掩模层的多个部分以提供多个孔口，可选地，其中，选择性地去除所述掩模层的多个部分包括选择性地去除该第一半导体层的多个对应部分。
3.一种形成单片LED阵列前体的方法，该方法包括：
(i)提供具有表面的衬底；
(ii)在该衬底的表面上形成连续的第一半导体层；
(iii)选择性地处理该第一半导体层以形成非晶表面图案，其中，该非晶表面图案限定该第一半导体层的多个未处理部分；
(iv)在该第一半导体层的未处理部分上生长第二半导体层以形成多个柱体，每个柱体具有垂直于该衬底的规则梯形截面、具有倾斜的侧面和基本上平坦的上表面部分；
(v)形成覆盖该第二半导体层的第三半导体层，其中，该第三半导体层包括一个或多个量子阱子层并且具有倾斜的侧面和基本上平坦的上表面部分；
(vi)形成覆盖该第三半导体层的第四半导体层，由此该第四半导体层具有倾斜的侧面和基本上平坦的上表面部分；
(vii)在该第四半导体层的基本上平坦的上表面部分上形成初级电接触件，其中，该第一半导体层至该第四半导体层包括III族氮化物；
(viii)在该第四半导体层的倾斜的侧面上形成光学透明的电绝缘间隔件，这些间隔件具有面向该第四半导体层的倾斜的侧面的内表面和相反的外表面；以及
(ix)在这些间隔件的外表面上沉积反射导电层。
4.根据前述权利要求中任一项所述的方法，其中，形成这些初级电接触件包括沉积透明导电氧化物，该透明导电氧化物具有与该第四半导体层的基本上平坦的上表面部分接触的内表面、以及凸形外表面。
5.根据权利要求4所述的方法，进一步包括在该透明导电氧化物的凸形外表面上沉积反射导电层。
6.根据前述权利要求中任一项所述的方法，其中，这些间隔件的外表面具有伪抛物线或抛物线轮廓，和/或其中，这些间隔件的外表面的轮廓近似于具有两个控制点且贝塞尔系数为0.5的贝塞尔曲线。
7.根据前述权利要求中任一项所述的方法，其中，这些间隔件由透明导电氧化物形成，并且在这些透明导电氧化物间隔件与下面的该第一半导体层之间设置有绝缘层。
8.根据权利要求1至6中任一项所述的方法，其中，这些间隔件由二氧化硅、氮化硅或氧化钛中的任一种形成。
9.根据前述权利要求中任一项所述的方法，其中，这些间隔件的内表面由第一材料形成并且这些间隔件的外表面由第二材料形成，并且其中，该第一材料具有比该第二材料更高的折射率。
10.根据前述权利要求中任一项所述的方法，该方法进一步包括形成跨越这些量子阱子层与这些初级电接触件电连通的一个或多个次级电接触件，以形成单片LED阵列，优选地，其中，该一个或多个次级电接触件形成在该第一半导体层上。
11.根据前述权利要求中任一项所述的方法，进一步包括至少部分地去除该衬底、并至少部分地去除该第一半导体层以形成与该第二半导体层的多个柱体中的每一个相对应且对准的多个圆顶或透镜结构的步骤。
12.根据前述权利要求中任一项所述的方法，其中，选择性地去除该衬底以形成多个准直通道，这些准直通道中的每一个与形成在该第四半导体层的基本上平坦的上表面部分上的初级接触件对准。
13.一种能够通过前述权利要求中任一项所述的方法获得的单片LED阵列前体或LED阵列。
14.一种单片LED阵列前体，包括：
共享第一半导体层的多个LED结构，其中，该第一半导体层限定该LED阵列前体的平面，每个LED结构包括：
(i)该第一半导体层上的第二半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第二半导体层具有垂直于该上表面部分的规则梯形截面，使得该第二半导体层具有倾斜的侧面；
(ii)该第二半导体层上的第三半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第三半导体层具有垂直于该上表面部分的规则梯形截面，使得该第三半导体层具有与该第二半导体层的倾斜的侧面平行的倾斜的侧面；
(iii)该第三半导体层上的第四半导体层，具有与该LED阵列前体的平面平行的上表面部分，该第四半导体层具有垂直于该上表面部分的规则梯形截面，使得该第四半导体层具有与该第三半导体层的倾斜的侧面平行的倾斜的侧面；
(iv)该第四半导体层上的初级电接触件，其中，该接触件仅位于该第四半导体层的与该LED阵列前体的平面平行的上表面部分上；
(v)该第四半导体层的倾斜的侧面上的光学透明的电绝缘间隔件，这些间隔件具有面向该第四半导体层的倾斜的侧面的内表面和相反的外表面；以及
(vi)反射层，在这些间隔件的外表面上导电延伸；
其中，该第三半导体层包括多个量子阱子层，这些量子阱子层在与该LED阵列前体的平面平行的部分上具有更大的厚度，而在不与该LED阵列前体的平面平行的部分上具有减小的厚度。
15.根据权利要求14所述的单片LED阵列前体，其中，该初级电接触件包括透明导电氧化物，该透明导电氧化物具有与该第四半导体层的基本上平坦的上表面部分接触的内表面、以及凸形外表面。
16.根据权利要求14和15中任一项所述的单片LED阵列前体，其中，该反射导电层在该透明导电氧化物的凸形外表面上延伸。
17.根据权利要求14至16中任一项所述的单片LED阵列前体，其中，这些间隔件的外表面具有伪抛物线或抛物线轮廓，和/或其中，这些间隔件的外表面的轮廓近似于具有两个控制点且贝塞尔系数为0.5的贝塞尔曲线。
18.根据权利要求14至17中任一项所述的单片LED阵列前体，其中，这些间隔件由透明导电氧化物形成，并且在这些透明导电氧化物间隔件与下面的该第一半导体层之间设置有绝缘层。
19.根据权利要求14至17中任一项所述的单片LED阵列前体，其中，这些间隔件由二氧化硅、氮化硅或氧化钛中的任一种形成。
20.根据权利要求14至19中任一项所述的单片LED阵列前体，其中，这些间隔件的内表面由第一材料形成并且这些间隔件的外表面由第二材料形成，并且其中，该第一材料具有比该第二材料更高的折射率。
21.根据权利要求14至20中任一项所述的单片LED阵列前体，其中，该第三半导体层的倾斜的侧面与该第二半导体层的倾斜的侧面的间隔小于该第三半导体层的上表面部分与该第二半导体层的上表面部分的间隔，和/或其中，该第四半导体层的倾斜的侧面与该第三半导体层的倾斜的侧面的间隔小于该第四半导体层的上表面部分与该第三半导体层的上表面部分的间隔。
22.根据权利要求14至21中任一项所述的单片LED阵列前体，其中，该第一半导体层包括与该多个LED结构相对应且对准的多个透镜结构。
23.一种单片LED阵列，包括权利要求14至22中任一项所述的单片LED阵列前体，并且进一步包括跨越这些量子阱子层与这些初级电接触件电连通的一个或多个次级电接触件。
24.根据权利要求23所述的单片LED阵列，其中，这些次级电接触件由与该第一半导体层接触的透明导电氧化物层提供。
25.一种显示设备，包括根据权利要求14至24中任一项所述的单片LED阵列。
CN202180040129.3A 2020-06-03 2021-05-28 单片led阵列及其前体 Pending CN115699324A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB2008338.2A GB2595687B (en) 2020-06-03 2020-06-03 Monolithic LED array and a precursor thereto
GB2008338.2 2020-06-03
PCT/GB2021/051331 WO2021245389A1 (en) 2020-06-03 2021-05-28 Monolithic led array and a precursor thereto

Publications (1)

Publication Number Publication Date
CN115699324A true CN115699324A (zh) 2023-02-03

Family

ID=71526346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180040129.3A Pending CN115699324A (zh) 2020-06-03 2021-05-28 单片led阵列及其前体

Country Status (8)

Country Link
US (1) US20230223421A1 (zh)
EP (1) EP4162530A1 (zh)
JP (1) JP2023527907A (zh)
KR (1) KR20230019839A (zh)
CN (1) CN115699324A (zh)
GB (1) GB2595687B (zh)
TW (1) TW202213760A (zh)
WO (1) WO2021245389A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021132559A1 (de) 2021-12-09 2023-06-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauelement, optoelektronische vorrichtung und verfahren zur herstellung eines bauelements
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures
CN115602776A (zh) * 2022-09-21 2023-01-13 北京中博芯半导体科技有限公司（Cn） Led芯片、led器件、消杀设备及led芯片制备方法
WO2024180704A1 (ja) * 2023-03-01 2024-09-06 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置、光データ通信装置、発光装置およびｘｒグラス

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906654B2 (ja) 2000-07-18 2007-04-18 ソニー株式会社 半導体発光素子及び半導体発光装置
DE602004028115D1 (de) 2003-05-02 2010-08-26 Univ College Cork Nat Univ Ie Lichtemittierende mesastrukturen mit hohem höhe-zu-breite-verhältnis und quasi-parabolischen seitenwänden und ihre herstellung
KR100973259B1 (ko) * 2008-02-22 2010-08-02 한국산업기술대학교산학협력단 측부 반사판을 갖는 수직구조 질화갈륨계 ｌｅｄ 소자 및그 제조방법
GB201202222D0 (en) * 2012-02-09 2012-03-28 Mled Ltd Enhanced light extraction
US9601659B2 (en) 2015-01-06 2017-03-21 Apple Inc. LED structures for reduced non-radiative sidewall recombination
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto

Also Published As

Publication number Publication date
EP4162530A1 (en) 2023-04-12
GB202008338D0 (en) 2020-07-15
KR20230019839A (ko) 2023-02-09
JP2023527907A (ja) 2023-06-30
GB2595687B (en) 2023-05-24
US20230223421A1 (en) 2023-07-13
GB2595687A (en) 2021-12-08
TW202213760A (zh) 2022-04-01
WO2021245389A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US12046628B2 (en) Monolithic LED array and a precursor thereto
CN115699324A (zh) 单片led阵列及其前体
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
CN105009307A (zh) 制造纳米结构的半导体发光元件的方法
JP2007519214A (ja) 高輝度の窒化物マイクロ発光ダイオード及びその製造方法
KR20130025716A (ko) 나노로드 발광소자
KR20130025856A (ko) 나노로드 발광소자
US20230207755A1 (en) Spacer led architecture for high efficiency micro led displays
TW202143505A (zh) 發光二極體前驅物
US20230207753A1 (en) Spacer micro-led architecture for microdisplay applications
CN114424350A (zh) 发光二极管阵列
US20230125929A1 (en) Spacer led architecture for high efficiency micro led displays
Kim et al. Enhanced light output power of GaN-based light emitting diodes with overcut sideholes formed by wet etching
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination