CN111653654A - 倒装发光二极管芯片及其制备方法 - Google Patents
倒装发光二极管芯片及其制备方法 Download PDFInfo
- Publication number
- CN111653654A CN111653654A CN202010357603.2A CN202010357603A CN111653654A CN 111653654 A CN111653654 A CN 111653654A CN 202010357603 A CN202010357603 A CN 202010357603A CN 111653654 A CN111653654 A CN 111653654A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrodes
- electrode
- emitting diode
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000003892 spreading Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- 229910005544 NiAg Inorganic materials 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 150000002739 metals Chemical class 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 58
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 53
- 238000000206 photolithography Methods 0.000 description 9
- 229910052594 sapphire Inorganic materials 0.000 description 9
- 239000010980 sapphire Substances 0.000 description 9
- 238000005566 electron beam evaporation Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 5
- 238000009616 inductively coupled plasma Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000001795 light effect Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
公开了一种倒装发光二极管芯片及其制备方法，包括：衬底；N型半导体层，位于衬底上；有源层，位于N型半导体层上；P型半导体层，位于有源层上；电流扩展层，位于P型半导体层上；以及第一绝缘层、P电极、N电极，其中，第一绝缘层部分位于电流扩展层上，部分穿过电流扩展层、P型半导体层以及有源层，与N型半导体层接触；第一绝缘层具有第一通孔与第二通孔，第一通孔位于电流扩展层上，电流扩展层通过第一通孔与P电极连接，第二通孔位于部分第一绝缘层中，N型半导体层通过第二通孔与N电极连接。本公开的目的在于提供一种具有阵列式电极结构的倒装发光二极管芯片，从而提高倒装发光二极管芯片的发光面积，有效提升倒装发光二极管的光效。
Description
技术领域
本发明涉及发光二极管技术领域，特别涉及一种倒装发光二极管芯片及其制备方法。
背景技术
作为一种固态发光体，氮化镓基发光二极管具有高光效、寿命长、低能耗等优点，因此氮化镓基发光二极管广泛应用于全彩显示、可见光照明等领域。氮化镓基发光二极管通常选用蓝宝石作为衬底，但蓝宝石是一种绝缘物质，为了实现电气互联，N电极和P电极共同位于芯片氮化镓面，光从氮化镓面萃取，该种结构称为正装氮化镓基发光二极管。正装氮化镓发光二极管应用中存在以下缺点：①氮化镓面出光，氮化镓折射率较高，出射光的全反射角度较小，导致芯片的外量子效率降低；②蓝宝石为散热面，蓝宝石导热能力差，二极管发光过程中产生的热量不能有效导出，降低了产品可靠性。
为了解决以上问题，开发出了倒装氮化镓基发光二极管，即封装时将芯片物理翻转，电极面与基板电极互联，光从蓝宝石面出射。倒装氮化镓基发光二极管相较于正装产品在亮度和可靠性上具有大幅度提升，但如何进一步提升倒装产品的光效成为了研究的热点。
发明内容
鉴于上述问题，本发明的目的在于提供一种具有阵列式电极结构的倒装发光二极管芯片，从而提高倒装发光二极管芯片的发光面积。
根据本发明实施例的一方面，提供了一种倒装发光二极管芯片，包括：衬底；N型半导体层，位于所述衬底上；有源层，位于所述N型半导体层上；P型半导体层，位于所述有源层上；电流扩展层，位于所述P型半导体层上；以及第一绝缘层、P电极、N电极，其中，一部分所述第一绝缘层位于所述电流扩展层上方，另一部分所述第一绝缘层穿过所述电流扩展层、所述P型半导体层以及所述有源层，与所述N型半导体层接触，
所述第一绝缘层具有第一通孔与第二通孔，所述第一通孔位于所述电流扩展层上，所述电流扩展层通过所述第一通孔与所述P电极连接，所述第二通孔位于与所述N型半导体层接触的所述第一绝缘层中，所述N型半导体层通过所述第二通孔与所述N电极连接。
优选地，所述P电极包括第一层P电极与第二层P电极，所述第一层P电极位于所述第一绝缘层上，并通过所述第一通孔与所述电流扩展层接触，所述第二层P电极覆盖部分所述第一层P电极与部分所述第一层N电极，所述N电极包括第一层N电极与第二层N电极，所述第一层N电极位于所述第一绝缘层上，并通过所述第二通孔与所述N型半导体层接触，所述第二层N电极覆盖部分所述第一层N电极与部分所述第一层P电极，其中，所述第二层P电极与所述第二层N电极作为焊盘。
优选地，还包括第二绝缘层，位于被所述第二层N电极覆盖的第一层P电极的部分与第二层N电极之间，并位于被所述第二层P电极覆盖的第一层N电极的部分与第二层P电极之间，还位于第二层P电极与第二层N电极之间，其中，所述第二绝缘层将所述P电极与所述N电极电隔离。
优选地，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，其中，至少部分所述第一层P电极将所述多个第一通孔串联，至少部分所述第一层N电极将所述多个第二通孔串联。
优选地，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，其中，全部所述第一层P电极将所述多个第一通孔串联，全部所述第一层N电极将所述多个第二通孔串联。
优选地，若干个所述第一通孔辐射包围一个所述第二通孔，构成预定图案，所述预定图案的个数不小于1个。
优选地，所述预设图案包括多个所述第二通孔以对应的所述第一通孔为对称中心呈阵列排布在所述第一通孔周围构成的图案，所述阵列包括方阵、圆周阵、对角阵，十字阵以及X阵。
优选地，所述第一通孔的数量与所述第二通孔的数量满足以下等式：
m＝(n1/2+1)2
其中，m表示所述第一通孔的数量，n表示所述第二通孔的数量。
优选地，还包括电流阻挡层，所述电流阻挡层形成多个阵列分布的绝缘孤岛，其中，所述绝缘孤岛的数量与所述第二通孔的数量一致。
优选地，所述第二通孔的直径比所述绝缘孤岛的直径小2至5微米。
优选地，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括圆形，其中，所述圆形的直径范围包括15至60微米。
优选地，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括多边形，其中，所述多边形内切圆的直径范围包括15至60微米。
优选地，所述衬底边缘相对于除所述第一绝缘层外其他部分裸露出部分宽度，形成沟槽，所述第一绝缘层覆盖填充所述沟槽。
优选地，所述第一绝缘层由高折射率和低折射率的绝缘透明物质组成。
优选地，所述绝缘透明物质包括氧化硅、氧化钛、氧化铝、氮化硅以及氧化锌中的两种或两种以上。
优选地，所述绝缘透明物质为多层结构，层数为7至61层，厚度为0.5至5微米。
优选地，所述第一层N电极和所述第一层P电极的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中的三种以上金属组合，且以Al或者NiAg为第一层金属。
优选地，所述第一层N电极与所述第一层P电极之间至少间隔预设间距，所述预设间距范围包括5至15微米。
优选地，所述第二层N电极和第二层P电极的厚度范围包括：1.5至6微米。
优选地，所述第二层N电极和第二层P电极的之间的间距范围包括：50至300微米。
优选地，所述第一通孔与所述第二通孔之间的垂直间距不小于20μm。
根据本发明实施例的另一方面，提供了一种倒装发光二极管芯片的制备方法，包括：在衬底上形成N型半导体层；在所述N型半导体层上形成有源层；在所述有源层上形成P型半导体层；在P型半导体层上形成电流扩展层；以及形成第一绝缘层、P电极、N电极，其中，一部分所述第一绝缘层位于所述电流扩展层上，另一部分所述第一绝缘层穿过所述电流扩展层、所述P型半导体层以及所述有源层，以便与所述N型半导体层接触，所述第一绝缘层具有第一通孔与第二通孔，所述第一通孔位于所述电流扩展层上，所述电流扩展层通过所述第一通孔与所述P电极连接，所述第二通孔位于与所述N型半导体层接触的所述第一绝缘层中，所述N型半导体层通过所述第二通孔与所述N电极连接。
优选地，形成所述P电极的步骤包括：在所述第一绝缘层上形成第一层P电极，所述第一层P电极通过所述第一通孔与所述电流扩展层电连接；以及形成覆盖部分所述第一层P电极与部分所述第一层N电极的第二层P电极，形成所述N电极的步骤包括：在所述第一绝缘层上形成第一层N电极，所述第一层N电极与所述N型半导体层电连接；以及形成覆盖部分所述第一层N电极与部分所述第一层P电极的第二层N电极，其中，所述第二层P电极与所述第二层N电极作为焊盘。
优选地，所述第一层P电极与所述第一层N电极同时形成，其中，所述第一层P电极通过所述第一通孔与所述电流扩展层接触，所述第一层N电极通过所述第二通孔与所述N型半导体层接触。
优选地，在形成所述第二层P电极与所述第二层N电极之前，所述制备方法还包括形成第二绝缘层，位于被所述第二层N电极覆盖的第一层P电极的部分与第二层N电极之间，并位于被所述第二层P电极覆盖的第一层N电极的部分与第二层P电极之间，还位于第二层P电极与第二层N电极之间，其中，所述第二绝缘层将所述P电极与所述N电极电隔离。
优选地，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，其中，至少部分所述第一层P电极将所述多个第一通孔串联，至少部分所述第一层N电极将所述多个第二通孔串联。
优选地，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，其中，全部所述第一层P电极将所述多个第一通孔串联，全部所述第一层N电极将所述多个第二通孔串联。
优选地，若干个所述第一通孔辐射包围一个所述第二通孔，构成预定图案，所述预定图案的个数不小于1个。
优选地，所述第一通孔的数量与所述第二通孔的数量满足以下等式：
m＝(n1/2+1)2
其中，m表示所述第一通孔的数量，n表示所述第二通孔的数量。
优选地，在形成所述电流扩展层之前，所述制备方法还包括形成电流阻挡层，所述电流阻挡层形成多个阵列分布的绝缘孤岛，其中，所述绝缘孤岛的数量与所述第二通孔的数量一致。
优选地，所述第二通孔的直径比所述绝缘孤岛的直径小2至5微米。
优选地，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括圆形，其中，所述圆形的直径范围包括15至60微米。
优选地，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括多边形，其中，所述多边形内切圆的直径范围包括15至60微米。
优选地，形成所述第二通孔的步骤包括：在所述电流扩展层上涂覆光刻胶，在所述光刻胶上形成阵列开孔；以所述光刻胶为掩膜，去除部分所述电流扩展层以形成多个第一开口；以所述光刻胶为掩膜，去除部分所述P型半导体层与所述有源层以形成露出所述N型半导体层的多个第二开口，与所述N型半导体层接触的所述第一绝缘层位于所述多个第二开口中；以及去除位于第二开口中的部分所述第一绝缘层形成所述第二通孔。
优选地，采用湿法腐蚀工艺对所述电流扩展层进行刻蚀，直至露出所述P型半导体层，且刻蚀后的所述电流扩展层相对于所述阵列开孔单边距离扩大1.5至6微米。
优选地，在形成所述第二绝缘层之后，所述制备方法还包括：在所述第二绝缘层上向下刻蚀出P通孔和N通孔，所述P通孔和所述N通孔分别截止于所述第一层P电极和所述第一层N电极。
优选地，所述第二层N电极完全覆盖所述N通孔，所述第二层P电极完全覆盖所述P通孔。
优选地，在制备所述第一绝缘层的步骤之前，所述制备方法还包括：对所述倒装发光二极管芯片边缘进行刻蚀，露出所述衬底，形成沟槽，所述第一绝缘层覆盖所述沟槽，并完全包裹所述N型半导体层的边缘部分。
本发明提供的倒装发光二极管芯片采用N型半导体层、有源层、P型半导体层形成倒装发光二极管的基本半导体结构，并采用阵列式的通孔结构作为导电通道以便于向基本半导体结构供电，其中，通过第一通孔实现第一层N电极与N型掺杂氮化镓层的电连接，通过第二通孔实现第一层P电极与透明导电层的电连接。相比于现有技术中需要依次穿过P型掺杂氮化镓层与有源层到达N型掺杂氮化镓层的长槽形导电通道而言，本发明实施例的阵列通孔结构占用的空间很小，因此尽可能完整地保留了P型掺杂氮化镓层与有源层，从而增大了电子和空穴在有源层复合的面积，进而增加了倒装发光二极管芯片的发光面积，提升了芯片的内量子效率。
在本发明实施例提供的倒装发光二极管芯片中，第二通孔围绕第一通孔，二者呈阵列式分布，第二通孔与第一通孔的个数符合等式(1)要求，极大地提升了倒装发光二极管芯片中的电流扩展效果，从而进一步提高了发光二极管芯片的发光效率。
在本发明实施例提供的倒装发光二极管芯片中，通过电流阻挡层可以阻止电流在第一层P电极下的垂直扩散，增加电流通过透明导电层的横向扩展，使得电流更均匀地扩散至P型掺杂氮化镓层，从而进一步提高了发光二极管芯片的发光效率。
在本发明实施例提供的倒装发光二极管芯片中，通过在第一绝缘反射层(分布式布拉格反射镜)上覆盖一层金属(第一层P电极与第一层N电极)形成了全方向布拉格反射镜，弥补了分布式布拉格反射镜对于小角度入射光线反射率较低的缺点，从而增加了对不同角度入射光的反射率，使得发光二极管芯片产生的多数光从蓝宝石衬底侧射出，进而提升了发光二极管芯片的光提取效率。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1a示出了根据本发明实施例提供的倒装发光二极管芯片的第一制备状态的俯视图；
图1b示出了图1a沿AA方向的剖面图；
图2a示出了根据本发明实施例提供的倒装发光二极管芯片的第二制备状态的俯视图；
图2b示出了图2a沿AA方向的剖面图；
图3a示出了根据本发明实施例提供的倒装发光二极管芯片的第三制备状态的俯视图；
图3b示出了图3a沿AA方向的剖面图；
图4a示出了根据本发明实施例提供的倒装发光二极管芯片的第四制备状态的俯视图；
图4b示出了图4a沿AA方向的剖面图；
图5a示出了根据本发明实施例提供的倒装发光二极管芯片的第五制备状态的俯视图；
图5b示出了图5a沿AA方向的剖面图；
图6a示出了根据本发明实施例提供的倒装发光二极管芯片的第六制备状态的俯视图；
图6b示出了图6a沿AA方向的剖面图；
图7a示出了根据本发明实施例提供的倒装发光二极管芯片的第七制备状态的俯视图；
图7b示出了图7a沿AA方向的剖面图；
图8a示出了根据本发明实施例提供的倒装发光二极管芯片的第八制备状态的俯视图；
图8b示出了图8a沿AA方向的剖面图；
如图9至图14示出了本发明第二实施例倒装发光二极管芯片的部分制备状态的俯视图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
参照图1a、1b，首先利用金属有机化合物化学气相淀积(MOCVD)设备在衬底101上依次生长N型掺杂氮化镓层102、有源层103、P型掺杂氮化镓层104，以形成倒装发光二极管的基本半导体结构，P型掺杂氮化镓层104为电流输入层，有源层103为发光层，N型掺杂氮化镓层102为电流输出层。此处的氮化镓只是一种半导体基底材质，还可以是其他等效的材质，应当认为本发明的实施不受此限制。在本实施例中，衬底101的材质为蓝宝石。在一些优选实施例中，衬底101为图形化的蓝宝石衬底。
结合图2a、2b，进一步地，采用等离子化学气相沉积设备在P型掺杂氮化镓层104上制作电流阻挡层105，该电流阻挡层105为九个阵列排布的氧化硅孤岛(绝缘孤岛)，其中，氧化硅孤岛呈柱体，厚度范围包括0.06至0.3微米，由氧化硅孤岛组成的电流阻挡层105用于阻挡部分区域的电流。在本实施例中，氧化硅孤岛的横截面形状为圆形，直径范围包括15至60微米。在一些其他实施例中，横截面形状还可以是多边形，例如正方形，或者多边形与圆形交替分布等，其中，多边形的内切圆的直径范围包括15至60微米。
结合图3a、3b，进一步地，采用磁控溅射工艺或者电子束蒸发工艺在P型掺杂氮化镓层104和电流阻挡层105上共形的沉积一层透明导电层106，该透明导电层106的材料包括氧化铟锡，厚度范围包括10至350纳米。其中，氧化铟锡是一种透明导电物质，具有良好的导电性能和透明度。因此，在本实施例中，可以确保光能够穿过透明导电层106，并且电流可以通过透明导电层106传导至其他区域。进一步地，先在透明导电层106上涂覆一层光刻胶，然后对光刻胶进行曝光显影，从而在光刻胶上形成阵列开孔，用于后续的实际开孔操作。其中，光刻胶厚度范围包括2至5微米，光刻胶的类型为正性光刻胶。在本实施例中，开孔的形状包括圆形，直径范围包括10至60微米。在一些其他实施例中，开孔的形状还可以是多边形，例如包括正方形，其中，多边形的内切圆的直径范围包括10至60微米。
进一步地，经由光刻胶上的阵列开孔去除部分透明导电层106以形成透明导电层开口107(第一开口)。在该步骤中，例如采用湿法腐蚀工艺腐蚀透明导电层开口107，控制腐蚀工艺条件使得腐蚀停止在P型掺杂氮化镓层104上。在本实施例中，由于透明导电层开口107是通过腐蚀工艺形成的，因此，相比于光刻胶开孔的半径，对应的透明导电层开口107的半径会扩大预定距离，其中，预定距离的范围包括1.5至6微米。
进一步的，例如采用感应耦合等离子体设备对光刻胶未覆盖的部分进行刻蚀，控制刻蚀工艺参数，使得刻蚀停止在N型掺杂氮化镓层102上，从而形成了开口108(第二开口)。在后续工艺步骤中，开口108将会被电极材料填充。在本实施例中，透明导电层开口107的孔径大于相应开口108的孔径，透明导电层开口107的形状与开口108相同，并且透明导电层开口107与开口108同心。在一些其他实施例中，芯片100的边缘未被光刻胶覆盖，在对透明导电层106进行腐蚀以及对P型掺杂氮化镓层104和有源层103进行刻蚀后，位于芯片100边缘的N型掺杂氮化镓层102会被暴露，形成具有预定宽度的沟槽109。沟槽109用于在后续制备绝缘层的步骤中，使N型掺杂氮化镓层102的边缘部分也被绝缘层包围。
结合图4a、4b，进一步地，利用光刻和感应耦合等离子体设备对芯片100边缘的N型掺杂氮化镓层102进行刻蚀，从而裸露出位于芯片100边缘的衬底101，以形成沟槽110。在本实施例中，沟槽109的宽度大于沟槽110的宽度，以使N型掺杂氮化镓层102与衬底101之间形成一种台阶结构，其中，沟槽110的宽度范围包括9至20微米。在后续制备绝缘层后，台阶结构使得绝缘层的边缘与衬底101的边缘一致，在芯片100的边缘有磨损的情况下，确保了内部半导体层不易被暴露出来而影响电性能。
结合图5a、5b，进一步地，采用电子束蒸发工艺在芯片100上全片沉积第一绝缘层201，填充在开口108中的第一绝缘层201作为隔离部，再利用光刻和干法刻蚀工艺在电流阻挡层105上方的透明导电层106区域形成通孔202(第一通孔)，并在和开口108对应的位置形成通孔203(第二通孔)。其中，通孔202截止于透明导电层106，通孔203截止于N型掺杂氮化镓层102。在本实施例中，第一绝缘层201由高折射率和低折射率的绝缘透明物质复合组成，绝缘透明物质一般包括氧化硅、氧化钛、氧化铝、氮化硅以及氧化锌中的两种或两种以上，绝缘透明物质的层数为7至61层，厚度为0.5至5微米。通孔202的直径较电流阻挡层105的氧化硅孤岛的直径小2至5微米。通孔203的直径较开口108的直径小2至5微米，从而保证第一绝缘层201可以完全将有源区103与P型掺杂氮化镓层104覆盖。在本实施例中，采用多层高、低折射率的绝缘透明物质组成该第一绝缘层201，可以形成分布式布拉格反射镜，提高对光的反射率。
在衬底101与N型掺杂氮化镓层102之间、N型掺杂氮化镓层102与P型掺杂氮化镓层104和有源层103之间、P型掺杂氮化镓层104与透明导电层106之间形成台阶结构，可以在制备第一绝缘层201之后确保各层之间的电绝缘性能。
结合图6a、6b，进一步地，通过光刻和电子束蒸发工艺在第一绝缘层201、裸露的透明导电层106、裸露的N型掺杂氮化镓层102上蒸发导电层，并图案化导电层形成第一层P电极311和第一层N电极321，其中，部分第一层P电极311填充在通孔202中，与透明导电层106形成电连接；部分第一层N电极321填充在通孔203中，与N型掺杂氮化镓层102形成电连接。其中，第一层P电极311和第一层N电极321彼此分离不互联，且两者之间的最小间隔d(预设间距)为5至15微米，以避免相互之间的电干扰，又由于第一层N电极321通过第一绝缘层201与透明导电层106、有源层103以及P型掺杂氮化镓层104分隔，进一步确保不同电极之间的电气独立。在本实施例中，第一层P电极311和第一层N电极321的厚度范围包括1.5至3微米，材料包括Cr、Al、Ti、Ni、Pt、Au、Ag中的三种以上金属组合，同时以Al或者NiAg为第一层金属，与第一绝缘层201构成全方向反射镜，提高对不同角度入射光的反射率。
在本实施例中，由于通孔202的直径较电流阻挡层105的氧化硅孤岛的直径小2至5微米，因此位于通孔202中的第一层P电极311完全位于对应的氧化硅孤岛上方，当电流经过第一层P电极311时，氧化硅孤岛可以阻止电流在第一层P电极311下的垂直扩散，增加电流通过透明导电层106的横向扩展，使得电流更均匀地扩散至P型掺杂氮化镓层104。
在本实施例中，由于透明导电层开口107的孔径大于相应开口108的孔径，当第一层N电极321填充在通孔203中后，相比于有源层103和P型掺杂氮化镓层104，透明导电层开口107侧壁与第一层N电极321之间具有更大的距离，进一步确保了第一层N电极321与透明导电层106之间的第一绝缘层201不会被击穿，从而更进一步确保了不同电极之间的电气独立。
结合图7a、7b，进一步地，利用等离子体增强化学气相沉积技术在芯片100表面沉积第二绝缘层401，再利用光刻和感应耦合等离体刻蚀工艺在芯片两端分别刻蚀出P通孔411和N通孔412，N通孔412截止于第一层N电极321，P通孔411截止于第一层P电极311。其中，第二绝缘层401为氧化硅或者氮化硅，厚度范围包括0.23至1微米。氧化硅和氮化硅为半导体领域常用的绝缘物质，该厚度可以保证绝缘性能。
从俯视图上看，P通孔411尺寸比第一层P电极311尺寸小，N通孔412尺寸比第一层N电极321尺寸小，以确保第二绝缘层401的覆盖区域足够广，提升绝缘效果的稳定性，以及为后续步骤提供方便。
结合图8a、8b，进一步地，利用光刻和电子束蒸发工艺，在芯片100两端共形的沉积第二层N电极502和第二层P电极501，第二层N电极502填充N通孔412与第一层N电极321相连，第二层P电极501填充P通孔411与第一层P电极311相连，第二层N电极502和第二层P电极501间距503为50至300微米。第二层N电极502和第二层P电极501厚度为1.5至6微米，材料为Cr、Al、Ti、Ni、Pt、Au、Sn、AuSn中的组合，且最后一层是Au或者AuSn，该最后一层金属的厚度为0.1至4微米。
从俯视图上看，第二层N电极502和第二层P电极501为长方形，其中，第二层N电极502还具有一个凹槽结构，可以用来标识、区分第二层N电极502和第二层P电极501。在本实施例中，第二层N电极502和第二层P电极501是作为倒装覆晶时焊接到基板上的焊盘使用的，相较于传统的打线工艺制作，本实施例的工艺更加简单。对于第二层N电极502和第二层P电极501的形状，本领域技术人员可以根据需要进行设置，需要注意的是，为了利于散热，第二层N电极502和第二层P电极501的面积需要尽可能大，并且两电极之间的间距503需要大一些，防止在覆晶封装过程中锡膏溢出，导致第二层电极串联的问题。
在本发明实施例提供的倒装发光二极管芯片中，电流从第二层P电极501接入，从第二层P电极501流至第一层P电极311，通过透明导电层106流至P型掺杂氮化镓层104，再穿过有源层103流至N型掺杂氮化镓层102，之后再由第一层N电极321流至第二层N电极502，从第二层N电极502流出，形成倒装发光二极管芯片的电流回路。
通孔202对应电流输入，通孔203对应电流输出，九个输入组成“田”字方阵，九个输入处于交点处，四个输出处于空白处。通孔202包围通孔203，能够使电流扩散更加均匀。通孔203周围要有大于等于1个通孔202。这是由于P电极主要通过P-GaN导电，N电极主要通过N-GaN扩展电流，而N-GaN的载流子浓度远高于P-GaN的载流子浓度，也就是N-GaN电流扩展能力更强，因此为了保证电流扩展均匀性，需要P电极包围N电极排布。此外，当无法限定m和n的数量时，需要使得通孔202与通孔203的垂直间距不小于20μm。
在一些优选的实施例中，通孔202需要对称、等间距、发散式围绕在通孔203周围，例如排布在圆周、对角线位置，呈十字型、X字型。当通孔202与通孔203的个数符合等式(1)时，电流扩展的效果最优。
m＝(n1/2+1)2 (1)
其中，m表示通孔202的数量，n表示通孔203的数量。例如在本实施例中n为4，m为9，且可以在本实施例中提取出n为1，m为4的子阵列，以此种阵列排布可以使相邻的通孔202和通孔203的距离皆相等，均匀度高，此公式对于正方形的阵列，对于长方形的发光二极管芯片，可以保持一个通孔203有4个最近邻的通孔202的设计。
然而本发明实施例的通孔202与通孔203的排布并不限于此，本领域技术人员可以根据需要对排布方式进行其他设置，以达到使得电流分布更加均匀、电流扩展达到最大化的目的。
在本发明实施例提供的倒装发光二极管芯片中，通过通孔203实现第一层N电极321与N型掺杂氮化镓层102的电连接，并通过通孔202实现第一层P电极311与P型掺杂氮化镓层104的电连接，因此，通孔202与通孔203就相当于倒装发光二极管芯片的导电通道。相比于现有技术中需要依次穿过P型掺杂氮化镓层与有源层到达N型掺杂氮化镓层的长槽形导电通道而言，本发明实施例的通孔203占用的空间很小，因此尽可能完整地保留了P型掺杂氮化镓层104与有源层103，从而增大了电子和空穴在有源层复合的面积，进而增加了倒装发光二极管芯片的发光面积。
在本发明实施例提供的倒装发光二极管芯片中，通孔202围绕通孔203，二者呈阵列式分布，且通孔202与通孔203的个数符合等式(1)要求，极大地提升了倒装发光二极管芯片中的电流扩展效果，从而进一步提高了发光二极管芯片的发光效率。
在本发明实施例提供的倒装发光二极管芯片中，通过电流阻挡层105可以阻止电流在第一层P电极311下的垂直扩散，增加电流通过透明导电层106的横向扩展，使得电流更均匀地扩散至P型掺杂氮化镓层104，从而进一步提高了发光二极管芯片的发光效率。
在本发明实施例提供的倒装发光二极管芯片中，通过在第一绝缘反射层201(分布式布拉格反射镜)上覆盖一层金属(第一层P电极311与第一层N电极321)形成了全方向布拉格反射镜，弥补了分布式布拉格反射镜对于小角度入射光线反射率较低的缺点，从而增加了对不同角度入射光的反射率，使得发光二极管芯片产生的光全部从蓝宝石衬底101侧射出，进而提升了发光二极管芯片的光提取效率。
如图9至图14示出了本发明第二实施例倒装发光二极管芯片的部分制备状态的俯视图。
如图9至图14所示，其中，图9与图12中虚线部分并不存在，仅仅为了清楚表达相邻的上下两层之间的结构关系。本发明第二实施例倒装发光二极管芯片需要在沿衬底101’的厚度方向，依次在衬底101’上堆叠N型掺杂氮化镓层102’、有源层103’、P型掺杂氮化镓层104’，以形成倒装发光二极管的基本半导体结构。进一步地，在P型掺杂氮化镓层104’上制作电流阻挡层105’。进一步地，在P型掺杂氮化镓层104’和电流阻挡层105’上共形的沉积一层透明导电层106’。进一步地，在透明导电层106’上涂覆一层光刻胶，然后对光刻胶进行曝光显影，从而在光刻胶上形成阵列开孔。进一步地，经由光刻胶上的阵列开孔去除部分透明导电层106’以形成透明导电层开口107’。进一步的，经由光刻胶上的阵列开孔去除部分有源层与N型掺杂氮化镓层102’形成开口108’。进一步地，采用电子束蒸发工艺在芯片100’上全片沉积第一绝缘层201’，再利用光刻和干法刻蚀工艺在电流阻挡层105’上方的透明导电层106’区域形成通孔202’，并在和开口108’对应的位置形成通孔203’。进一步地，通过光刻和电子束蒸发工艺在第一绝缘层201’、裸露的透明导电层106’、裸露的N型掺杂氮化镓层102’上蒸发导电层，并图案化导电层形成第一层P电极311’和第一层N电极321’。进一步地，利用等离子体增强化学气相沉积技术在芯片100’表面沉积第二绝缘层，再利用光刻和感应耦合等离体刻蚀工艺在芯片两端分别刻蚀出P通孔411’和N通孔412’。进一步地，利用光刻和电子束蒸发工艺，在芯片100’两端共形的沉积第二层N电极502’和第二层P电极501’。本发明第二实施例倒装发光二极管芯片的制备过程与第一实施例大体一致，各步骤中需要用到的具体材料、形成的具体结构以及相应的技术效果可以参照实施例一中的描述，此处不再赘述。
与第一实施例主要不同之处在于，本实施例的通孔202’的数量为16个，通孔203’的数量为9个。对于倒装二极管而言，同亮度下，电压越低光效越好。因此在本实施例中，由于增加了通孔202’与通孔203’的数量，从而降低了电压，提高了光效。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (38)
1.一种倒装发光二极管芯片，其中，包括：
衬底；
N型半导体层，位于所述衬底上；
有源层，位于所述N型半导体层上；
P型半导体层，位于所述有源层上；
电流扩展层，位于所述P型半导体层上；以及
第一绝缘层、P电极、N电极，
其中，一部分所述第一绝缘层位于所述电流扩展层上方，另一部分所述第一绝缘层穿过所述电流扩展层、所述P型半导体层以及所述有源层，与所述N型半导体层接触，
所述第一绝缘层具有第一通孔与第二通孔，所述第一通孔位于所述电流扩展层上，所述电流扩展层通过所述第一通孔与所述P电极连接，所述第二通孔位于与所述N型半导体层接触的所述第一绝缘层中，所述N型半导体层通过所述第二通孔与所述N电极连接。
2.根据权利要求1所述的倒装发光二极管芯片，其中，所述P电极包括第一层P电极与第二层P电极，所述第一层P电极位于所述第一绝缘层上，并通过所述第一通孔与所述电流扩展层接触，所述第二层P电极覆盖部分所述第一层P电极与部分所述第一层N电极，
所述N电极包括第一层N电极与第二层N电极，所述第一层N电极位于所述第一绝缘层上，并通过所述第二通孔与所述N型半导体层接触，所述第二层N电极覆盖部分所述第一层N电极与部分所述第一层P电极，
其中，所述第二层P电极与所述第二层N电极作为焊盘。
3.根据权利要求2所述的倒装发光二极管芯片，其中，还包括第二绝缘层，位于被所述第二层N电极覆盖的第一层P电极的部分与第二层N电极之间，并位于被所述第二层P电极覆盖的第一层N电极的部分与第二层P电极之间，还位于第二层P电极与第二层N电极之间，
其中，所述第二绝缘层将所述P电极与所述N电极电隔离。
4.根据权利要求2所述的倒装发光二极管芯片，其中，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，
其中，至少部分所述第一层P电极将所述多个第一通孔串联，至少部分所述第一层N电极将所述多个第二通孔串联。
5.根据权利要求2所述的倒装发光二极管芯片，其中，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，
其中，全部所述第一层P电极将所述多个第一通孔串联，全部所述第一层N电极将所述多个第二通孔串联。
6.根据权利要求1所述的倒装发光二极管芯片，其中，若干个所述第一通孔辐射包围一个所述第二通孔，构成预定图案，所述预定图案的个数不小于1个。
7.根据权利要求6所述的倒装发光二极管芯片，其中，所述预设图案包括多个所述第二通孔以对应的所述第一通孔为对称中心呈阵列排布在所述第一通孔周围构成的图案，所述阵列包括方阵、圆周阵、对角阵，十字阵以及X阵。
8.根据权利要求1所述的倒装发光二极管芯片，其中，所述第一通孔的数量与所述第二通孔的数量满足以下等式：
m＝(n1/2+1)2
其中，m表示所述第一通孔的数量，n表示所述第二通孔的数量。
9.根据权利要求1所述的倒装发光二极管芯片，其中，还包括电流阻挡层，所述电流阻挡层形成多个阵列分布的绝缘孤岛，
其中，所述绝缘孤岛的数量与所述第二通孔的数量一致。
10.根据权利要求9所述的倒装发光二极管芯片，其中，所述第二通孔的直径比所述绝缘孤岛的直径小2至5微米。
11.根据权利要求9所述的倒装发光二极管芯片，其中，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括圆形，
其中，所述圆形的直径范围包括15至60微米。
12.根据权利要求9所述的倒装发光二极管芯片，其中，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括多边形，
其中，所述多边形内切圆的直径范围包括15至60微米。
13.根据权利要求1所述的倒装发光二极管芯片，其中，所述衬底边缘相对于除所述第一绝缘层外其他部分裸露出部分宽度，形成沟槽，所述第一绝缘层覆盖填充所述沟槽。
14.根据权利要求1所述的倒装发光二极管芯片，其中，所述第一绝缘层由高折射率和低折射率的绝缘透明物质组成。
15.根据权利要求14所述的倒装发光二极管芯片，其中，所述绝缘透明物质包括氧化硅、氧化钛、氧化铝、氮化硅以及氧化锌中的两种或两种以上。
16.根据权利要求14所述的倒装发光二极管芯片，其中，所述绝缘透明物质为多层结构，层数为7至61层，厚度为0.5至5微米。
17.根据权利要求2所述的倒装发光二极管芯片，其中，所述第一层N电极和所述第一层P电极的材料为Cr、Al、Ti、Ni、Pt、Au、Ag中的三种以上金属组合，且以Al或者NiAg为第一层金属。
18.根据权利要求2所述的倒装发光二极管芯片，其中，所述第一层N电极与所述第一层P电极之间至少间隔预设间距，所述预设间距范围包括5至15微米。
19.根据权利要求2所述的倒装发光二极管芯片，其中，所述第二层N电极和第二层P电极的厚度范围包括：1.5至6微米。
20.根据权利要求2所述的倒装发光二极管芯片，其中，所述第二层N电极和第二层P电极的之间的间距范围包括：50至300微米。
21.根据权利要求1所述的倒装发光二极管芯片，其中，所述第一通孔与所述第二通孔之间的垂直间距不小于20μm。
22.一种倒装发光二极管芯片的制备方法，包括：
在衬底上形成N型半导体层；
在所述N型半导体层上形成有源层；
在所述有源层上形成P型半导体层；
在P型半导体层上形成电流扩展层；以及
形成第一绝缘层、P电极、N电极，
其中，一部分所述第一绝缘层位于所述电流扩展层上，另一部分所述第一绝缘层穿过所述电流扩展层、所述P型半导体层以及所述有源层，与所述N型半导体层接触，
所述第一绝缘层具有第一通孔与第二通孔，所述第一通孔位于所述电流扩展层上，所述电流扩展层通过所述第一通孔与所述P电极连接，所述第二通孔位于与所述N型半导体层接触的所述第一绝缘层中，所述N型半导体层通过所述第二通孔与所述N电极连接。
23.根据权利要求22所述的制备方法，其中，形成所述P电极的步骤包括：在所述第一绝缘层上形成第一层P电极，所述第一层P电极通过所述第一通孔与所述电流扩展层电连接；以及形成覆盖部分所述第一层P电极与部分所述第一层N电极的第二层P电极，
形成所述N电极的步骤包括：在所述第一绝缘层上形成第一层N电极，所述第一层N电极与所述N型半导体层电连接；以及形成覆盖部分所述第一层N电极与部分所述第一层P电极的第二层N电极，
其中，所述第二层P电极与所述第二层N电极作为焊盘。
24.根据权利要求23所述的制备方法，其中，所述第一层P电极与所述第一层N电极同时形成，
其中，所述第一层P电极通过所述第一通孔与所述电流扩展层接触，所述第一层N电极通过所述第二通孔与所述N型半导体层接触。
25.根据权利要求23所述的制备方法，其中，在形成所述第二层P电极与所述第二层N电极之前，所述制备方法还包括形成第二绝缘层，位于被所述第二层N电极覆盖的第一层P电极的部分与第二层N电极之间，并位于被所述第二层P电极覆盖的第一层N电极的部分与第二层P电极之间，还位于第二层P电极与第二层N电极之间，
其中，所述第二绝缘层将所述P电极与所述N电极电隔离。
26.根据权利要求23所述的制备方法，其中，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，
其中，至少部分所述第一层P电极将所述多个第一通孔串联，至少部分所述第一层N电极将所述多个第二通孔串联。
27.根据权利要求23所述的制备方法，其中，所述第一通孔的数量包括多个，所述第二通孔的数量包括多个，
其中，全部所述第一层P电极将所述多个第一通孔串联，全部所述第一层N电极将所述多个第二通孔串联。
28.根据权利要求22所述的制备方法，其中，若干个所述第一通孔辐射包围一个所述第二通孔，构成预定图案，所述预定图案的个数不小于1个。
29.根据权利要求22所述的制备方法，其中，所述第一通孔的数量与所述第二通孔的数量满足以下等式：
m＝(n1/2+1)2
其中，m表示所述第一通孔的数量，n表示所述第二通孔的数量。
30.根据权利要求22所述的制备方法，其中，在形成所述电流扩展层之前，所述制备方法还包括形成电流阻挡层，所述电流阻挡层形成多个阵列分布的绝缘孤岛，
其中，所述绝缘孤岛的数量与所述第二通孔的数量一致。
31.根据权利要求30所述的制备方法，其中，所述第二通孔的直径比所述绝缘孤岛的直径小2至5微米。
32.根据权利要求30所述的制备方法，其中，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括圆形，
其中，所述圆形的直径范围包括15至60微米。
33.根据权利要求30所述的制备方法，其中，所述绝缘孤岛呈柱状，所述绝缘孤岛的横截面形状包括多边形，
其中，所述多边形内切圆的直径范围包括15至60微米。
34.根据权利要求22所述的制备方法，其中，形成所述第二通孔的步骤包括：
在所述电流扩展层上涂覆光刻胶，在所述光刻胶上形成阵列开孔；
以所述光刻胶为掩膜，去除部分所述电流扩展层以形成多个第一开口；
以所述光刻胶为掩膜，去除部分所述P型半导体层与所述有源层以形成露出所述N型半导体层的多个第二开口，与所述N型半导体层接触的所述第一绝缘层位于所述多个第二开口中；以及
去除位于第二开口中的部分所述第一绝缘层形成所述第二通孔。
35.根据权利要求34所述的制备方法，其中，采用湿法腐蚀工艺对所述电流扩展层进行刻蚀，直至露出所述P型半导体层，且刻蚀后的所述电流扩展层相对于所述阵列开孔单边距离扩大1.5至6微米。
36.根据权利要求25所述的制备方法，其中，在形成所述第二绝缘层之后，所述制备方法还包括：
在所述第二绝缘层上向下刻蚀出P通孔和N通孔，所述P通孔和所述N通孔分别截止于所述第一层P电极和所述第一层N电极。
37.根据权利要求36所述的制备方法，其中，所述第二层N电极完全覆盖所述N通孔，所述第二层P电极完全覆盖所述P通孔。
38.根据权利要求22所述的制备方法，在制备所述第一绝缘层的步骤之前，所述制备方法还包括：对所述倒装发光二极管芯片边缘进行刻蚀，露出所述衬底，形成沟槽，所述第一绝缘层覆盖所述沟槽，并完全包裹所述N型半导体层的边缘部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010357603.2A CN111653654A (zh) | 2020-04-29 | 2020-04-29 | 倒装发光二极管芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010357603.2A CN111653654A (zh) | 2020-04-29 | 2020-04-29 | 倒装发光二极管芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111653654A true CN111653654A (zh) | 2020-09-11 |
Family
ID=72342999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010357603.2A Pending CN111653654A (zh) | 2020-04-29 | 2020-04-29 | 倒装发光二极管芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111653654A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078247A (zh) * | 2021-03-26 | 2021-07-06 | 厦门乾照光电股份有限公司 | 一种发光二极管 |
| CN113130307A (zh) * | 2021-03-15 | 2021-07-16 | 深圳市思坦科技有限公司 | 外延片处理方法、外延片和Micro-LED阵列 |
| CN113241393A (zh) * | 2021-05-07 | 2021-08-10 | 临海市楚越微电子科技有限公司 | 基于空间优化的led芯片加工方法及其芯片 |
| CN114023854A (zh) * | 2021-09-09 | 2022-02-08 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
| CN114188448A (zh) * | 2020-09-14 | 2022-03-15 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| WO2023060753A1 (zh) * | 2021-10-14 | 2023-04-20 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
| WO2023240713A1 (zh) * | 2022-06-14 | 2023-12-21 | 江西兆驰半导体有限公司 | Led芯片以及载有led芯片的显示屏 |
| JP7513924B2 (ja) | 2022-04-28 | 2024-07-10 | 日亜化学工業株式会社 | 半導体発光素子 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129213A (zh) * | 2016-08-31 | 2016-11-16 | 聚灿光电科技股份有限公司 | Led芯片及其制造方法 |
| CN109545934A (zh) * | 2018-12-20 | 2019-03-29 | 湘能华磊光电股份有限公司 | 微孔型led电极结构及其制备方法 |
| CN110088922A (zh) * | 2018-04-08 | 2019-08-02 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片结构及其制作方法 |
| CN110931619A (zh) * | 2019-11-20 | 2020-03-27 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制造方法 |
| CN212676295U (zh) * | 2020-04-29 | 2021-03-09 | 厦门士兰明镓化合物半导体有限公司 | 倒装发光二极管芯片 |
-
2020
- 2020-04-29 CN CN202010357603.2A patent/CN111653654A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129213A (zh) * | 2016-08-31 | 2016-11-16 | 聚灿光电科技股份有限公司 | Led芯片及其制造方法 |
| CN110088922A (zh) * | 2018-04-08 | 2019-08-02 | 厦门市三安光电科技有限公司 | 一种发光二极管芯片结构及其制作方法 |
| CN109545934A (zh) * | 2018-12-20 | 2019-03-29 | 湘能华磊光电股份有限公司 | 微孔型led电极结构及其制备方法 |
| CN110931619A (zh) * | 2019-11-20 | 2020-03-27 | 厦门士兰明镓化合物半导体有限公司 | 倒装led芯片及其制造方法 |
| CN212676295U (zh) * | 2020-04-29 | 2021-03-09 | 厦门士兰明镓化合物半导体有限公司 | 倒装发光二极管芯片 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114188448A (zh) * | 2020-09-14 | 2022-03-15 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| CN114188448B (zh) * | 2020-09-14 | 2024-05-28 | 厦门乾照光电股份有限公司 | 一种led芯片及其制作方法 |
| CN113130307A (zh) * | 2021-03-15 | 2021-07-16 | 深圳市思坦科技有限公司 | 外延片处理方法、外延片和Micro-LED阵列 |
| CN113130307B (zh) * | 2021-03-15 | 2024-01-30 | 深圳市思坦科技有限公司 | 外延片处理方法、外延片和Micro-LED阵列 |
| CN113078247A (zh) * | 2021-03-26 | 2021-07-06 | 厦门乾照光电股份有限公司 | 一种发光二极管 |
| CN113241393A (zh) * | 2021-05-07 | 2021-08-10 | 临海市楚越微电子科技有限公司 | 基于空间优化的led芯片加工方法及其芯片 |
| CN114023854A (zh) * | 2021-09-09 | 2022-02-08 | 重庆康佳光电技术研究院有限公司 | 发光二极管芯片及其制备方法、显示装置 |
| CN114023854B (zh) * | 2021-09-09 | 2023-08-25 | 重庆康佳光电科技有限公司 | 发光二极管芯片及其制备方法、显示装置 |
| WO2023060753A1 (zh) * | 2021-10-14 | 2023-04-20 | 淮安澳洋顺昌光电技术有限公司 | Led芯片及其制备方法 |
| JP7513924B2 (ja) | 2022-04-28 | 2024-07-10 | 日亜化学工業株式会社 | 半導体発光素子 |
| WO2023240713A1 (zh) * | 2022-06-14 | 2023-12-21 | 江西兆驰半导体有限公司 | Led芯片以及载有led芯片的显示屏 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111653654A (zh) | 倒装发光二极管芯片及其制备方法 | |
| CN212676295U (zh) | 倒装发光二极管芯片 | |
| EP3767688B1 (en) | Light emitting diode | |
| US9608186B2 (en) | Light-emitting diode module having light-emitting diode joined through solder paste and light-emitting diode | |
| US10978618B2 (en) | Semiconductor light emitting device | |
| TWI772253B (zh) | 發光元件 | |
| US9698197B2 (en) | High-voltage flip LED chip and manufacturing method thereof | |
| KR20170007117A (ko) | 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈 | |
| CN111433921B (zh) | 一种发光二极管 | |
| KR20150139194A (ko) | 발광 다이오드 및 그 제조 방법 | |
| JP2011510493A (ja) | Ｌｅｄ、ｌｅｄを有するパッケージ構造体、およびｌｅｄを製作する方法 | |
| KR102588170B1 (ko) | 다층 구조의 반사막을 구비한 반도체 발광 소자 | |
| KR20160016361A (ko) | 발광 다이오드 및 그 제조 방법 | |
| TW202339302A (zh) | 用於電流注入之led晶片的接觸結構 | |
| CN111509097B (zh) | 一种大功率半导体发光器件及其制备方法 | |
| CN116053381A (zh) | 倒装发光二极管及其制备方法 | |
| WO2020199746A1 (zh) | 一种半导体发光器件 | |
| CN111052409B (zh) | 发光二极管装置及制造发光二极管装置的方法 | |
| KR20170016630A (ko) | 발광 다이오드 및 그 제조 방법 | |
| CN114464710B (zh) | 一种led芯片及其制备方法 | |
| KR101478335B1 (ko) | 알루미늄 반사 구조를 구비한 자외선 발광 다이오드 및 그 제조방법 | |
| KR20110135103A (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| TWI804437B (zh) | 發光元件 | |
| CN117253949A (zh) | 一种发光二极管及其制作方法 | |
| CN116779741A (zh) | 一种提升发光亮度的led芯片及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |