CN113241393A - 基于空间优化的led芯片加工方法及其芯片 - Google Patents

基于空间优化的led芯片加工方法及其芯片 Download PDF

Info

Publication number
CN113241393A
CN113241393A CN202110494155.5A CN202110494155A CN113241393A CN 113241393 A CN113241393 A CN 113241393A CN 202110494155 A CN202110494155 A CN 202110494155A CN 113241393 A CN113241393 A CN 113241393A
Authority
CN
China
Prior art keywords
layer
gallium nitride
electrode
chip
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110494155.5A
Other languages
English (en)
Inventor
林丰成
卢塍
张廉
胡思恩
张弘
王保峰
张力
林浩
冉承新
章利吉
周炯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linhai Chuyue Microelectronics Technology Co ltd
Original Assignee
Linhai Chuyue Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linhai Chuyue Microelectronics Technology Co ltd filed Critical Linhai Chuyue Microelectronics Technology Co ltd
Priority to CN202110494155.5A priority Critical patent/CN113241393A/zh
Publication of CN113241393A publication Critical patent/CN113241393A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种基于空间优化的LED芯片加工方法及其芯片,包括蓝宝石底层,所述蓝宝石底层上设有N‑氮化镓层,N‑氮化镓层的两侧凸起且凸起上依次设有MQW层和P‑氮化镓层;所述P‑氮化镓层的中部设有电流阻挡层和覆盖住电流阻挡层的掺锡氧化铟薄膜层,掺锡氧化铟薄膜层上设有P电极;所述N‑氮化镓层的两侧凸起的中间设有N电极,所述蓝宝石底层、芯片柱形区域、P电极、N电极和N‑氮化镓层上均覆盖有DBR层;所述P电极上方的DBR层上开设有通孔;所述芯片柱形区域之间的DBR层上设有金属电极层,金属电极层的两端穿过通孔与P电极连接。本发明提升LED芯片的光效,具有工序简单,良品率高的优点。

Description

基于空间优化的LED芯片加工方法及其芯片
技术领域
本发明涉及LED芯片技术领域,特别涉及一种基于空间优化的LED芯片加工方法及其芯片。
背景技术
LED芯片也称为LED发光芯片,是LED灯的核心组件,也就是指的P-N结。其主要功能是:把电能转化为光能,芯片的主要材料为单晶硅。半导体晶片由两部分组成,一部分是P型半导体,在它里面空穴占主导地位,另一端是N型半导体,在这边主要是电子。但这两种半导体连接起来的时候,它们之间就形成一个P-N结。当电流通过导线作用于这个晶片的时候,电子就会被推向P区,在P区里电子跟空穴复合,然后就会以光子的形式发出能量,这就是LED发光的原理。目前传统的氮化镓基倒装LED芯片是以银作为反射镜,存在着良好的散热能力,但光效的提升空间有限,而且在制造的过程中还存在工序复杂,良品率低的问题。
发明内容
本发明的目的在于,提供一种基于空间优化的LED芯片加工方法及其芯片。本发明提升LED芯片的光效,具有工序简单,良品率高的优点。
本发明的技术方案:基于空间优化的LED芯片加工方法,包括外延片,所述外延片由蓝宝石底层以及蓝宝石层上依次设置的N-氮化镓层、MQW层和P-氮化镓层组成,按以下步骤进行:
S1:在外延片上沉积二氧化硅层,腐蚀二氧化硅层得到两个二氧化硅电流阻挡层;
S2:在外延片上溅射掺锡氧化铟薄膜层,掺锡氧化铟薄膜层覆盖住二氧化硅电流阻挡层,并与P-氮化镓层形成欧姆接触,腐蚀外沿多余的掺锡氧化铟薄膜层;
S3:将二氧化硅电流阻挡层上端的掺锡氧化铟薄膜层及两侧与P-氮化镓层接触的掺锡氧化铟薄膜层所形成的区域作为自对准掩膜,采用干法刻蚀,刻蚀剩余区域直至露出并刻蚀N-氮化镓层为止,形成N-氮化镓层上的两个芯片柱形区域;
S4:保护芯片柱形区域以及芯片柱形区域之间的N-氮化镓层,再采用干法刻蚀,刻蚀剩余区域直至露出蓝宝石底层;
S5:在芯片柱形区域之间的N-氮化镓层制备N电极,在芯片柱形区域上端的掺锡氧化铟薄膜层上制备P电极;
S6:蒸镀DBR层,DBR层覆盖住蓝宝石底层、芯片柱形区域、P电极、N电极和N-氮化镓层;再在P电极上方的DBR层上开通孔,直至露出P电极;
S7:设置金属电极层,金属电极层覆盖于芯片柱形区域之间的DBR层上,且两端分别经通孔与P电极连接。
上述的基于空间优化的LED芯片加工方法,步骤S1中,二氧化硅电流阻挡层的厚度为240nm;所述腐蚀二氧化硅层具体是,采用正胶光刻确定电流阻挡层区域,去除底胶后利用BOE腐蚀液腐蚀3-4分钟,冲水洗干,再在300-350℃惰性气体的氛围下退火15-20分钟。
前述的基于空间优化的LED芯片加工方法,步骤S2中,掺锡氧化铟薄膜层的厚度为120nm;在掺锡氧化铟薄膜层溅射完毕后,在500-550℃惰性气体的氛围下退火6-10分钟,用于提高的掺锡氧化铟薄膜层的透射率。
前述的基于空间优化的LED芯片加工方法,步骤S3的采用干法刻蚀过程中,反应气体为氯化硼、氯气和氦气,气体流量分别为30sccm、20sccm和20sccm,刻蚀N-氮化镓层的深度为1.5-2微米。
前述的基于空间优化的LED芯片加工方法,步骤S4中采用干法刻蚀过程中,反应气体为氯化硼、氯气和氦气,气体流量分别为30sccm、20sccm和20sccm;在露出蓝宝石底层后,蒸镀钝化层覆盖芯片柱形区域的侧面,用于防止漏电。
前述的基于空间优化的LED芯片加工方法,所述的DBR层由二氧化硅层和二氧化钛层依次交替层叠而成,总层数为24层,其中单层二氧化硅层的厚度为54.5nm,单层的二氧化钛层的厚度为95.5nm。
前述的基于空间优化的LED芯片加工方法,所述的通孔为圆柱形、梯形或锥形。
前述的基于空间优化的LED芯片加工方法,所述的金属电极层由铬、铂和铜组成,在设置完金属电极层后,将LED芯片整体在250℃惰性气体的氛围下退火90秒。
前述的基于空间优化的LED芯片加工方法的芯片,包括蓝宝石底层,所述蓝宝石底层上设有N-氮化镓层,N-氮化镓层的两侧凸起且凸起上依次设有MQW层和P-氮化镓层,所述N-氮化镓层的两侧凸起、MQW层和P-氮化镓层共同组成芯片柱形区域;所述P-氮化镓层的中部设有电流阻挡层和覆盖住电流阻挡层的掺锡氧化铟薄膜层,掺锡氧化铟薄膜层上设有P电极;所述N-氮化镓层的两侧凸起的中间设有N电极,所述蓝宝石底层、芯片柱形区域、P电极、N电极和N-氮化镓层上均覆盖有DBR层;所述P电极上方的DBR层上开设有通孔;所述芯片柱形区域之间的DBR层上设有金属电极层,金属电极层的两端穿过通孔与P电极连接。
与现有技术相比,本发明在空间上将DBR层的位置作了改变,将DBR层从传统的背面蓝宝石层改到正面掺锡氧化铟薄膜层的上方,此时利用掺锡氧化铟薄膜层和DBR层在空间上可以替换银反射层的功能,而且将掺锡氧化铟薄膜层和DBR层作为反射层可以通过优化DBR层来提高反射率,并将掺锡氧化铟薄膜层覆盖住二氧化硅电流阻挡层,并与P-氮化镓层形成欧姆接触,可以起到电流扩展的功能,因此本发明在提高反射率的同时扩展了电流,提高了光效率,而传统的氮化镓基倒装LED芯片,其采用钨化钛保护层会吸收光线,降低光效率,而且老化过程中由于银的粘黏性较差,会导致出现漏电的现象,而本发明经试验验证本发明在光效率上可以提升10-15%,而且加工工艺更加的简单,没有银的参与,在老化的过程中不会发生漏电现象。
附图说明
图1是本发明的LED芯片结构示意图;
图2是LED芯片的光谱示意图。
附图标记:
1、蓝宝石底层;2、N-氮化镓层;3、MQW层;4、P-氮化镓层;5、电流阻挡层;6、掺锡氧化铟薄膜层;7、P电极;8、N电极;9、DBR层;10、金属电极层。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明,但并不作为对本发明限制的依据。
实施例:基于空间优化的LED芯片加工方法,包括外延片,所述外延片由蓝宝石底层1以及蓝宝石层上依次设置的N-氮化镓层2、MQW层3和P-氮化镓层4组成,该外延片可以通过市售获得,为LED芯片的基础半成品部件,本实施例中在各步骤后如有去胶步骤均为本领域技术人员所熟知或掌握的技术手段,为此本发明不在具体赘述;按以下步骤进行:
S1:在外延片上利用PECVD沉积240nm二氧化硅层,腐蚀二氧化硅层得到两个二氧化硅电流阻挡层5;所述腐蚀二氧化硅层具体是,采用正胶光刻确定电流阻挡层5区域,去除底胶后利用BOE腐蚀液腐蚀3-4分钟,冲水洗干,再在320℃氮气或氩气的氛围下退火18分钟;
S2:在外延片上利用溅射台溅射120nm的掺锡氧化铟薄膜层6,在掺锡氧化铟薄膜层6溅射完毕后,在20℃惰性气体的氛围下退火6-10分钟,使掺锡氧化铟薄膜层6形成多晶态用于提高的掺锡氧化铟薄膜层6的透射率;溅射的掺锡氧化铟薄膜层6覆盖住二氧化硅电流阻挡层5,并与P-氮化镓层4形成欧姆接触,起到扩展电流的效果,再腐蚀外沿多余的掺锡氧化铟薄膜层6进行修整,腐蚀采用常用的掺锡氧化铟薄膜层6腐蚀液;
S3:将二氧化硅电流阻挡层5上端的掺锡氧化铟薄膜层6及两侧与P-氮化镓层4接触的掺锡氧化铟薄膜层6所形成的区域作为自对准掩膜,采用干法刻蚀,刻蚀剩余区域直至露出并刻蚀N-氮化镓层2为止,形成N-氮化镓层2上的两个芯片柱形区域;采用干法刻蚀过程中,反应气体为氯化硼、氯气和氦气,气体流量分别为30sccm、20sccm和20sccm,刻蚀N-氮化镓层2的深度为1.5-2微米。
S4:采用正胶光刻保护芯片柱形区域以及芯片柱形区域之间的N-氮化镓层2,留出间隙做划片道,再采用干法刻蚀,反应气体为氯化硼、氯气和氦气,气体流量分别为30sccm、20sccm和20sccm,刻蚀剩余区域直至露出蓝宝石底层1;在露出蓝宝石底层1后,蒸镀钝化层覆盖芯片柱形区域的侧面,用于防止漏电。
S5:在芯片柱形区域之间的N-氮化镓层2制备N电极8,在芯片柱形区域上端的掺锡氧化铟薄膜层6上制备P电极7,N电极8和P电极7由电子束蒸发铬/钛/铝(10nm/20nm/1000nm)叠层形成。
S6:通过电子束蒸发台蒸镀DBR层9,所述的DBR层9由二氧化硅层和二氧化钛层依次交替层叠而成,总层数为24层,其中单层二氧化硅层的厚度为54.5nm,单层的二氧化钛层的厚度为95.5nm,DBR层9覆盖住蓝宝石底层1、芯片柱形区域、P电极7、N电极8和N-氮化镓层2;再在P电极7上方的DBR层9上开通孔,通孔同样采用刻蚀的方法进行,所述的通孔为圆柱形、梯形或锥形,在开梯形或圆锥形通孔是注意斜面尽量平缓,直至露出P电极7;
S7:设置金属电极层10,金属电极层10由电子束蒸发铬/铂/铜(10nm/20nm/400nm)叠层形成,金属电极层10覆盖于芯片柱形区域之间的DBR层9上,且两端分别经通孔与P电极7连接,在设置完金属电极层10后,将LED芯片整体在250℃惰性气体的氛围下退火90秒,提高结合度。
利用前述的基于空间优化的LED芯片加工方法的制得的芯片,如附图1所示,包括蓝宝石底层1,所述蓝宝石底层1上设有N-氮化镓层2,N-氮化镓层2的两侧凸起且凸起上依次设有MQW层3和P-氮化镓层4,所述N-氮化镓层2的两侧凸起、MQW层3和P-氮化镓层4共同组成芯片柱形区域;所述P-氮化镓层4的中部设有电流阻挡层5和覆盖住电流阻挡层5的掺锡氧化铟薄膜层6,掺锡氧化铟薄膜层6上设有P电极7;所述N-氮化镓层2的两侧凸起的中间设有N电极8,所述蓝宝石底层1、芯片柱形区域、P电极7、N电极8和N-氮化镓层2上均覆盖有DBR层9;所述P电极7上方的DBR层9上开设有通孔;所述芯片柱形区域之间的DBR层9上设有金属电极层10,金属电极层10的两端穿过通孔与P电极7连接。
对比例:以银作为反射镜的传统的氮化镓基倒装LED芯片。
申请人对本发明制得的LED芯片与对比例中以银作为反射镜的传统的氮化镓基倒装LED芯片进行对比,图2展示了两者的光谱图,图2中1为本发明的LED芯片的光谱图;图2中2为对比例的光谱图,从图2中可以看出两者的波长在450左右,而发光强度上本发明的LED芯片相比对比例的LED芯片有了较大的提高,这说明了本发明具有良好的光效率。
综上所述,本发明在空间上将DBR层9的位置作了改变,将DBR层9从传统的背面蓝宝石层改到正面掺锡氧化铟薄膜层6的上方,此时利用掺锡氧化铟薄膜层6和DBR层9在空间上可以替换银反射层的功能,而且将掺锡氧化铟薄膜层6和DBR层9作为反射层可以通过优化DBR层9来提高反射率,并将掺锡氧化铟薄膜层6覆盖住二氧化硅电流阻挡层5,并与P-氮化镓层4形成欧姆接触,可以起到电流扩展的功能,因此本发明在提高反射率的同时扩展了电流,提高了光效率,而传统的氮化镓基倒装LED芯片,其采用钨化钛保护层会吸收光线,降低光效率,而且老化过程中由于银的粘黏性较差,会导致出现漏电的现象,而本发明经试验验证本发明在光效率上可以提升10-15%,而且无需设置钨化钛保护层,加工工艺更加的简单,同时没有银的参与,在老化的过程中不会发生漏电现象。

Claims (9)

1.基于空间优化的LED芯片加工方法,包括外延片,所述外延片由蓝宝石底层以及蓝宝石层上依次设置的N-氮化镓层、MQW层和P-氮化镓层组成,其特征在于:按以下步骤进行:
S1:在外延片上沉积二氧化硅层,腐蚀二氧化硅层得到两个二氧化硅电流阻挡层;
S2:在外延片上溅射掺锡氧化铟薄膜层,掺锡氧化铟薄膜层覆盖住二氧化硅电流阻挡层,并与P-氮化镓层形成欧姆接触,腐蚀外沿多余的掺锡氧化铟薄膜层;
S3:将二氧化硅电流阻挡层上端的掺锡氧化铟薄膜层及两侧与P-氮化镓层接触的掺锡氧化铟薄膜层所形成的区域作为自对准掩膜,采用干法刻蚀,刻蚀剩余区域直至露出并刻蚀N-氮化镓层为止,形成N-氮化镓层上的两个芯片柱形区域;
S4:保护芯片柱形区域以及芯片柱形区域之间的N-氮化镓层,再采用干法刻蚀,刻蚀剩余区域直至露出蓝宝石底层;
S5:在芯片柱形区域之间的N-氮化镓层制备N电极,在芯片柱形区域上端的掺锡氧化铟薄膜层上制备P电极;
S6:蒸镀DBR层,DBR层覆盖住蓝宝石底层、芯片柱形区域、P电极、N电极和N-氮化镓层;再在P电极上方的DBR层上开通孔,直至露出P电极;
S7:设置金属电极层,金属电极层覆盖于芯片柱形区域之间的DBR层上,且两端分别经通孔与P电极连接。
2.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:步骤S1中,二氧化硅电流阻挡层的厚度为240nm;所述腐蚀二氧化硅层具体是,采用正胶光刻确定电流阻挡层区域,去除底胶后利用BOE腐蚀液腐蚀3-4分钟,冲水洗干,再在300-350℃惰性气体的氛围下退火15-20分钟。
3.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:步骤S2中,掺锡氧化铟薄膜层的厚度为120nm;在掺锡氧化铟薄膜层溅射完毕后,在500-550℃惰性气体的氛围下退火6-10分钟,用于提高的掺锡氧化铟薄膜层的透射率。
4.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:步骤S3的采用干法刻蚀过程中,反应气体为氯化硼、氯气和氦气,气体流量分别为30sccm、20sccm和20sccm,刻蚀N-氮化镓层的深度为1.5-2微米。
5.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:步骤S4中采用干法刻蚀过程中,反应气体为氯化硼、氯气和氦气,气体流量分别为30sccm、20sccm和20sccm;在露出蓝宝石底层后,蒸镀钝化层覆盖芯片柱形区域的侧面,用于防止漏电。
6.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:所述的DBR层由二氧化硅层和二氧化钛层依次交替层叠而成,总层数为24层,其中单层二氧化硅层的厚度为54.5nm,单层的二氧化钛层的厚度为95.5nm。
7.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:所述的通孔为圆柱形、梯形或锥形。
8.根据权利要求1所述的基于空间优化的LED芯片加工方法,其特征在于:所述的金属电极层由铬、铂和铜组成,在设置完金属电极层后,将LED芯片整体在250℃惰性气体的氛围下退火90秒。
9.根据权利要求1-8任一项所述的基于空间优化的LED芯片加工方法的芯片,其特征在于:包括蓝宝石底层(1),所述蓝宝石底层(1)上设有N-氮化镓层(2),N-氮化镓层(2)的两侧凸起且凸起上依次设有MQW层(3)和P-氮化镓层(4),所述N-氮化镓层(2)的两侧凸起、MQW层(3)和P-氮化镓层(4)共同组成芯片柱形区域;所述P-氮化镓层(4)的中部设有电流阻挡层(5)和覆盖住电流阻挡层(5)的掺锡氧化铟薄膜层(6),掺锡氧化铟薄膜层(6)上设有P电极(7);所述N-氮化镓层(2)的两侧凸起的中间设有N电极(8),所述蓝宝石底层(1)、芯片柱形区域、P电极(7)、N电极(8)和N-氮化镓层(2)上均覆盖有DBR层(9);所述P电极(7)上方的DBR层(9)上开设有通孔;所述芯片柱形区域之间的DBR层(9)上设有金属电极层(10),金属电极层(10)的两端穿过通孔与P电极(7)连接。
CN202110494155.5A 2021-05-07 2021-05-07 基于空间优化的led芯片加工方法及其芯片 Pending CN113241393A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110494155.5A CN113241393A (zh) 2021-05-07 2021-05-07 基于空间优化的led芯片加工方法及其芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110494155.5A CN113241393A (zh) 2021-05-07 2021-05-07 基于空间优化的led芯片加工方法及其芯片

Publications (1)

Publication Number Publication Date
CN113241393A true CN113241393A (zh) 2021-08-10

Family

ID=77132247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110494155.5A Pending CN113241393A (zh) 2021-05-07 2021-05-07 基于空间优化的led芯片加工方法及其芯片

Country Status (1)

Country Link
CN (1) CN113241393A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738066A (zh) * 2005-07-29 2006-02-22 东莞市福地电子材料有限公司 氮化镓基发光二极管芯片及其制造方法
CN103117338A (zh) * 2013-03-04 2013-05-22 中国科学院半导体研究所 低损伤GaN基LED芯片的制作方法
CN104752575A (zh) * 2015-03-23 2015-07-01 华灿光电股份有限公司 一种发光二极管及其制造方法
CN104779339A (zh) * 2015-01-15 2015-07-15 大连德豪光电科技有限公司 倒装高压led芯片及其制备方法
CN105633238A (zh) * 2016-04-07 2016-06-01 深圳市天瑞和科技发展有限公司 一种倒装led芯片及其制造方法
CN108172674A (zh) * 2018-02-06 2018-06-15 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN108447955A (zh) * 2018-03-16 2018-08-24 厦门市三安光电科技有限公司 发光二极管芯片结构及其制作方法
CN111653654A (zh) * 2020-04-29 2020-09-11 厦门士兰明镓化合物半导体有限公司 倒装发光二极管芯片及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738066A (zh) * 2005-07-29 2006-02-22 东莞市福地电子材料有限公司 氮化镓基发光二极管芯片及其制造方法
CN103117338A (zh) * 2013-03-04 2013-05-22 中国科学院半导体研究所 低损伤GaN基LED芯片的制作方法
CN104779339A (zh) * 2015-01-15 2015-07-15 大连德豪光电科技有限公司 倒装高压led芯片及其制备方法
CN104752575A (zh) * 2015-03-23 2015-07-01 华灿光电股份有限公司 一种发光二极管及其制造方法
CN105633238A (zh) * 2016-04-07 2016-06-01 深圳市天瑞和科技发展有限公司 一种倒装led芯片及其制造方法
CN108172674A (zh) * 2018-02-06 2018-06-15 佛山市国星半导体技术有限公司 一种倒装led芯片及其制作方法
CN108447955A (zh) * 2018-03-16 2018-08-24 厦门市三安光电科技有限公司 发光二极管芯片结构及其制作方法
CN111653654A (zh) * 2020-04-29 2020-09-11 厦门士兰明镓化合物半导体有限公司 倒装发光二极管芯片及其制备方法

Similar Documents

Publication Publication Date Title
US7129528B2 (en) Electromagnetic radiation emitting semiconductor chip and procedure for its production
JP5676396B2 (ja) 高光抽出led用の基板除去方法
US8124985B2 (en) Semiconductor light emitting device and method for manufacturing the same
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
KR101000311B1 (ko) 반도체 발광소자 및 그 제조방법
JP2008518436A (ja) GaN系化合物半導体発光素子及びその製造方法
TWI766821B (zh) 發光元件
US8618563B2 (en) Light emitting device with vertically adjustable light emitting pattern
US20220069170A1 (en) Light-emitting device and method for manufacturing the same
KR101203137B1 (ko) GaN계 화합물 반도체 발광 소자 및 그 제조 방법
KR20120030430A (ko) 발광 반도체 디바이스 및 제조방법
KR20210135424A (ko) 발광소자
CN107623061A (zh) 一种抑制薄膜led芯片光反射金属层球聚的方法
KR20120081042A (ko) GaN계 화합물 반도체 발광 소자
CN113241393A (zh) 基于空间优化的led芯片加工方法及其芯片
JP5886615B2 (ja) 半導体素子
US20130092955A1 (en) Light emitting diode and fabricating method thereof
TW201324843A (zh) 發光二極體之製作方法
TWI792867B (zh) 發光二極體
TWI756602B (zh) 發光二極體
KR102051477B1 (ko) 반도체 발광소자의 제조방법
JP2011138836A (ja) 発光素子の製造方法
KR101115571B1 (ko) GaN계 화합물 반도체 발광 소자
KR101742619B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
TW202129996A (zh) 半導體元件以及其相關之製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210810

RJ01 Rejection of invention patent application after publication