KR20210135424A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20210135424A
KR20210135424A KR1020210057110A KR20210057110A KR20210135424A KR 20210135424 A KR20210135424 A KR 20210135424A KR 1020210057110 A KR1020210057110 A KR 1020210057110A KR 20210057110 A KR20210057110 A KR 20210057110A KR 20210135424 A KR20210135424 A KR 20210135424A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
emitting device
semiconductor
Prior art date
Application number
KR1020210057110A
Other languages
English (en)
Inventor
신-잉 왕
즈-하오 전
졘-즈 랴오
??-즈 랴오
자오-싱 전
우-쭝 뤄
쭌-카이 커
전 어우
Original Assignee
에피스타 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에피스타 코포레이션 filed Critical 에피스타 코포레이션
Publication of KR20210135424A publication Critical patent/KR20210135424A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

발광소자는 상부면 및 측변을 포함하는 기판; 기판의 상부면에 위치하고, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 반도체 적층; 반도체 적층을 둘러싸고 기판의 상부면을 노출시키는 다이싱 스트리트; 반도체 적층 및 다이싱 스트리트를 커버하는 보호층; 분산 브레그 반사경 구조를 포함하고, 보호층을 커버하는 반사층; 반사층을 커버하는 클래딩층;을 포함하고, 반사층은 기판의 측변에 인접한 불균일부를 포함하고, 불균일부는 불균일한 두께를 포함한다.

Description

발광소자{LIGHT-EMITTING DEVICE}
본 발명은 발광소자에 관한 것으로, 특히 반사경 구조를 포함하는 플립칩 발광소자에 관한 것이다.
발광 다이오드(Light-Emitting Diode, LED)는 고체 상태의 반도체 발광 소자로서, 전력 소비가 낮고, 생성되는 열 에너지가 적고, 작동 수명이 길고, 충격을 방지하며, 부피가 작고, 반응 속도가 빠르고, 안정된 발광 파장과 같은 우수한 광전 특성을 갖는 장점이 있다. 따라서 발광 다이오드는 가전 제품, 장치 지시등 및 광전 제품 등에 널리 사용된다.
본 발명의 목적은 발광 소자의 광 추출 효율을 향상시키는 발광 소자를 제공하는 것이다.
본 발명의 목적은 발광 소자의 구조 신뢰성을 향상시키는 발광 소자를 제공하는 것이다.
본 발명의 목적은 절연층의 손상으로 인한 소자의 고장 확률을 감소시켜, 전기 절연의 신뢰성을 향상시키는 발광소자를 제공하는 것이다.
상술한 목적 중 하나 이상을 달성하기 위해, 본 발명의 실시예에 따라, 상부면 및 측변을 포함하는 기판; 기판의 상부면에 위치하고, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 반도체 적층; 반도체 적층을 둘러싸고 기판의 상부면을 노출시키는 다이싱 스트리트; 반도체 적층 및 다이싱 스트리트를 커버하는 보호층; 분산 브레그 반사경 구조를 포함하고, 보호층을 커버하는 반사층; 및 반사층을 커버하는 클래딩층을 포함하고, 반사층은 기판의 측변에 인접하는 불균일부를 포함하고, 불균일부는 불균일한 두께를 포함하는, 발광소자를 개시한다.
도 1은 본 발명의 일 실시예에 개시된 발광소자(1)의 평면도이다.
도 2는 도 1의 절단선A-A'에 따른 발광소자(1)의 단면도이다.
도 3은 도 1의 발광소자(1)의 위치(C)의 부분 단면도이다.
도 4는 도 1의 발광소자(1)의 위치(C)의 SEM사진이다.
도 5a 내지 도 5f는 본 발명의 일실시예에 개시된 발광소자(1)의 제조 방법이다.
도 6은 도 1의 위치(D)의 SEM사진이다.
도 7은 본 발명의 일 실시예에 개시된 발광소자(1g)의 평면도이다.
도 8은 도 7의 절단선Y-Y'에 따른 발광소자(1g)의 단면도이다.
도 9a는 본 발명의 일 실시예에 개시된 도 7의 X축에서 바라본 발광소자(1g)의 측면도이다.
도 9b는 본 발명의 일 실시예에 개시된 도 7의 Y축에서 바라본 발광소자(1g)의 측면도이다.
도 9c는 본 발명의 다른 일 실시예에 개시된 도 7의 X축에서 바라본 발광소자(1g)의 측면도이다.
도 9d는 본 발명의 다른 일 실시예에 개시된 도 7의 Y축에서 바라본 발광소자(1g)의 측면도이다.
도 10은 도 8의 발광소자(1g)의 위치(I)의 부분 단면도이다.
도 11은 도 8의 발광소자(1g)의 위치(I)의 SEM사진이다.
도 12는 도 8의 발광소자(1g)의 위치(II)의 부분 단면도이다.
도 13은 도 8의 발광소자(1g)의 위치(II)의 SEM사진이다.
도 14는 본 발명의 일 실시예에 따른 발광장치(2)의 개략도이다.
도 15는 본 발명의 일 실시예에 따른 발광장치(3)의 개략도이다.
본 발명의 설명을 보다 상세하고 완전하게 하기 위해, 하기 실시예의 설명 및 관련 도면을 결합하여 참조하기 바란다. 다만, 하기 실시예는 본 발명의 발광 소자에 대한 예시일 뿐, 본 발명은 하기 실시예에 의해 한정되지 않는다. 또한, 별도로 한정하지 않는 한, 본 명세서의 실시예에 기재된 구성 부품의 크기, 재질, 형상, 상대적인 배치 등은 단순한 설명일 뿐, 본 발명의 범위는 이에 한정되지 않는다. 또한 각 도면에 나타낸 구성 요소의 크기 또는 위치 관계 등은 명확한 설명을 위해 확대될 수 있다. 또한, 하기 설명에서, 상세한 설명을 적절하게 생략하기 위해, 동일하거나 또는 유사한 구성요소에 대해 동일한 명칭, 부호로 나타냈다.
도 1은 본 발명의 일 실시예에 개시된 복수의 발광소자(1)를 포함하는 웨이퍼의 평면도이다. 도 2는 도1의 절단선A-A'에 따른 발광소자(1)의 단면도이다.
도 2에 도시한 바와 같이, 발광소자(1)는 상부면(100) 및 측변(10S)을 포함하는 기판(10); 기판(10)의 상부면(100)에 위치하고, 제1 반도체층(211), 활성층(212) 및 제2 반도체층(213)을 포함하는 반도체 적층(20); 반도체 적층(20)을 둘러싸고 기판(10)의 상부면(100)을 노출시키는 다이싱 스트리트(10d); 반도체 적층(20) 및 다이싱 스트리트(10d)를 커버하는 보호층; 분산 브레그 반사경 구조를 포함하고, 보호층(50) 상에 위치하는 반사층(51); 및 반사층(51)을 커버하는 클래딩층;을 포함하고, 반사층(51)은 기판(10)의 측변(10S)에 인접하는 불균일부(511)를 포함하고, 불균일부(511)는 불균일한 두께를 포함한다.
기판(10)은 반도체 적층(20)을 에피택셜 성장시키기 위한 성장 기판일 수 있다. 기판(10)은 인화알루미늄갈륨인듐(AlGaInP)을 에피택셜 성장시키기 위한 갈륨비소(GaAs)웨이퍼, 또는 질화갈륨(GaN), 질화인듐갈륨(InGaN) 또는 질화알루미늄갈륨(AlGaN)을 성장시키기 위한 사파이어(Al2O3)웨이퍼, 질화갈륨(GaN)웨이퍼, 탄화규소(SiC)웨이퍼 또는 질화알루미늄(AlN)웨이퍼를 포함한다.
기판(10)과 반도체 적층(20)이 접하는 일면은 조면화된 표면일 수 있다. 조면화된 표면은 불규칙적인 형태를 갖는 표면이거나 규칙적인 형태를 갖는 표면일 수 있다. 예를 들면 상부면(100)에 대해, 기판(10)은 상부면(100)에서 돌출된 하나 또는 복수의 돌출부(11)를 포함하거나, 상부면(100)에 함몰된 하나 또는 복수의 오목부(미도시)를 포함한다. 단면도에서, 돌출부(11) 또는 오목부(미도시)는 반구 형상 또는 다각추 형상일 수 있다. 발광소자의 출광 효율을 증가시키기 위해, 기판(10)의 돌출부(11)는 제1 층 및 제2 층(미도시)을 포함한다. 제1 층은 갈륨비소(GaAs), 사파이어(Al2O3), 질화갈륨(GaN), 탄화규소(SiC) 또는 질화알루미늄(AlN)과 같은 기판(10)과 동일하게 구성되는 재료를 포함한다. 제2 층은 제1 층, 기판(10)의 구성과 다른 재료를 포함한다. 제2 층의 재료는 산화규소, 질화규소 또는 질산화규소와 같은 절연 재료를 포함한다. 일 실시예에서, 제2 층으로 선택된 재료의 굴절율은 기판(10)과 반도체 적층(20)의 굴절률 사이에 있다. 일 실시예에서, 다이싱 스트리트(10d)는 돌출부(11) 또는 오목부를 포함하지 않는다. 일 실시예에서, 다이싱 스트리트(10d)를 형성할 때, 기판(10)표면의 돌출부(11) 또는 오목부를 에칭에 의해 제거하여, 이후 다이싱 스트리트(10d) 상에 형성된 보호층(50), 반사층(51) 및 반사층(51)을 커버하는 클래딩층(52)이 더 바람직하게 피복될 수 있게 한다. 에칭 방식은 건식 에칭 또는 습식 에칭을 포함한다. 돌출부(11) 재료가 기판과 동일하게 에피택셜 성장 기판 재료일 경우, 건식 에칭 또는 습식 에칭 방식에 의해 돌출부(11)를 제거할 수 있다. 돌출부(11) 재료가 절연 재료일 경우, 건식 에칭 또는 습식 에칭 방식에 의해 돌출부(11)를 제거할 수 있다. 건식 에칭은 예를 들면 플라즈마 에칭, 여기 상태 이온 에칭, ICP(inductively coupled plasma) 또는ECCP(Enhanced Capacitively Coupled Plasma)에칭을 포함한다.
본 발명의 일 실시예에서, 금속 유기 화학 기상 증착(MOCVD), 분자선 에피택시(MBE), 수소화물 기상 증착(HVPE), 물리 기상 증착(PVD) 또는 이온 도금 방법에 의해 기판(10) 상에 광전 특성을 가진 반도체 적층(20)(예를 들어 발광(light-emitting) 적층)을 형성할 수 있고, 물리 기상 증착법은 스퍼터링(Sputtering) 또는 증발(Evaporation)법을 포함한다.
반도체 적층(20)은 제1 반도체층(211), 제2 반도체층(213) 및 제1 반도체층(211)과 제2 반도체층(213)사이에 형성된 활성층(212)을 포함한다. 반도체 적층(20) 중 하나 이상의 층의 물리적 및 화학적 구성을 변경함으로써 발광 소자(1)가 방출하는 파장을 조정한다. 반도체 적층(20)의 재료는 Ⅲ-Ⅴ족 반도체 재료, 예를 들면 AlxInyGa(1-x-y)N 또는 AlxInyGa(1-x-y)P를 포함하고, 0≤x, y≤1이고, (x+y)≤1이다. 반도체 적층(20)의 재료가 AlInGaP계열 재료인 경우, 파장이 610nm 내지 650nm인 적색광, 또는 파장이 530nm 내지 570nm인 녹색광을 방출할 수 있다. 반도체 적층(20)의 재료가 InGaN계열 재료인 경우, 파장이 400nm 내지 490nm인 청색광 또는 파장이 530nm 내지 570nm인 녹색광을 방출할 수 있다. 반도체 적층(20)의 재료가 AlGaN계열 또는 AlInGaN계열 재료인 경우, 파장이 250nm 내지 400nm인 자외선을 방출할 수 있다.
제1 반도체층(211) 및 제2 반도체층(213)은 클래딩층(cladding layer)일 수 있고, 양자는 서로 다른 도전 형태, 전기적 특성, 극성을 가지거나, 또는 도핑 원소에 따라 전자 또는 정공을 제공하고, 예를 들면 제1 반도체층(211)은 n형 전기적 특성의 반도체이고, 제2 반도체층(213)은 p형 전기적 특성의 반도체이다. 활성층(212)은 제1 반도체층(211)과 제2 반도체층(213) 사이에 형성되고, 전자와 정공은 전류 구동에 의해 활성층(212)에서 재결합되어, 광선이 방출되도록 전기 에너지를 빛 에너지로 변환시킨다. 활성층(212)은 싱글 헤테로구조(single heterostructure, SH), 더블 헤테로구조(double heterostructure, DH), 더블사이드 헤테로구조(double-side double heterostructure, DDH), 또는 다중 양자우물구조(multi-quantum well, MQW)일 수 있다. 활성층(212)의 재료는 중성, p형 또는 n형 전기적 특성의 반도체일 수 있다. 제1 반도체층(211), 제2 반도체층(213) 또는 활성층(212)은 단층 또는 복수의 서브층을 포함한 구조일 수 있다.
본 발명의 일 실시예에서, 반도체 적층(20)은 제1 반도체층(211)과 기판(10) 사이에 위치하는 완충층(미도시)을 더 포함할 수 있고, 완충층은 전위 및 격자 결함을 감소시켜, 에피택셜 품질을 향상시키도록, 기판(10)과 반도체 적층(20) 사이의 재료 격자 불일치로 인해 발생한 응력을 방출한다. 완충층은 단층 또는 복수의 서브층을 포함하는 구조일 수 있다. 일 실시예에서, PVD질화알루미늄(AlN)을 완충층으로 선택하여, 반도체 적층(20)과 기판(10) 사이에 형성함으로써, 반도체 적층(20)의 에피택셜 품질을 개선할 수 있다. 일 실시예에서, PVD질화알루미늄(AlN)을 형성하기 위한 타켓은 질화알루미늄으로 구성된다. 다른 일 실시예에서, 알루미늄으로 구성된 타켓을 사용하여, 질소 소스 분위기에서 알루미늄 타켓과 반응적으로 질화알루미늄을 형성시킨다.
본 발명의 일 실시예에서, 발광소자(1)는 반도체 적층(20)의 동일 측에 형성된 제1 접촉전극(41) 및 제2 접촉전극(42)을 포함한다. 발광소자(1)는 플립칩(flip chip)구조 또는 수평형 칩(lateral chip)구조일 수 있다.
본 실시예에서, 제1 반도체층(211)을 노출시키도록, 제2 반도체층(213) 및 활성층(212)의 일부를 제거하여, 메사(211a) 및 하나 또는 복수의 제1 전기적 접촉 영역(211b)를 형성한다. 에칭에 의해 노출된 제2 반도체층(213) 및 활성층(212)의 측면은 노출된 제1 반도체층(211)에 대해 경사면이다. 제1 접촉전극(41)은 제1 반도체층(211)과 접촉하도록 제1 전기적 접촉영역(211b) 상에 형성되고, 제1 반도체층(211)과 전기적 연결을 형성한다. 제2 접촉전극(42)은 제2 반도체층(213) 상에 형성되고, 제2 반도체층(213)과 전기적 연결을 형성한다.
본 발명의 일 실시예에서, 접촉 저항을 감소시키고, 전류 확산 효율을 향상시키기 위하여, 발광 소자(1)는 제2 반도체층(213)과 제2 접촉전극(42) 사이에 위치하는 도전층(30)을 포함한다. 도전층(30)의 재료는 활성층(212)이 방출하는 광선에 대해 투명한 재료, 예를 들면 두께가 500(Å)보다 작은 금속 재료 또는 투명한 도전성 산화물을 포함한다. 투명한 도전성 산화물은 산화인듐주석(ITO) 또는 산화인듐아연(IZO)을 포함한다.
본 발명의 일 실시예에서, 발광 소자(1)는 제2 반도체층(213)과 도전층(30) 사이에 위치하는 하나 이상의 전류 제한층(미도시)을 포함하고, 제2 접촉전극(42)의 하방에 위치한다. 전류 제한층은 산화알루미늄(Al2O3), 질화규소(SiNx), 산화규소(SiOx), 산화티타늄(TiOx), 또는 불화마그네슘(MgFx)을 포함하는 비도전성 재료로 형성된다. 일 변화예에서, 전류 제한층은 분산 브레그 반사경(DBR)을 포함할 수 있고, 분산 브레그 반사경은 굴절률이 다른 절연 재료가 적층된 것이다. 발광소자의 광 추출 효율을 향상시키는 향상시키기 위하여, 전류 제한층이 활성층(212)이 방출하는 광선에 대해 80% 이상의 광 반사율을 갖는다.
절연 반사 구조(500)는 반도체 적층(20), 제1 접촉전극(41) 및 제2 접촉전극(42)을 커버하여, 활성층(212)으로부터의 광을 기판(10)의 일측(예를 들면, 기판(10)의 하부면(105))으로 반사시키도록 한다. 본 실시예에서, 광선에 대한 금속 반사막의 흡수를 감소시키기 위해, 절연 반사 구조(500)는 절연성 재료를 포함한다. 절연 반사 구조(500)는 단층 또는 다층으로 형성될 수 있으나, 바람직하게는 다층 구조이다. 구체적으로, 절연 반사 구조(500)는 보호층(50), 반사층(51) 및/또는 클래딩층(52)이 순서대로 적층되어 구성되고, 반사층(51)은 DBR(Distributed Bragg Reflector，DBR)구조를 포함한다.
본 발명의 일 변화예에서, 보호층(50), 반사층(51) 및 클래딩층(52) 중의 하나 이상은 생략될 수 있다. 즉, 절연 반사 구조(500)는 보호층(50), 반사층(51) 및 클래딩층(52) 중의 어느 한층 또는 어느 두 층을 포함할 수 있다.
본 발명의 일 변화예에서, 보호층(50) 및 클래딩층(52) 중의 하나 이상은 다층막을 포함할 수 있다. 바람직하게는, 클래딩층(52)은 반사층(51)과 연결된 산화규소막 및 산화규소막 상에 위치하는 질화규소막을 포함한다.
절연 반사 구조(500)는 제1 접촉전극(41)을 노출시키도록 제1 절연 반사 구조 개구(510) 및 제2 접촉 전극(42)을 노출시키도록 제2 절연 반사 구조 개구(502)를 포함한다. 제1 전극 패드(61)는 제1 접촉전극(41)과 접촉하도록 제1 절연 반사 구조 개구(510)를 커버하고, 제1 반도체층(211)과 전기적 연결을 형성한다. 제2 전극패드(62)는 제2 접촉전극(42)과 접촉하도록 제2 절연 반사 구조 개구(520)를 커버하고, 제2 반도체층(213)과 전기적 연결을 형성한다.
본 발명의 일 변화예에서, 제1 접촉전극(41) 및 제2 접촉전극(42) 중의 하나 이상은 생략될 수 있다. 제1 절연 반사 구조 개구(501)는 제2 반도체층(211)을 노출시키고, 및/또는 제2 절연 반사 구조 개구(502)는 도전층(30)을 노출시킨다. 제1 전극패드(61)는 제1 반도체층(211)과 접촉하도록 제1 절연 반사 구조 개구(501)를 커버하고, 및/또는 제2 전극패드(62)는 도전층(30)과 접촉하도록 제2 절연 반사 구조 개구(502)를 커버한다.
제1 접촉전극(41)，제2 접촉전극(42)，제1 전극패드(61) 및 제2 전극패드(62)는 크롬(Cr), 티타늄(Ti), 텅스텐(W), 금(Au), 알루미늄(Al), 인듐(In), 주석(Sn), 니켈(Ni), 백금(Pt), 은(Ag) 등 금속 또는 이들의 합금과 같은 금속 재료를 포함한다. 제1 전극패드(61) 및 제2 전극패드(62)는 단층 또는 다층으로 구성될 수 있다. 예를 들면, 제1 전극패드(61) 또는 제2 전극패드(62)는 Al/Pt 층, Ti/Au층, Ti/Pt/Au층, Cr/Au층, Cr/Pt/Au층, Ni/Au층, Ni/Pt/Au층, Cr/Al/Ti/Pt층, Ti/Al/Ti/Pt/Ni/Pt층, Cr/Al/Ti/Al/Ni/Pt/Au층, Cr/Al/Cr/Ni/Au층 또는 Ag/NiTi/TiW/Pt층을 포함할 수 있다. 제1 전극패드(61) 및 제2 전극패드(62)는 외부 전원이 제1 반도체층(211) 및 제2 반도체층(213)에 전류를 공급하는 전류 경로로 사용될 수 있다. 제1 전극패드(61) 및 제2 전극패드(62)가 복수의 층을 포함하는 실시예에서, 제1 전극패드(61) 및 제2 전극패드(62)의 외부 전원과 연결되는 금속 구조는 금(Au) 및 주석(Sn) 또는 주석(Sn) 및 은(Ag)의 여러층이 겹쳐서 이루어지거나 또는 금(Au)을 제1 전극패드(61) 및 제2 전극패드(62)의 최외층 금속층으로 할 수 있고, 금(Au) 또는 은(Ag)의 두께 또는 조성비는 주석(Sn)의 0.25%~2.25%이다. 제1 접촉전극(41), 제2 접촉전극(42), 제1 전극패드(61) 및/또는 제2 전극패드(62)는 1~100㎛, 바람직하게는 1.2~60㎛, 가장 바람직하게는 1.5~6㎛의 두께를 가진다. 일 실시예에서, 제1 전극패드(61) 및/또는 제2 전극패드(62)는 두께가 3.5~8.5㎛인 주석(Sn)의 금속층을 포함한다. 일 실시예에서, 제1 전극패드(61) 및/또는 제2 전극패드(62)는 두께가 8~10㎛인 주석은(SnAg)의 금속층을 포함한다.
상술한 바와 같이, 절연 반사 구조(500)가 반도체 적층(20), 제1 접촉전극(41) 및 제2 접촉전극(42)등 요철 구조를 커버하므로, 반도체 적층(20), 제1 접촉전극(41) 및 제2 접촉전극(42) 사이의 높이차는 절연 반사 구조(50)의 도금막 품질에 영향을 줄 수 있다. 예를 들면, 절연 반사 구조(500)가 반도체 적층(20)을 커버할 경우, 반도체 적층(20)의 측면과 기판(10)의 상부면(100)의 연결된 곳에서, 절연 반사 구조(500)에 파단면(미도시)이 쉽게 형성되므로, 외부 수증기가 파단면을 따라 반도체 적층(20)에 침투하여 소자의 신뢰성을 저하시킨다.
상기 파단면의 문제를 개선하기 위하여, 본 실시예에서는, 화학 기상 증착(CVD)를 이용하므로 피복성이 바람직한 도금막 특성을 가지며, 바람직하게는 화학 기상 증착(chemical vapor deposition，CVD), 더욱 바람직하게는, PECVD(plasma enhanced chemical vapor deposition)에 의해 보호층(50) 및 클래딩층(52)을 형성한다.
발명의 일 변화예에서, 보호층(50) 및 클래딩층(52) 중 하나 이상은 원자층 증착법에 의해 형성될 수 있다.
보호층(50)의 재료는 산화 규소를 포함하고, 바람직하게는 0.2㎛~2㎛의 두께를 가진다. 만약 보호층(50)의 두께가 0.2㎛보다 작으면, 보호층(50)은 제1 접촉전극(41) 및 제2 접촉전극(42)을 완전히 피복할 수 없다. 만약 보호층(50)의 두께가 2㎛보다 크면, 제1 절연 반사 구조 개구(501) 및 제2 절연 반사 구조 개구(502)를 형성할 경우, 제조 공정의 시간과 비용이 더 증가할 수 있다.
클래딩층(52)의 재료는 Al2O3과 같은 금속 산화물 또는 SiN, SiOx 또는 SiOxNy와 같은 질화물, 산화물, 질산화물을 포함한다. 발명의 일 변화예에서, 클래딩층(52)은 상기 재료에 의해 단층 구조를 형성하거나 또는 상기 재료의 조합에 의해 다층 구조를 형성할 수 있다. 클래딩층(52)은 0.5㎛ ~ 2.5㎛의 두께를 가지는 것이 바람직하다.
반사층(51)은 보호층(50) 및 클래딩층(52)의 사이에 형성된다. 반사층(51)은 굴절율이 다른 2종 이상의 재료를 포함하고, 교대로 적층되어 분산 브레그 반사경(DBR)구조를 형성하여, 특정 파장의 광을 선택적으로 반사할 수 있다. 예를 들면, SiO2/TiO2또는 SiO2/Nb2O5등 층을 적층하여 반사율이 높은 절연 반사 구조를 형성할 수 있다. SiO2/TiO2 또는 SiO2/Nb2O5가 분산 브레그 반사경(DBR) 구조를 형성할 경우, 분산 브레그 반사경(DBR) 구조의 각 층은 활성층(212)에서 방출되는 광의 파장의 1/4의 광학 두께의 1배 또는 정수배로 설계된다. 분산 브레그 반사경(DBR) 구조의 각 층의 두께는 λ/4의 1배 또는 정수배인 것을 기반으로 ±30%의 편차를 가질 수 있다. 분산 브레그 반사경(DBR) 구조의 각 층의 두께가 반사율에 영향을 줄 수 있으므로, 분산 브레그 반사경(DBR) 구조의 각 층의 두께를 안정적으로 제어하기 위하여 전자빔 증착(E-beam evaporation)을 이용하여 반사층(51)을 형성하는 것이 바람직하다.
도 1은 복수의 발광소자(1)가 형성된 웨이퍼의 개략도이다. 레이저 및/또는 커터로 다이싱 영역(1001)을 절단하여, 복수의 발광소자(1)가 형성된 웨이퍼를 개별 발광소자(1)로 분리할 때, 레이저 및/또는 커터의 물리적 충격력은 발광소자(1) 가장자리의 절연 반사 구조(500), 특히 반사층(51)에 균열을 발생시키기 쉽다. 또한, 일단 균열이 반도체 적층(20)에 확산되면, 외부 수증기가 균열을 따라 반도체 적층(20) 내부에 쉽게 침투하여 소자의 신뢰성을 저하시킨다.
상기 문제를 해결하기 위해, 발광소자(1)는 다이싱 스트리트(10d)를 포함하고, 다이싱 스트리트(10d)는 웨이퍼 절단 시의 다이싱 영역(1001)의 일부분이다. 다이싱 스트리트(10d)는 다이싱 영역(1001)의 웨이퍼 절단 공정 후, 발광소자(1)에 남는 영역이다. 다이싱 스트리트(10d)는 기판(10)의 측변(10S)과 반도체 적층(20)의 측변(20S) 사이에 위치하고, 다이싱 스트리트(10d)는 0.1㎛~50㎛, 바람직하게는 30㎛미만, 더욱 바람직하게는 15㎛미만의 너비를 포함한다. 다이싱 스트리트(10d)는 기판(10)의 상부면(100)을 노출시키고, 반도체 적층(20)을 둘러싸도록, 발광소자(1)의 주변에 위치한다. 본 실시예에서, 다이싱 스트리트(10d)에 위치하는 기판(10)은 기판(10)의 상부면(100)에 연결되는 경사면(101)을 더 포함한다. 경사면(101)에 비하면, 상부면(100)은 대략 수평면이다. 발광소자(1)의 평면도에서 볼 때, 다이싱 스트리트(10d)는 제1 표면적을 포함하고, 반도체 적층(20)은 제2 표면적을 포함하며, 제1 표면적과 제2 표면적의 비는 10 ~ 50%이다. 발광소자(1)의 측면도에서 볼 때, 도 2에 도시한 바와 같이, 다이싱 스트리트(10d)에 위치하는 절연 반사 구조(500)는 기판(10)의 상부면(100)에 직접 접촉한다.
일 변화예에서, 제1 전극패드(61) 및 제2 전극패드(62)가 배치되도록, 메사(211a)가 많은 면적을 갖게 하기 위하여, 반도체 적층(20)의 측변(20S)과 기판(10)의 상부면(100) 사이는 70도 ~ 110도, 바람직하게는 80도 ~ 100도, 더욱 바람직하게는 85도 ~ 95도의 각도를 포함한다.
일 변화예에서, 반도체 적층(20)의 측변(20S)을 피복하는 반사층(51)의 필름 품질을 개선하고, 반사층(51)에 균열이 발생하는 결함을 방지하기 위해, 반도체 적층(20)의 측변(20S)과 기판(10)의 상부면(100) 사이는 10도 ~ 50도, 바람직하게는 20도 ~ 40도, 더욱 바람직하게는 25도 ~ 35도의 각도를 포함한다. 다른 일 변화예에서, 측변(20S)은 서로 다른 경사도를 가진 경사면으로 구성될 수 있다. 기판(10)의 상부면(100)에 가까운 경사면은 기판(10)의 상부면(100)과 떨어진 경사면(100)에 비해 가파르다. 예를 들면, 기판(10)의 상부면(100)과 직접 접촉하는 경사면과 기판(10)의 상부면(100) 사이는 50도 ~ 70도의 각도를 포함한다. 기판(10)의 상부면(100)과 떨어진 경사면과 상부면(100)에 평행한 수평면 사이는 30도 ~ 50도의 각도를 포함한다.
본 실시예에서, 도 2에 도시한 바와 같이, 보호층(50)은 기판(10)의 경사면(101)을 커버한다. 반사층(51)은 불균일부(511)를 포함한다. 불균일부(511)는 기판(10)의 경사면(101)을 전부 또는 일부를 커버한다. 불균일부(511)는 복수의 필름층을 포함하고, 복수의 필름층 중 하나의 말단은 쐐기 형상을 포함한다. 복수의 필름층 중 하나의 말단은 기판(10)을 향한 일 방향으로 점차 감소하는 두께를 포함한다. 보호층(50) 및/또는 클래딩층(52)의 하나의 말단은 쐐기 형상을 포함하고, 보호층(50) 및/또는 클래딩층(52)의 하나의 말단의 두께는 기판(10)을 향하는 일 방향으로 점차 감소한다.
도 3은 도 1의 발광소자(1)의 위치(C)의 부분 단면도이다. 도 4는 도 1의 발광소자(1)의 위치(C) 및 도 3의 SEM사진이다. 도 2, 도 3 및 도 4에 도시한 바와 같이, 기판은 기판(10)의 복수의 측변(10S)에 위치하는 제1 조화부(103)를 포함한다. 기판은 기판(10)의 경사면(101)에 위치하고, 제1 조화부(103)와 떨어져 있는 제2 조화부(104)를 선택적으로 포함할 수 있다.
발명의 일 실시예에서, 도 2 및 도 3에 도시한 바와 같이, 절연 반사 구조(500)를 형성하기 전, 원자층 증착법을 통해 기판(10)의 상부면(100) 및 반도체 적층(20)의 표면(20ts)에 치밀층(54)을 형성하여, 기판(10)의 상부면(100) 및 반도체 적층(20)의 표면(20ts)을 직접 피복하도록 한다. 치밀층(54)의 재료는 산화규소, 산화알루미늄, 산화하프늄, 산화지르코늄, 산화이트륨, 산화란탄, 산화탄탈륨, 질화규소, 질화알루미늄 또는 질산화규소를 포함한다. 본 실시예에서, 치밀층(54)과 반도체 적층(20)이 연결되는 계면은 금속 원소 및 산소를 포함하고, 그중 금속 원소는 알루미늄, 하프늄, 지르코늄, 이트륨, 란타늄 또는 탄탈륨을 포함한다. 치밀층(54)은 400Å~2000Å, 바람직하게는 800Å~1600Å, 더욱 바람직하게는 1000Å~1400 Å의 두께를 포함한다.
원자층 증착법(atomic layer deposition)에 의해 형성된 필름은 우수한 스텝 커버리지와 두께 균일성을 가지며, 비교적 높은 치밀도를 가진다. 이러한 특성을 이용하여 기판(10) 및 반도체 적층(20) 상에 핀홀이 없는 치밀층(54)을 컨포멀하게 형성한다. 원자층 증착법(atomic layer deposition)으로 형성된 치밀층(54)은 수증기가 기판(10) 및 반도체 적층(20) 사이의 갭 또는 반도체 적층(20) 표면 상의 공극을 따라 반도체 적층(20)에 침투하는 것을 방지할 수 있다.
발명의 일 변화예에서(미도시), 치밀층(54) 및 보호층(50)은 쌍을 이루면서 여러 번 적층된 후, 보호층(50)에 의해 반사층(51)에 연결된다.
도 5a 내지 도 5f는 본 발명의 일 실시예에 의해 개시된 복수의 발광소자(1)의 제조 방법이다. 이하 설명의 편의를 위해, 도 5a 내지 도 5f는 도 1의 절단선A-A'에 따른 구조 및 위치(D)를 통해 설명하고, 일부 도면은 적절하게 생략될 수 있다. 도 5a에 도시한 바와 같이, 상부면(100), 하부면(105) 및 상부면(100)에서 돌출된 복수의 돌출부(11)를 포함하는 기판(10)을 제공한다. 기판(10)에 완충층(미도시) 및 반도체 적층(20)을 형성하고, 반도체 적층(20)은 제1 반도체층(211), 제2 반도체층(213) 및 제1 반도체층(211)과 제2 반도체층(213) 사이에 형성된 활성층(212)을 포함한다.
도 5b에 도시한 바와 같이, 반도체 적층(20) 주변의 일부 제1 반도체층(211), 제2 반도체층(213) 및 활성층(212)을 에칭으로 제거하여, 메사(211a)와 제1 전기적 접촉영역(211b)을 형성하여 제1 반도체층(211)을 노출시키고, 다이싱 영역(1001)을 형성하여 기판(10)을 노출시킨다. 본 실시예에서, 평면도에서 보면, 도 1에 도시한 바와 같이, 다이싱 영역(1001)은 반도체(20)를 복수의 발광 영역으로 나눈다. 메사(211a)는 각 복수의 발광 영역의 반도체 적층(20)의 주변을 연속적으로 둘러싸고, 또한 대략 사각형이다. 복수의 발광 영역을 분리하여 개별 발광 소자를 형성하기 위하여, 다이싱 영역(1001)은 발광소자에 손상을 입히지 않고, 동시에 충분한 발광 면적을 보존하도록, 일정한 너비가 필요하며, 바람직하게는 1㎛~150㎛이며, 더욱 바람직하게는 5㎛~50㎛이다.
도 5c에 도시한 바와 같이, 제1 전기적 접촉영역(211b)에 제1 접촉 전극(41)을 형성한다. 제2 반도체층(213)에 도전층(30) 및/또는 제2 접촉 전극(42)을 형성한다.
도 5d에 도시한 바와 같이, 레이저 다이싱 및/또는 에칭 공정에 의해 다이싱 영역(1001)의 기판(10)에 경사면(101)을 구비한 오목부(1000v)를 형성한다. 측면도에서, 오목부(1000v)는 삼각형, 다각형 또는 불규칙한 형상을 포함한다. 일 실시예에서, 레이저 다이싱 및/또는 에칭 공정에 의해 다이싱 영역(1001)의 기판(10)에 경사면(101)을 구비한 오목부(1000v)를 형성하는 단계는, 제2 접촉 전극(41) 및 제2 접촉 전극(42)을 형성하는 단계 이전으로 앞당길 수 있다.
본 발명의 일 실시예에서, 오목부(1000v)를 형성하는 단계 이전에, 먼저 절연 반사 구조(500)를 형성한다. 기판(10)이 사파이어 기판일 경우, UV파장 범위 내에 포함된 레이저(예를 들면 266nm, 343nm, 또는 355nm)에 의해, 다이싱 영역(1001)에서 절연 반사 구조(500) 및 기판(10)을 절단 및 용융시켜, 경사면(101)을 구비한 오목부(1000v)를 형성할 수 있다. 용융 후의 기판(10)은 잔류물을 생성할 수 있으며, 잔류물은 알루미늄(Al), 산소(O), 규소(Si), 티타늄(Ti) 및/또는 탄소(C)를 포함할 수 있다. 일 실시예에서, 잔류물은 경사면(101)에 부착된다. 본 실시예에서, 레이저에 의해 용융된 경사면(101)은 조화면을 포함한다. 레이저에 의해 오목부(1000v)를 절단 형성하는 일 예에서, 제2 조화부(10)는 기판(10)의 경사면(101)에 형성된다. 일 실시예에서, 잔류물은 제2 조화부(104)를 가진 경사면(101)에 부착된다.
발명의 일 실시예에서, 에칭 공정은 습식 에칭에 의해 실시될 수 있으며, 에칭액은 염산(HCl), 질산(HNO3), 수산화칼륨(KOH), 황산(H2SO4), 인산(H3PO4) 또는 상기 용액의 조합을 포함한다. 에칭 공정의 온도는 약 200 ~ 300℃이다. 발명의 다른 일 실시예에서, 에칭 공정은 건식 에칭에 의해 실시될 수 있으며, 예를 들면 플라즈마 에칭, 여기 상태 이온 에칭, ICP(inductively coupled plasma) 또는 ECCP(Enhanced Capacitively Coupled Plasma) 에칭을 포함한다. 에칭에 의해 오목부(1000v)를 형성하는 일 예에서, 제2 조화부(104)는 기판(10)의 경사면(101)에 형성된다.
이어서 반도체 적층(20), 다이싱 영역(1001) 및 오목부(1000v)에 보호층(50)을 형성한다. 보호층(50)의 재료는 산화알루미늄(Al2O3), 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiOxNy)를 포함한다. 보호층(50)은 0.2㎛ ~ 2㎛의 두께를 가지는 것이 바람직하다. 만약 보호층(50)의 두께가 0.2㎛보다 작으면, 보호층(50)은 반도체 적층(20) 및 오목부(1000v) 상에서 높이차를 가진 구조를 완전히 피복하기에 충분하지 않다. 만약 보호층(50)의 두께가 2㎛보다 크면, 후속 패턴화 에칭 공정의 시간을 증가시킬 수 있다. 화학 기상 증착(CVD)은 전자빔 증착(E-beam evaporation) 또는 물리적 기상 증착(physical vapor deposition)에 비해 높이차를 가진 구조를 더욱 쉽게 커버한다. 반도체 적층(20) 및 오목부(1000v) 상에서 높이차를 가진 구조를 완전히 커버하기 위하여, 보호층(50)은 화학 기상 증착(chemical vapor deposition)에 의해 형성하는 것이 바람직하며, PECVD(plasma enhanced chemical vapor deposition)에 의해 형성하는 것이 더욱 바람직하다.
도 5e에 도시한 바와 같이, 보호층(50) 상에 반사층(51)을 형성한다. 본 실시예에서, 반사층(51)은 굴절율이 다른 2종 이상의 재료를 포함하고, 교대로 적층되어 분산 브레그 반사경(DBR)구조를 형성하여, 특정 파장의 광을 선택적으로 반사할 수 있다. 예를 들면, SiO2/TiO2또는 SiO2/Nb2O5등 층을 적층하여 반사율이 높은 절연 반사 구조를 형성할 수 있다. SiO2/TiO2 또는 SiO2/Nb2O5가 분산 브레그 반사경(DBR) 구조를 형성할 경우, 분산 브레그 반사경(DBR) 구조의 적어도 하나의 층은 특정 파장의 1/4의 1배 또는 정수배의 광학 두께, 특정 파장의 1/4보다 큰 1배 또는 정수배, 또는 특정 파장의 1/4보다 작은 1배 또는 정수배의 광학 두께를 갖도록 설계되고, SiO2/TiO2 또는 SiO2/Nb2O5의 쌍은 바람직하게는 4 ~ 30쌍이다. 만약 SiO2/TiO2 또는 SiO2/Nb2O5의 쌍이 상기 범위보다 작으면, 분산 브레그 반사경(DBR) 구조의 반사율이 바람직하지 않고, 만약 SiO2/TiO2 또는 SiO2/Nb2O5의 쌍이 상기 범위보다 크면, 분산 브레그 반사경(DBR) 구조의 두께가 너무 두꺼워진다. 분산 브레그 반사경(DBR) 구조의 각 층의 두께를 정확히 제어하기 위하여, 전자빔 증착(E-beam evaporation)에 의해 반사층(51)을 형성하는 것이 바람직하다. 발명의 일 실시예에서, 반사층(51)은 바람직하게는 1㎛ ~ 6㎛의 두께를 가지며, 더욱 바람직하게는 2㎛ ~ 4㎛의 두께를 가지며, 예를 들면 3.5㎛이다.
도 5e에 도시한 바와 같이, 전자빔 증착(E-beam evaporation)은 높이차가 있는 구조에 대한 커버성이 좋지 않으므로, 반사층(51)이 전자빔 증착(E-beam evaporation)에 의해 다이싱 영역(1001)에 형성될 경우, 반사층(51)은 오목부(1000v)를 완전히 커버할 수 없으므로, 오목부(1000v)에 공극(1000)이 형성되고, 선분X-X'에 따른 단면의 차단면(1000s)이 공극(1000) 상방의 반사층(51)에 형성된다.
반사층(51)의 분산 브레그 반사경(DBR) 구조를 보호하고, 분산 브레그 반사경(DBR) 구조의 반사율을 증가시키기 위해, 반사층(51) 상에 클래딩층(52)을 형성한다. 반사율을 증가시키는 효과를 실현하기 위해, 클래딩층(52)의 두께는 바람직하게는 0.5㎛보다 크고, 더욱 바람직하게는, 클래딩층(52)의 두께는 0.1 ~ 2.5㎛, 바람직하게는 0.2 ~ 2㎛, 더욱 바람직하게는 0.5 ~ 1.5㎛이다. 반사층(51)의 표면을 완전히 커버하기 위하여, 클래딩층(52)은 화학 기상 증착(chemical vapor deposition)에 의해 형성하는 것이 바람직하고, PECVD에 의해 형성하는 것이 더욱 바람직하다.
복수의 발광소자가 형성된 웨이퍼를 개별 발광소자로 분리할 때, 레이저 및/또는 커터를 사용하여 분할할 수도 있고, 단독으로 화학적 에칭 공정에 의해 완성하거나 또는 동시에 레이저 및/또는 커터를 보조하여 분할할 수도 있다. 레이저를 사용하여 웨이퍼를 분할할 경우, 스텔스 레이저를 사용하여 절단할 수 있으며, 기판(10) 내부로부터 웨이퍼를 분할하므로, 파편, 반도체 재료가 손실되는 문제를 방지할 수 있다. 예를 들면, 기판(10)의 하부면에 입사되는 일 방향에서, 기판(10)의 상부면(100)과 하부면(105) 사이에 레이저의 초점을 맞춰, 기판(10) 내에서 다이싱 영역(1001)을 따라 복수의 손상 영역을 형성하나, 기판(10)의 상부면(100)과 하부면(105)을 손상시키지 않는다. 이어서, 물리적 충격력을 이용하여, 복수의 손상 영역을 따라, 기판의 상부면, 하부면의 연신 방향으로 벽개면을 형성한다. 연신된 벽개면 및 반사층(51)의 차단면에 의해, 복수의 발광소자(1)가 형성된 웨이퍼를 개별 발광소자(1)로 분리한다. 분리 후의 발광소자 측변(10S)에서, 복수의 손상 영역 부분에 제1 조화부(103)를 구성한다. 직접 커터로 분할하는 것에 비해, 스텔스 레이저 절단은 다이싱 스트리트에 필요한 폭을 감소시킨다.
도 5E에 도시한 바와 같이, 리소그래피, 에칭 공정을 통해 보호층(50), 반사층(51) 및 클래딩층(52)에 제1 접촉 전극(41)를 노출시키도록 절연 반사 구조 개구(501), 및 제2 접촉 전극(42)을 노출시키도록 제2 절연 반사 구조 개구(502)를 형성한다. 이어서, 제1 절연 반사 구조 개구(501)에 제1 전극 패드(61)를 형성하고, 제2 절연 반사 구조 개구(502)에 제2 전극 패드(62)를 형성한다.
도 6은 도 1의 위치(D) 및 도 5E의 위치(D)에 도시된 구조의 SEM사진이다. 도 6에 도시한 바와 같이, 기판은 상부면(100)에서 돌출된 하나 또는 복수의 돌출부(11)를 포함한다. 절연 반사 구조(500)는 보호층(50), 반사층(51) 및 클래딩층(52)을 포함한다. 보호층(50), 반사층(51) 및/또는 클래딩층(52)은 기판(10)의 복수의 돌출부(11)에 대응되는 표면 윤곽을 포함한다. 돌출부(11)와 기판(10)의 상부면(100) 사이의 높이차로 인해, 보호층(50), 반사층(51) 및/또는 클래딩층(52)은 기판(10)의 돌출부(11) 중 하나와 기판(10)의 상부면(100) 사이의 연결부(P)에 대응되는 파단면(515)을 포함한다.
도 5e에 도시한 바와 같이, 기판(10)의 손상 영역(예를 들면 제1 조화부(103)) 및 선분X-X'에 따른 반사층(51)의 차단면(1000s)을 따라, 물리적 충격력을 이용하여 기판(10) 및 절연 반사 구조(500)를 분할하여, 도 5f에 도시된 복수의 발광소자(1)를 형성한다. 도 5f에 도시한 바와 같이, 보호층(50)은 기판(10)의 경사면(101)을 커버한다. 반사층(51)은 불균일부(511)를 포함한다. 불균일부(511)는 기판(10)의 경사면(101)을 전부 또는 일부 커버한다. 불균일부(511)는 복수의 필름층을 포함하고, 복수의 필름층 중 하나의 말단은 쐐기 형상을 포함한다. 복수의 필름층 중 하나의 말단은 기판(10)을 향한 일 방향으로 점차 감소하는 두께를 포함한다. 보호층(50) 및/또는 클래딩층(52)의 하나의 말단은 쐐기 형상을 포함하고, 보호층(50) 및/또는 클래딩층(52)의 하나의 말단의 두께는 기판(10)을 향하는 일 방향으로 점차 감소한다.
도 7은 본 발명의 일 실시예에 개시된 발광소자(1g)의 평면도이다. 도 8은 도 7의 절단선Y-Y'에 따른 발광소자(1g)의 단면도이다. 본 실시예에서, 발광소자(1g)의 도 1 내지 도 6의 발광소자(1)와 동일한 명칭, 부호를 갖는 구조는 동일한 구조이며, 동일한 재료 또는 동일한 기능을 가지는 것을 의미하므로, 여기서는 설명을 적당하게 생략하거나 반복하지 않는다.
발광소자(1g)는 상부면(100) 및 측변(10S)을 포함하는 기판(10); 기판(10)의 상부면(100)에 위치하고, 제1 반도체층(211), 활성층(212) 및 제2 반도체층(213)을 포함하는 반도체 적층(20); 반도체 적층(20)을 둘러싸고 기판(10)의 상부면을 노출시키는 다이싱 스트리트(10d); 제2 반도체층(213) 상에 위치하는 도전층(30); 도전층(30) 및 제2 반도체 적층(213) 사이에 위치하는 전류 차단층(31); 반도체 적층(20) 및 다이싱 스트리트(10d)를 커버하고, 제1 절연 반사 구조 개구(501) 및 제2 절연 반사 구조 개구(502)를 포함하는 절연 반사 구조(500); 제1 반도체 적층(211)에 전기적으로 연결되도록 제1 절연 반사 구조 개구(501)를 커버는 제1 전극패드(61); 및 제2 반도체 적층(213)에 전기적으로 연결되도록 제2 절연 반사 구조 개구(502)를 커버하는 제2 전극 패드(62)를 포함한다.
발광소자(1g)는 도 7에 도시된 바와 같이 정방형 또는 장변 및 단변을 가진 장방형일 수 있다. 발광소자(1g)의 어느 한 변은 적어도 50㎛보다 크나, 260㎛를 초과하지 않는다. 발광소자(1g)의 최장변이 200㎛보다 작은 일 예에서, 제1 전극 패드(61) 및 제2 전극 패드(62) 사이의 간격은 적어도 10㎛보다 크나, 45㎛를 초과하지 않는다. 발광소자(1g)의 최장변이 200㎛보다 큰 일 예에서, 제1 전극 패드(61) 및 제2 전극 패드(62) 사이의 간격은 적어도 50㎛보다 크나, 150㎛를 초과하지 않는다.
발광소자(1g)의 최장변이 200㎛보다 큰 일 예에서, 발광소자(1g)는 제1 반도체층(211) 상에 위치하는 제1 접촉 전극(41) 및 반도체층(30) 상에 위치하는 제2 접촉 전극(42)을 더 포함한다. 발광소자(1g)의 최장변이 200㎛보다 작은 일 예에서, 발광소자(1g)는 제1 접촉 전극(41) 및 제2 접촉 전극(42)을 포함하지 않을 수 있다.
제2 접촉 전극(42)은 제2 접촉부(420), 제2 연결부(421) 및 제2 연결부(421)로부터 제2 접촉부(420)와 멀어지는 방향으로 연신되는 하나 또는 복수의 제2 연신부(422)를 포함한다. 제2 연결부(421)의 너비(W1)는 제2 연신부(422)의 너비(W2)보다 크거나 같다. 복수의 제2 연신부(422)의 끝단들은 최단거리(S)만큼 이격된다.
제2 연결부(421)의 길이(E)와 최단거리(S)의 비는 0.05 ~ 0.12이다. 발광소자(1g)의 평면도에서 볼 때, 제2 연결부(421)와 제2 전극 패드(62)의 최단 거리(L1)는 제2 연결부(421)와 제1 전극 패드(61)의 최단 거리(L2)보다 작거나 같을 수 있다.
발광소자(1g)의 두께는 50㎛ ~ 110㎛일 수 있고, 바람직하게는 70㎛ ~ 90㎛이다. 도 7에 도시한 바와 같이, 가로 방향(X축)으로 노출된 기판의 너비(d3 또는 d4)와 세로 방향(Y축)으로 노출된 기판의 너비(d1 또는 d2)는 동일할 수도 있고, 상이할 수도 있다. 노출된 기판의 너비(d1, d2, d3 또는 d4)는 적어도 4㎛보다 크나, 10㎛를 초과하지 않는다.
도 9a는 본 발명의 일 실시예에 개시된 도 7의 X축에서 볼 때의 발광소자(1g)의 측면도이다. 도 9b는 본 발명의 일 실시예에 개시된 도 7의 Y축에서 볼 때의 발광소자(1g)의 측면도이다. 일 실시예에서, 도 7 및 도 9a에 도시한 바와 같이, 제1 전극 패드(61) 및 제2 전극 패드(62)는 발광소자(1g)의 제1 측(E1) 및 제2 측(E2)에 각각 근접한다. 발광소자(1g)의 제3 측(E3) 또는 제4 측(E4)에서 볼 때, 기판(10)의 측면(P3)의 양 측변(S1, S2)는 기판(10)의 하부면(105)에 대해 경사진다. 도 7 및 도 9b에 도시한 바와 같이, 발광소자(1g)의 제1 측(E1) 또는 제2 측(E2)에서 볼 때, 기판(10)의 측면(P1)의 양측(S3, S4)는 기판(10)의 하부면(105)에 대해 대략 수직이다. 측면(P1)의 격자면은 R면일 수 있고, 측면(P3)의 격자면은 M면 또는 A면일 수 있다. 노출된 기판의 너비(d1 또는 d2)는 노출된 기판의 너비(d3 또는 d4)보다 크다. R면은 비교적 쉽게 균열되는 면이므로, 측면(P1)은 하나의 제1 조화부(103)만 포함할 수 있다. M면 또는 A면은 비교적 쉽게 균열되지 않는 면이므로, 측면(P3)은 복수의 제1 조화부(103)를 포함할 수 있다. 즉, 여러 차례의 서로 다른 깊이의 스텔스 레이저 절단에 의해 절단 수율을 개선하고, 여러 차례의 서로 다른 깊이의 스텔스 레이저 절단에 대응하여 복수의 제1 조화부(103)를 형성한다.
도 9c는 본 발명의 일 실시예에 개시된 도 7의 X축에서 볼 때의 발광소자(1g)의 측면도이다. 도 9d는 본 발명의 일 실시예에 개시된 도 7의 Y축에서 볼 때의 발광소자(1g)의 측면도이다. 일 실시예에서, 도 7 및 도 9c에 도시한 바와 같이, 발광소자(1g)의 제3 측(E3) 또는 제4 측(E4)에서 볼 때, 기판(10)의 측면(P3)의 양 측변(S1, S2)은 기판(10)의 하부면(105)에 대해 수직이다. 도 7 및 도 9d에 도시한 바와 같이, 발광소자(1g)의 제1 측(E1) 또는 제2 측(E2)에서 볼 때, 기판(10)의 측면(P1)의 양측(S3, S4)은 기판(10)의 하부면(105)에 대해 경사진다. 측면(P1)의 격자면은 M면 또는 A면일 수 있고, 측면(P3)의 격자면은 R면일 수 있다. 노출된 기판 너비(d1 또는 d2)는 노출된 기판 너비(d3 또는 d4)보다 작다. R면은 비교적 쉽게 균열되는 면이므로, 측면(P3)은 제1 조화부(103)만을 포함할 수 있다. M면 또는 A면은 비교적 쉽게 균열되는 면이므로, 측면(P1)은 제1 조화부(103)만을 포함한다.
발명의 일 실시예에서, 발광소자(1g)의 임의의 장변과 임의의 단변의 길이의 비가 2를 초과하면, 예를 들어, 제3 측(E3)이 장변이고, 제1 측(E1)이 단변이며, 제3 측(E3)과 제1 측(E1)의 E3/E1 길이비가 2보다 크면, 기판(10)의 제3 측(E3)에 노출된 격자면은 R면이고, 기판(10)의 제1 측(E1)에 노출된 격자면은 M면 또는 A면이다.
도 10은 도 8의 발광소자(1g)의 위치(I)의 부분 단면도이다. 도 11은 도 8의 발광소자(1g)의 위치(I)의 SEM사진이다. 절연 반사 구조(500), 예를 들어 SiO2필름과 제2 접촉 전극(42)의 접착성을 향상시키기 위해, 제1 접촉 전극(41)은 제1 접합층(411) 및 제2 도전층(412)을 포함한다. 제1 절연 반사 구조 개구(501)를 에칭으로 형성할 때, 제1 접촉 전극(41)의 일부가 제거되면서 제1 오목부(410)가 형성된다. 일 실시예에서, 제1 오목부(410)는 제1 접합층(411)에 형성된다. 제1 오목부(410)의 저부(41b)와 제1 접촉 전극(41)의 상부(41t) 사이는 단차(H1)를 가진다. 단차(H1)는 20nm ~ 200nm이며, 바람직하게는 50nm ~ 150nm, 가장 바람직하게는 80nm ~ 100nm이다. 절연 반사 구조(500)의 일 측벽(501S)과 제1 오목부(410)의 측벽(410S) 사이는 연속적으로 연결되거나 또는 최소 간격(501d)를 가질 수 있다. 최소 간격(501d)은 5nm ~ 100nm이며, 바람직하게는 10nm ~ 50nm, 가장 바람직하게는 20nm ~ 30nm이다.
도 12는 도 8의 발광소자(1g)의 위치(II)의 부분 단면도이다. 도 13은 도 8의 발광소자(1g)의 위치(II)의 SEM사진이다. 절연 반사 구조(500), 예를 들면 SiO2필름과 제2 접촉 전극(42)의 접착성을 향상시키기 위해, 제2 접촉 전극(42)은 제2 접합층(423) 및 제2 도전층(424)을 포함한다. 제2 절연 반사 구조 개구(502)를 에칭으로 형성할 때, 제2 접촉 전극(42)의 일부가 제거되면서 제2 오목부(425)가 형성된다. 일 실시예에서, 제2 오목부(425)는 제2 접합층(423)에 형성된다. 제2 오목부(425)의 저부(42b)와 제2 접촉 전극(42)의 상부(42t)의 사이에는 단차(H2)를 가진다. 단차(H2)는 20nm~200nm이며, 바람직하게는 50nm~150nm이며, 가장 바람직하게는 80nm~100nm이다. 절연 반사 구조(500)의 일 측벽(502S)과 제2 오목부(425)의 측벽(420S)사이는 연속적으로 서로 연결될 수 있다. 절연 반사 구조(500)의 일 측벽(502S)과 제2 오목부(425)의 일 측벽(420S)사이는 연속적으로 연결되거나 또는 최소 간격(502d)를 가질 수 있다. 최소 간격(502d)은 5nm~10nm이며, 바람직하게는 10nm~50nm이며, 가장 바람직하게는 20nm~30nm이다.
제1 접합층(411)，제2 접합층(423)은 티타늄(Ti), 금(Au), 니켈(Ni), 백금(Pt)등 금속 또는 이들의 합금을 포함한다. 제1 도전층(412) 및 제2 도전층(424)은 크롬(Cr), 티타늄(Ti), 텅스텐(W), 금(Au), 알루미늄(Al), 인듐(In), 주석(Sn), 백금(Pt), 니켈(Ni), 은(Ag) 등 금속 또는 이들의 합금을 포함한다.
도 14는 발명의 일 실시예에 따른 발광 장치(2)의 개략도이다. 상술한 실시예의 발광 소자(1 또는 1g)를 플립칩 형식으로 패키징 기판(513)의 제1 패드(511), 제2 패드(512) 상에 설치한다. 제1 패드(511), 제2 패드(512) 사이는 절연 재료를 포함하는 절연부(53)에 의해 전기적으로 절연된다. 플립칩의 설치는 전극패드 형성면과 상대적인 성장 기판 측을 위로 하여 주요 광 추출면으로 설정한다. 발광 장치(2)의 광 추출 효율을 증가시키기 위해, 발광 소자(1 또는 1g)의 주변에 반사 구조(58)를 설치할 수 있다.
도 15는 발명의 일 실시예에 따른 발광 장치(3)의 개략도이다. 발광 장치(3)는 전구램프로서, 등갓(602), 반사경(604), 발광 모듈(610), 램프 베이스(612), 히트싱크(614), 연결부(616) 및 전기적 연결 소자(618)를 포함한다. 발광 모듈(610)은 캐리어부(606) 및 캐리어부(606) 상에 위치하는 복수개의 발광 유닛(608)을 포함하고, 복수개의 발광체(608)는 상술한 실시예의 발광 소자(1, 1g) 또는 발광 장치(2)일 수 있다.
본 발명의 상술한 실시예들은 본 발명을 설명하기 위한 것일 뿐, 본 발명의 범위를 한정하기 위한 것은 아니다. 본 발명에 대한 명백한 수정 또는 변경은 모두 본 발명의 정신과 범위를 벗어나지 않는다.
1, 1g: 발광소자
10: 기판
10d: 다이싱 스트리트
10S: 측변
100: 상부면
101: 경사면
103: 제1 조화부
104: 제2 조화부
105: 하부면
1000: 공극
1000s: 차단면
1000v: 오목부
1001: 다이싱 영역
11: 돌출부
20: 반도체 적층
20S: 측변
20ts: 표면
211: 제1 반도체층
211a: 메사
211b: 제1 전기적 접촉영역
212: 활성층
213: 제2 반도체층
30 : 도전층
41: 제1 접촉전극
41b: 저부
41t: 상부
410: 제1 오목부
410S: 측벽
411: 제1 접합층
412: 제1 도전층
42: 제2 접촉전극
42b: 저부
42t: 상부
420: 제2 접촉부
420S: 측벽
421: 제2 연결부
422 : 제2 연신부
423: 제2 접합층
424: 제2 도전층
425: 제2 오목부
50: 보호층
500: 절연 반사 구조
501: 제1 절연 반사 구조 개구
501d: 간격
501S: 측벽
502: 제2 절연 반사 구조 개구
502d: 간격
502S: 측벽
51: 반사층
510: 제1 패드
511: 불균일부
512: 제2 패드
513: 패키징 기판
515: 파단면
53 : 절연부
54: 치밀층
58: 반사 구조
61: 제1 전극패드
62: 제2 전극패드
602: 등갓
604: 반사경
606: 캐리어부
608: 발광체
610: 발광 모듈
612: 램프 베이스
614: 히트 싱크
616: 연결부
618: 전기적 연결 소자
d1, d2, d3, d4: 노출된 기판의 너비
E: 길이
E1: 제1 측
E2: 제2 측
E3: 제3 측
E4: 제4 측
H1, H2: 단차
L1，L2: 거리
P: 연결부
P1, P3: 측면
S: 거리
S1, S2, S3, S4: 측변
W1, W2: 너비

Claims (10)

  1. 상부면 및 측변을 포함하는 기판;
    상기 기판의 상부면에 위치하고, 제1 반도체층, 활성층 및 제2 반도체층을 포함하는 반도체 적층;
    상기 반도체 적층을 둘러싸고, 상기 기판의 상부면을 노출시키는 다이싱 스트리트;
    상기 반도체 적층 및 상기 다이싱 스트리트를 커버하는 보호층;
    분산 브레그 반사경 구조를 포함하고, 상기 보호층 상에 위치하는 반사층; 및
    상기 반사층을 커버하는 클래딩층;을 포함하고,
    상기 반사층은 상기 기판의 상기 측변에 인접한 불균일부를 포함하고, 상기 불균일부는 불균일한 두께를 포함하는, 발광소자.
  2. 제1항에 있어서,
    상기 반사층의 상기 불균일부는 복수의 필름층을 포함하고, 상기 복수의 필름층의 말단은 쐐기 형상을 포함하는, 발광소자.
  3. 제1항에 있어서,
    상기 반사층의 상기 불균일부는 복수의 필름층을 포함하고, 상기 복수의 필름층의 말단의 두께는 상기 기판을 향한 일 방향으로 점차 감소하는, 발광소자.
  4. 제1항에 있어서,
    상기 클래딩층의 말단은 쐐기 형상을 포함하는, 발광소자.
  5. 제1항에 있어서,
    상기 클래딩층의 말단의 두께는 일 방향으로 점차 감소하는, 발광소자.
  6. 제1항에 있어서,
    상기 기판의 상기 상부면은 수평면 및 상기 수평면에 연결되는 경사면을 포함하는, 발광소자.
  7. 제6항에 있어서,
    상기 보호층은 상기 기판의 상기 경사면을 커버하는, 발광소자.
  8. 제6항에 있어서,
    상기 반사층의 상기 불균일부는 상기 기판의 상기 경사면을 전부 또는 일부 커버하는, 발광소자.
  9. 제1항에 있어서,
    상기 기판은 상기 기판의 상기 측변에 위치하는 제1 조화부를 더 포함하는, 발광소자.
  10. 제6항에 있어서,
    상기 기판은 상기 기판의 상기 경사면에 위치하는 제2 조화부를 포함하고, 상기 제2 조화부는 상기 기판의 상기 측변에 위치하는, 발광소자.
KR1020210057110A 2020-05-04 2021-05-03 발광소자 KR20210135424A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063019948P 2020-05-04 2020-05-04
US63/019,948 2020-05-04

Publications (1)

Publication Number Publication Date
KR20210135424A true KR20210135424A (ko) 2021-11-15

Family

ID=78267682

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020210057110A KR20210135424A (ko) 2020-05-04 2021-05-03 발광소자
KR1020210057778A KR20210135426A (ko) 2020-05-04 2021-05-04 발광소자

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210057778A KR20210135426A (ko) 2020-05-04 2021-05-04 발광소자

Country Status (6)

Country Link
US (4) US11757077B2 (ko)
JP (1) JP2021177548A (ko)
KR (2) KR20210135424A (ko)
CN (2) CN113611783A (ko)
DE (1) DE102021111355A1 (ko)
TW (2) TW202143507A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202143507A (zh) * 2020-05-04 2021-11-16 晶元光電股份有限公司 發光元件
CN116995175B (zh) * 2023-09-21 2024-02-06 南昌凯捷半导体科技有限公司 一种Ag微棱镜反光结构同侧电极LED及其制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994205A (en) * 1997-02-03 1999-11-30 Kabushiki Kaisha Toshiba Method of separating semiconductor devices
JP4550457B2 (ja) * 2004-03-26 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4609983B2 (ja) * 2004-04-30 2011-01-12 ルネサスエレクトロニクス株式会社 電極パッドを備える素子
US8558247B2 (en) * 2011-09-06 2013-10-15 Toshiba Techno Center Inc. GaN LEDs with improved area and method for making the same
US8828759B2 (en) * 2011-12-06 2014-09-09 Cooledge Lighting Inc. Formation of uniform phosphor regions for broad-area lighting systems
JP6221926B2 (ja) * 2013-05-17 2017-11-01 日亜化学工業株式会社 半導体発光素子およびその製造方法
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
TWI614914B (zh) * 2014-07-11 2018-02-11 晶元光電股份有限公司 發光元件及其製造方法
US10497835B2 (en) * 2015-09-25 2019-12-03 Lg Innotek Co., Ltd. Light emitting device, light emitting element package, and light emitting device
US9851056B2 (en) * 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
TWI720053B (zh) * 2016-11-09 2021-03-01 晶元光電股份有限公司 發光元件及其製造方法
KR102601417B1 (ko) * 2017-09-28 2023-11-14 서울바이오시스 주식회사 발광 다이오드 칩
KR20200059756A (ko) * 2018-11-21 2020-05-29 서울바이오시스 주식회사 발광 소자 및 이를 포함하는 발광 모듈
BR112021015173A2 (pt) * 2019-01-31 2021-09-28 Seoul Viosys Co., Ltd. Diodo emissor de luz e dispositivo emissor de luz
US11380788B2 (en) * 2020-03-23 2022-07-05 Semiconductor Components Industries, Llc Structures and methods for source-down vertical semiconductor device
TW202143507A (zh) * 2020-05-04 2021-11-16 晶元光電股份有限公司 發光元件

Also Published As

Publication number Publication date
KR20210135426A (ko) 2021-11-15
US11705545B2 (en) 2023-07-18
CN113611783A (zh) 2021-11-05
US20210343906A1 (en) 2021-11-04
DE102021111355A1 (de) 2021-11-04
JP2021177548A (ja) 2021-11-11
US20230317898A1 (en) 2023-10-05
TW202143511A (zh) 2021-11-16
US11990575B2 (en) 2024-05-21
US20210343913A1 (en) 2021-11-04
CN113611784A (zh) 2021-11-05
TW202143507A (zh) 2021-11-16
US11757077B2 (en) 2023-09-12
US20230395765A1 (en) 2023-12-07

Similar Documents

Publication Publication Date Title
KR102606543B1 (ko) 발광 디바이스
US10403796B2 (en) Light emitting device and method of fabricating the same
TWI546983B (zh) 高效率發光二極體
US11990575B2 (en) Light-emitting device
US20150311400A1 (en) Light-emitting device
CN110797443A (zh) 发光元件
TWI789293B (zh) 發光元件
WO2023093446A1 (zh) 一种发光二极管芯片、发光装置
TWI625870B (zh) 製造半導體發光裝置的方法
TWI825465B (zh) 發光元件
US20220384687A1 (en) Light-emitting device
US20240162375A1 (en) Light-emitting device
TWI846638B (zh) 發光元件
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
US20240170610A1 (en) Light-emitting element, light-emitting module and display backlight unit
JP5682427B2 (ja) 発光素子
TW202422906A (zh) 發光元件
TW202410489A (zh) 發光元件
CN116885071A (zh) 发光二极管

Legal Events

Date Code Title Description
A201 Request for examination