CN104752575A - 一种发光二极管及其制造方法 - Google Patents

一种发光二极管及其制造方法 Download PDF

Info

Publication number
CN104752575A
CN104752575A CN201510126600.7A CN201510126600A CN104752575A CN 104752575 A CN104752575 A CN 104752575A CN 201510126600 A CN201510126600 A CN 201510126600A CN 104752575 A CN104752575 A CN 104752575A
Authority
CN
China
Prior art keywords
electrode
hole
type gan
layer
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510126600.7A
Other languages
English (en)
Other versions
CN104752575B (zh
Inventor
徐瑾
金迎春
徐盛海
谭劲松
吴克敏
胡引
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Corp
Original Assignee
HC Semitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Corp filed Critical HC Semitek Corp
Priority to CN201510126600.7A priority Critical patent/CN104752575B/zh
Publication of CN104752575A publication Critical patent/CN104752575A/zh
Application granted granted Critical
Publication of CN104752575B publication Critical patent/CN104752575B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure

Abstract

本发明公开了一种发光二极管，属于光电子制造技术领域，该发光二极管包括依次层叠的衬底、N型GaN层、量子阱层、P型GaN层、ITO导电膜、分布布拉格反射层以及绝缘层，还包括P电极和N电极，P电极中第一P电极夹持于ITO导电膜与分布布拉格反射层之间，第二P电极夹持于分布布拉格反射层与绝缘层之间，第三P电极设置在绝缘层上，三个P电极相接触，N电极中第一N电极设置于N极孔中并与N型GaN层接触，第二电极夹持于分布布拉格反射层与绝缘层之间，第三N电极设置在绝缘层上，三个N电极相接触，第一P电极与第一N电极间隔排列。该发光二极管中电流通道更短，增强了ITO的电流扩展效果。

Description

一种发光二极管及其制造方法
技术领域
本发明涉及光电子制造技术领域，特别涉及一种发光二极管及其制造方法。
背景技术
LED(Light Emitting Diode，发光二极管)广泛用于显示屏、背光和照明等领域，为了降低LED灯珠的成本，LED的驱动电流密度越来越大。普通的正装芯片由于导热效果差，在大电流密度下二极管器件的温度很高，容易导致二极管失效。为了满足超电流使用的趋势，很多厂家纷纷开始研制倒装LED。
目前，部分倒装LED包括依次层叠的衬底、N型GaN层、多量子阱层、P型GaN层、电流阻挡层、ITO(Indium tin oxide，氧化铟锡)电流扩展层、P型接触层以及P电极，N型GaN层与P型GaN层设置在衬底的同一侧，N型GaN层上还设置有N型接触层和N电极，采用DBR(Distributed Brag Reflector，分布布拉格反射)技术制作反射层，LED中P、N电极都是整块电极且相对设置。
然而，在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
由于P电极和N电极是相对设置的整块电极，导致P电极和N电极之间的距离较远，使得P区和N区之间的电流通道较长，在注入电流时会导致ITO的电流扩展效果相对较低。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种发光二极管及其制造方法，技术方案如下：
一方面，本发明实施例提供了一种发光二极管，所述发光二极管包括依次层叠的衬底、N型GaN层、量子阱层、P型GaN层、ITO导电膜、分布布拉格反射层以及绝缘层，还包括P电极和N电极，
所述发光二极管中设置有多个穿透所述ITO导电膜、所述P型GaN层、所述量子阱层后延伸至所述N型GaN层的N极孔，还设置有多个电流阻挡块，所述N极孔的孔周侧覆盖有部分所述分布布拉格反射层，所述分布布拉格反射层上设置有多个与所述N极孔同轴并穿透所述分布布拉格反射层的反射层孔，所述绝缘层上设置有多个绝缘层孔，所述电流阻挡块夹持于所述P型GaN层和所述ITO导电膜之间，
所述P电极包括多个第一P电极、第二P电极以及第三P电极，所述第一P电极夹持于所述ITO导电膜与所述分布布拉格反射层之间且与所述电流阻挡块一一对应，所述第二P电极夹持于所述分布布拉格反射层与所述绝缘层之间，且所述第二P电极的一端穿过部分所述反射层孔后与所述第一P电极接触，所述第三P电极设置在所述绝缘层上，且所述第三P电极的一端穿过部分所述绝缘层孔后与所述第二P电极接触，
所述N电极包括多个第一N电极、第二N电极以及第三N电极，所述第一N电极设置于所述N极孔中并与所述N型GaN层接触，所述第二电极夹持于所述分布布拉格反射层与所述绝缘层之间，且所述第二N电极的一端穿过部分所述反射层孔后与所述第一N电极接触，所述第三N电极设置在所述绝缘层上，且所述第三N电极的一端穿过部分所述绝缘层孔后与所述第二N电极连接，所述第一P电极与所述第一N电极间隔排列。
进一步地，所述电流阻挡块的直径为10nm～100um，相邻的所述电流阻挡块之间的间距为0.5～500um。
进一步地，所述N极孔的直径为10nm～100um，相邻的所述N极孔之间的间距为0.5～500um。
进一步地，所述第一P电极的直径为10nm～100um，所述第一N电极的直径为10nm～100um。
进一步地，所述第一P电极与所述第一N电极保持间隔均匀分布，相邻的所述第一P电极与所述第一N电极之间的间距为0.5～500um。
另一方面，本发明实施例还提供一种发光二极管的制造方法，所述方法包括：
提供一衬底，在所述衬底上依次沉积N型GaN层、量子阱层、P型GaN层形成外延层；
刻蚀所述P型GaN层的部分区域，直至露出所述N型GaN层，形成划片道及多个N极孔；
刻蚀掉所述划片道边缘处的部分所述N型GaN层，直至露出所述衬底；
在所述P型GaN层上制备多个电流阻挡块；
在所述P型GaN层和所述电流阻挡块上制备一层ITO导电膜；
在所述ITO导电膜上制备多个第一P电极，所述第一P电极与所述电流阻挡块一一对应；
在所述N极孔中设置第一N电极，所述第一N电极的直径小于所述N极孔的直径；
在当前状态的所述外延层上制备一层分布布拉格反射层；
在所述分布布拉格反射层上进行多孔刻蚀，露出所述第一P电极和所述第一N电极；
在所述分布布拉格反射层上制备第二P电极和第二N电极，所述第二P电极与所述第一P电极连接，所述第二N电极与所述第一N电极连接；
在当前状态的所述外延层上制备一层绝缘层；
在所述绝缘层上刻蚀出多个小孔，分别露出所述第二P电极和所述第二N电极；
在所述小孔上分别制备第三P电极与第三N电极，所述第三P电极与所述第二P电极连接，所述第三N电极与所述第二N电极连接。
进一步地，所述电流阻挡块的直径为10nm～100um，相邻的所述电流阻挡块之间的间距为0.5～500um。
进一步地，所述N极孔的直径为10nm～100um，相邻的所述N极孔之间的间距为0.5～500um。
进一步地，所述第一P电极的直径为10nm～100um，所述第一N电极的直径为10nm～100um。
进一步地，所述第一P电极与所述第一N电极保持间隔均匀分布，相邻的所述第一P电极与所述第一N电极之间的间距为0.5～500um。
本发明实施例提供的技术方案的有益效果是：
通过在ITO导电膜上设置多个第一P电极，同时在N型GaN层上设置多个第一N电极，且第一P电极与第一N电极间隔排列设置，将原有的相对设置的整块P、N电极，细分成了尺寸更小间距更近的电极对，缩短了二极管中P区和N之间的电流通道长度，增强了ITO导电膜的电流扩展效果，在同样的注入电流下，电子空穴对的结合效率更高且电极的遮光面积更小，提高了芯片的内量子效率以及有效发光面积。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1提供的一种发光二极管的结构图；
图2是本发明实施例1提供的一种发光二极管的结构图；
图3是本发明实施例2提供的一种发光二极管的制造方法流程图；
图4是本发明实施例2提供的一种发光二极管的制备初步外延层后的结构图；
图5是本发明实施例2提供的一种发光二极管的制备划片道后的结构图；
图6是图5的A2线剖视图；
图7是本发明实施例2提供的一种发光二极管的去除部分划片道后的结构图；
图8是图7的A3线剖视图；
图9是本发明实施例2提供的一种发光二极管的制备电流阻挡层后的结构图；
图10是图9的B4线剖视图；
图11是本发明实施例2提供的一种发光二极管的制备ITO导电膜后的结构图；
图12是图11的A5线剖视图；
图13是图11的B5线剖视图；
图14是本发明实施例2提供的一种发光二极管的制备第一P电极和第一N电极后的结构图；
图15是图14的A6线剖视图；
图16是图14的B6线剖视图；
图17是本发明实施例2提供的一种发光二极管的制备分布布拉格反射层后的结构图；
图18是图17的A7线剖视图；
图19是图17的B7线剖视图；
图20是本发明实施例2提供的一种发光二极管的制备第二P电极和第二N电极后的结构图；
图21是图20的A8线剖视图；
图22是图20的B8线剖视图；
图23是本发明实施例2提供的一种发光二极管的制备绝缘层后的结构图；
图24是图23的A9线剖视图；
图25是图23的B9线剖视图；
图26是本发明实施例2提供的一种发光二极管的制备第三P电极和第三N电极后的结构图；
图27是图26的A10线剖视图；
图28是图26的B10线剖视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例1
如图1所示，本发明实施例提供了一种发光二极管，该发光二极管包括依次层叠的衬底10、N型GaN层11、量子阱层12、P型GaN层13、ITO(Indiumtin oxide，氧化铟锡)导电膜14、分布布拉格反射层15以及绝缘层16，还包括P电极18和N电极19，
结合图2，该发光二极管中设置有多个穿透ITO导电膜14、P型GaN层13、量子阱层12后延伸至N型GaN层11的N极孔11a，多个电流阻挡块17，N极孔11a的孔周侧覆盖有部分分布布拉格反射层15，分布布拉格反射层15上设置有多个与N极孔11a同轴并穿透分布布拉格反射层15的反射层孔15a，绝缘层16上设置有多个绝缘层孔16a，电流阻挡块17夹持于P型GaN层13和ITO导电膜14之间，
P电极18包括多个第一P电极18a、第二P电极18b以及第三P电极18c，第一P电极18a夹持于ITO导电膜14与分布布拉格反射层15之间，且与电流阻挡块17一一对应，第二P电极18b夹持于分布布拉格反射层15与绝缘层16之间，且第二P电极18b的一端穿过部分反射层孔15a后与第一P电极18a接触，第三P电极18c设置在绝缘层16上，且第三P电极18c的一端穿过部分绝缘层孔16a后与第二P电极18b接触，
N电极19包括多个第一N电极19a、第二N电极19b以及第三N电极19c，第一N电极19a设置于N极孔11a中并与N型GaN层11接触，第二电极19b夹持于分布布拉格反射层15与绝缘层16之间，且第二N电极19b的一端穿过部分反射层孔15a后与第一N电极19a接触，第三N电极19c设置在绝缘层16上，且第三N电极19c的一端穿过部分绝缘层孔16a后与第二N电极19b连接，第一P电极18a与第一N电极19a间隔排列。
具体地，ITO导电膜14是与P型GaN层11形成欧姆接触的一层透明导电膜，膜厚在5-500nm之间，优选的是60nm；分布布拉格反射层15由折射率不同的透明材料交替叠加构成，本实施例中，该反射层可以由TiO2和SiO2交替层叠而成，采用分布布拉格反射层15作为芯片的反光层，光反射率较高，可以提高芯片的光取出效率；绝缘层16采用绝缘材料制备，可以是SiO2、Si3N4等；第一P电极18a与电流阻挡块17对应且分别设置于ITO导电膜14的两侧，在P电极18注入电流后，分布的电流阻挡块17可以更加均匀地阻挡电流，增强ITO导电膜14的电流扩散效果；第一N电极19a设置有多个并且与第一P电极18a间隔分布，可以使得芯片的P区电极和N区电极之间电流通道更短更均匀，进一步增强ITO导电膜14的电流扩展效果，同时芯片工作时的电子空穴对的结合效率更高，提高了芯片的内量子效率。
其中，电流阻挡块17采用透明的绝缘材料制备，如SiO2，电流阻挡块17呈圆点状均匀分布于P型GaN层13上；电流阻挡块17的直径可以为10nm～100um，优选的是100nm，使电流阻挡块呈量子级别的点阵分布，相邻的电流阻挡块17之间的间距可以为0.5～500um，优选的是2um。
本实施例中，第一P电极18a的直径可以为10nm～100um，优选的是50nm，第一N电极19a的直径可以为10nm～100um，优选的是50nm；第一P电极18a与第一N电极19a保持间隔均匀分布，相邻的第一P电极18a与第一N电极19a之间的间距可以为0.5～500um。两触点的尺寸较小，形成相互交叉均匀分布的量子点阵，量子级别的电极触点所占的面积较小，相应的分布布拉格反射层15的面积变大，使得芯片的有效发光面积得以提升。
较佳地，衬底10可以为硅片、碳化硅或者蓝宝石中的一种。
本发明实施例提供的一种发光二极管，通过在ITO导电膜上设置多个第一P电极，同时在N型GaN层上设置多个第一N电极，且第一P电极与第一N电极间隔排列设置，将原有的相对设置的整块P、N电极，细分成了尺寸更小间距更近的电极对，缩短了二极管中P区和N之间的电流通道长度，增强了ITO导电膜的电流扩展效果，在同样的注入电流下，电子空穴对的结合效率更高且电极的遮光面积更小，提高了芯片的内量子效率以及有效发光面积。
实施例2
如图3所示，本发明实施例提供了一种发光二极管的制造方法，该方法包括以下步骤：
S1：提供一衬底20，在衬底20上依次沉积N型GaN层21、量子阱层22、P型GaN层23形成初步的外延层，形成如图4所示结构；
其中，该衬底可以是硅片、碳化硅或者蓝宝石中的一种，衬底20、N型GaN层21、量子阱层22、P型GaN层23的面积相同且边界重合。
S2：刻蚀P型GaN层23的部分区域，直至露出N型GaN层21，形成划片道21a及多个N极孔21b，形成如图5所示结构，其剖视图如图6所示；
其中，刻蚀P型GaN层23后，划片道21a处为后续各个二极管芯片的外延层的边缘，N极孔21b均匀分布于划片道21a围成的外延层区域内，划片道21a用于刻蚀芯片的外延层的边界，方便后续覆盖分布布拉格反射层以提高芯片的光取出效果，N极孔21b用于设置与N型GaN层21欧姆接触的N电极，N极孔21b的直径可以为10nm～100um，优选为100nm；相邻的N极孔21b之间的距离为0.5～500um，优选为2um。
S3：刻蚀掉划片道21a边缘处的部分N型GaN层21，直至露出衬底20，形成如图7所示结构，其剖视结构如图8所示；
其中，从划片道21a的边缘处向下刻蚀掉部分N型GaN层21后，N型GaN层21的边界范围小于衬底20，后续设置反射层时可以完全覆盖住N型GaN层21的侧部。
S4：在P型GaN层23上制备多个电流阻挡块24，形成如图9所示结构，其剖视结构如图10所示；
其中，电流阻挡块24呈圆点状且与N极孔21b保持间隔均匀分布，电流阻挡块24的直径可以为10nm～100um，优选的是100nm，使电流阻挡块呈量子级别的点阵分布，相邻的电流阻挡块24之间的间距可以为0.5～500um，优选的是2um，相邻的电流阻挡块24与N极孔21b之间的间距可以为0.5～500um，优选的是1um；电流阻挡块17采用透明的绝缘材料制备，如SiO2。
S5：在P型GaN层23和电流阻挡块24上制备一层ITO导电膜25，形成如图11所示结构，其剖视结构分别如图12和13所示；
其中，ITO导电膜25覆盖P型GaN层23和电流阻挡块24，但是设置有与N极孔21b对应的孔隙，ITO导电膜25是与P型GaN层23形成欧姆接触的一层透明导电膜，膜厚在5-500nm之间，优选的是60nm。
S6：在ITO导电膜25上制备多个第一P电极26a，第一P电极26a与电流阻挡块24一一对应；
其中，第一P电极26a的直径可以为10nm～100um，优选的是50nm，第一P电极26a在电流阻挡块24的正上方，经第一P电极26a注入电流时，分布的电流阻挡块24可以更加均匀地阻挡电流，增强ITO导电膜25的电流扩散效果。
S7：在N极孔中设置第一N电极27a，第一N电极27a的直径小于N极孔21b的直径，形成如图14所示结构，其剖视结构如图15和16所示；
其中，第一N电极27a设置在N极孔21b中与第一P电极26a保持间隔且均匀分布，可以使得芯片工作时的电子空穴对的结合效率更高，提高芯片的内量子效率，第一N电极27a的直径可以为10nm～100um，优选的是50nm。第一P电极26a与第一N电极27a保持间隔均匀分布，相邻的第一P电极26a与第一N电极27a之间的间距为0.5～500um，优选的是1um，第一P电极26a与第一N电极27a形成交叉的量子点阵，量子级别的电极所占面积较小，使得后续反射层的面积可以变大，有利于提升芯片的发光面积。
S8：在当前状态的外延层上制备一层分布布拉格反射层28；
其中，当前状态的外延层指的是完成前述工序后的芯片的外延层，分布布拉格反射层28覆盖外延层的外表面并与衬底20接触，分布布拉格反射层28由折射率不同的透明材料交替叠加构成，本实施例中，该反射层可以由TiO2和SiO2交替层叠而成，采用分布布拉格反射层28作为芯片的反光层，光反射率较高，可以提高芯片的光取出效率。
S9：在分布布拉格反射层28上进行多孔刻蚀，露出第一P电极26a和第一N电极27a，形成如图17所示结构，其剖视结构如图18和19所示；
其中，在分布布拉格反射层28上刻蚀的小孔分别对应位于第一P电极26a和第一N电极27a的正上方，小孔直径优选的是25nm。
S10：在分布布拉格反射层上制备第二P电极26b和第二N电极27b，第二P电极26b与第一P电极26a连接，第二N电极27b与第一N电极27a连接，形成如图20所示结构，其剖视图如图21和22所示；
其中，第二P电极26b和第二N电极27b可以是分别呈片状并保持间距，一片第二P电极26b连接多个圆点状第一P电极26a，一片第二N电极27b连接多个圆点状第一N电极27a。
S11：在当前状态的外延层上制备一层绝缘层29；
其中，当前状态的外延层指的是完成前述工序后的芯片的外延层，绝缘层29覆盖分布布拉格反射层28的上表面以及第二P电极26b和第二N电极27b，绝缘层29采用绝缘材料制备，可以是SiO2、Si3N4等。
S12：在绝缘层29上刻蚀出多个小孔，分别露出第二P电极26b和第二N电极27b，形成如图23所示结构，其剖视图如图24和25所示；
S13：在小孔上分别制备第三P电极26c与第三N电极27c，第三P电极26c与第二P电极26b连接，第三N电极27c与第二N电极27b连接，形成如图26所示结构，其剖视图如图27和28所示。
其中，第三P电极26c与第三N电极27c分别构成P区和N区的焊点，两个焊点在绝缘层29上对称分布，两个焊点之间的间距为70～500um，优选的是150um。
本发明实施例提供的一种发光二极管的制造方法，通过在ITO导电膜上设置多个第一P电极，同时在N型GaN层上设置多个第一N电极，且第一P电极与第一N电极间隔排列设置，将原有的相对设置的整块P、N电极，细分成了尺寸更小间距更近的电极对，缩短了二极管中P区和N之间的电流通道长度，增强了ITO导电膜的电流扩展效果，在同样的注入电流下，电子空穴对的结合效率更高且电极的遮光面积更小，提高了芯片的内量子效率以及有效发光面积。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管，所述发光二极管包括依次层叠的衬底、N型GaN层、量子阱层、P型GaN层、ITO导电膜、分布布拉格反射层以及绝缘层，还包括P电极和N电极，其特征在于，
所述发光二极管中设置有多个穿透所述ITO导电膜、所述P型GaN层、所述量子阱层后延伸至所述N型GaN层的N极孔，还设置有多个电流阻挡块，所述N极孔的孔周侧覆盖有部分所述分布布拉格反射层，所述分布布拉格反射层上设置有多个与所述N极孔同轴并穿透所述分布布拉格反射层的反射层孔，所述绝缘层上设置有多个绝缘层孔，所述电流阻挡块夹持于所述P型GaN层和所述ITO导电膜之间，
所述P电极包括多个第一P电极、第二P电极以及第三P电极，所述第一P电极夹持于所述ITO导电膜与所述分布布拉格反射层之间且与所述电流阻挡块一一对应，所述第二P电极夹持于所述分布布拉格反射层与所述绝缘层之间，且所述第二P电极的一端穿过部分所述反射层孔后与所述第一P电极接触，所述第三P电极设置在所述绝缘层上，且所述第三P电极的一端穿过部分所述绝缘层孔后与所述第二P电极接触，
所述N电极包括多个第一N电极、第二N电极以及第三N电极，所述第一N电极设置于所述N极孔中并与所述N型GaN层接触，所述第二电极夹持于所述分布布拉格反射层与所述绝缘层之间，且所述第二N电极的一端穿过部分所述反射层孔后与所述第一N电极接触，所述第三N电极设置在所述绝缘层上，且所述第三N电极的一端穿过部分所述绝缘层孔后与所述第二N电极连接，所述第一P电极与所述第一N电极间隔排列。
2.根据权利要求1所述的发光二极管，其特征在于，所述电流阻挡块的直径为10nm～100um，相邻的所述电流阻挡块之间的间距为0.5～500um。
3.根据权利要求1所述的发光二极管，其特征在于，所述N极孔的直径为10nm～100um，相邻的所述N极孔之间的间距为0.5～500um。
4.根据权利要求1所述的发光二极管，其特征在于，所述第一P电极的直径为10nm～100um，所述第一N电极的直径为10nm～100um。
5.根据权利要求1～4任一项所述的发光二极管，其特征在于，所述第一P电极与所述第一N电极保持间隔均匀分布，相邻的所述第一P电极与所述第一N电极之间的间距为0.5～500um。
6.一种发光二极管的制造方法，其特征在于，所述方法包括：
提供一衬底，在所述衬底上依次沉积N型GaN层、量子阱层、P型GaN层形成外延层；
刻蚀所述P型GaN层的部分区域，直至露出所述N型GaN层，形成划片道及多个N极孔；
刻蚀掉所述划片道边缘处的部分所述N型GaN层，直至露出所述衬底；
在所述P型GaN层上制备多个电流阻挡块；
在所述P型GaN层和所述电流阻挡块上制备一层ITO导电膜；
在所述ITO导电膜上制备多个第一P电极，所述第一P电极与所述电流阻挡块一一对应；
在所述N极孔中设置第一N电极，所述第一N电极的直径小于所述N极孔的直径；
在当前状态的所述外延层上制备一层分布布拉格反射层；
在所述分布布拉格反射层上进行多孔刻蚀，露出所述第一P电极和所述第一N电极；
在所述分布布拉格反射层上制备第二P电极和第二N电极，所述第二P电极与所述第一P电极连接，所述第二N电极与所述第一N电极连接；
在当前状态的所述外延层上制备一层绝缘层；
在所述绝缘层上刻蚀出多个小孔，分别露出所述第二P电极和所述第二N电极；
在所述小孔上分别制备第三P电极与第三N电极，所述第三P电极与所述第二P电极连接，所述第三N电极与所述第二N电极连接。
7.根据权利要求6所述的方法，其特征在于，所述电流阻挡块的直径为10nm～100um，相邻的所述电流阻挡块之间的间距为0.5～500um。
8.根据权利要求6所述的方法，其特征在于，所述N极孔的直径为10nm～100um，相邻的所述N极孔之间的间距为0.5～500um。
9.根据权利要求6所述的方法，其特征在于，所述第一P电极的直径为10nm～100um，所述第一N电极的直径为10nm～100um。
10.根据权利要求6所述的方法，其特征在于，所述第一P电极与所述第一N电极保持间隔均匀分布，相邻的所述第一P电极与所述第一N电极之间的间距为0.5～500um。
CN201510126600.7A 2015-03-23 2015-03-23 一种发光二极管及其制造方法 Active CN104752575B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510126600.7A CN104752575B (zh) 2015-03-23 2015-03-23 一种发光二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510126600.7A CN104752575B (zh) 2015-03-23 2015-03-23 一种发光二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN104752575A true CN104752575A (zh) 2015-07-01
CN104752575B CN104752575B (zh) 2017-10-03

Family

ID=53591960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510126600.7A Active CN104752575B (zh) 2015-03-23 2015-03-23 一种发光二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN104752575B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047774A (zh) * 2015-07-06 2015-11-11 天津宝坻紫荆科技有限公司 一种复合反射层及半导体发光器件
CN105932120A (zh) * 2016-06-15 2016-09-07 佛山市国星半导体技术有限公司 一种具有侧壁dbr的led芯片的制造方法
CN106887490A (zh) * 2017-02-21 2017-06-23 福建兆元光电有限公司 一种半导体led芯片
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN108447955A (zh) * 2018-03-16 2018-08-24 厦门市三安光电科技有限公司 发光二极管芯片结构及其制作方法
WO2021121325A1 (zh) * 2019-12-17 2021-06-24 深圳第三代半导体研究院 一种发光二极管
CN113241393A (zh) * 2021-05-07 2021-08-10 临海市楚越微电子科技有限公司 基于空间优化的led芯片加工方法及其芯片
CN113363365A (zh) * 2021-08-09 2021-09-07 南昌凯捷半导体科技有限公司 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法
CN113678251A (zh) * 2019-03-29 2021-11-19 原子能与替代能源委员会 用于制造基于led的三维发射型显示屏的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386295A (zh) * 2010-08-27 2012-03-21 丰田合成株式会社 发光元件
US20130020554A1 (en) * 2011-07-22 2013-01-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and light emitting apparatus
CN103227256A (zh) * 2013-03-21 2013-07-31 李刚 半导体发光芯片及其制造方法
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102386295A (zh) * 2010-08-27 2012-03-21 丰田合成株式会社 发光元件
US20130020554A1 (en) * 2011-07-22 2013-01-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and light emitting apparatus
CN103227256A (zh) * 2013-03-21 2013-07-31 李刚 半导体发光芯片及其制造方法
CN103794689A (zh) * 2014-02-25 2014-05-14 深圳市兆明芯科技控股有限公司 覆晶式led芯片的制作方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105047774A (zh) * 2015-07-06 2015-11-11 天津宝坻紫荆科技有限公司 一种复合反射层及半导体发光器件
CN105047774B (zh) * 2015-07-06 2018-04-24 天津宝坻紫荆科技有限公司 一种复合反射层及半导体发光器件
CN105932120A (zh) * 2016-06-15 2016-09-07 佛山市国星半导体技术有限公司 一种具有侧壁dbr的led芯片的制造方法
CN106887490A (zh) * 2017-02-21 2017-06-23 福建兆元光电有限公司 一种半导体led芯片
CN106887490B (zh) * 2017-02-21 2018-04-20 福建兆元光电有限公司 一种半导体led芯片
CN108447955A (zh) * 2018-03-16 2018-08-24 厦门市三安光电科技有限公司 发光二极管芯片结构及其制作方法
CN108258089A (zh) * 2018-03-23 2018-07-06 广东省半导体产业技术研究院 发光二极管结构制作方法及发光二极管结构
CN113678251A (zh) * 2019-03-29 2021-11-19 原子能与替代能源委员会 用于制造基于led的三维发射型显示屏的方法
WO2021121325A1 (zh) * 2019-12-17 2021-06-24 深圳第三代半导体研究院 一种发光二极管
CN113241393A (zh) * 2021-05-07 2021-08-10 临海市楚越微电子科技有限公司 基于空间优化的led芯片加工方法及其芯片
CN113363365A (zh) * 2021-08-09 2021-09-07 南昌凯捷半导体科技有限公司 一种多电流通道倒装AlGaInPmini-LED芯片及其制备方法

Also Published As

Publication number Publication date
CN104752575B (zh) 2017-10-03

Similar Documents

Publication Publication Date Title
CN104752575A (zh) 一种发光二极管及其制造方法
CN102185073B (zh) 一种倒装发光二极管及其制作方法
CN214411232U (zh) 一种Mini LED芯片
CN112164742B (zh) 一种发光二极管
CN104037277A (zh) 倒装led芯片的制备方法及倒装led芯片
CN107706275B (zh) 一种发光二极管芯片、面板及其制作方法
JP2012044171A (ja) 発光ダイオード構造及びその製造方法
CN102104100A (zh) 发光器件
CN107369753B (zh) 发光元件
US10937929B2 (en) Semiconductor unit, semiconductor device, light-emitting apparatus, display apparatus, and method of manufacturing semiconductor device
CN108258089A (zh) 发光二极管结构制作方法及发光二极管结构
CN104409585A (zh) 一种垂直led结构及其制作方法
CN103579474A (zh) 发光二极管元件
CN115000266A (zh) 一种发光二极管
CN105374909A (zh) 一种高压发光二极管的制造方法
CN211265505U (zh) 一种Mini LED芯片
CN108511569A (zh) 一种led芯片及制作方法
CN208014727U (zh) 发光二极管
CN114335279A (zh) 一种倒装高压发光二极管芯片及制备方法
US10693039B2 (en) Light-emitting element having a reflective structure with high efficiency
CN105098018A (zh) 倒装led芯片的制造方法
US9691943B2 (en) Light-emitting element having a reflective structure with high efficiency
CN105742418A (zh) 一种发光二极管芯片及其制作方法
CN108110116B (zh) 一种发光二极管芯片及其制作方法
CN101017865B (zh) 发光装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant