CN103227256A - 半导体发光芯片及其制造方法 - Google Patents

Abstract

一种半导体发光芯片及其制造方法，芯片包括衬底，衬底的第一表面有—至少包括n型导电层、发光层和p型导电层的半导体叠层，其表面至少有一裸露出部分n型导电层的n型电极台阶、n型电极凹槽和/或n型电极凹孔，半导体发光芯片被至少一绝缘层所包裹；绝缘层表面设有裸露的至少一p型电极和第一n型电极；p型电极与p型导电层导电连接；绝缘层内设有n型电极互连层，第一n型电极贯穿绝缘层与n型电极互连层导电连接，n型电极互连层通过至少一第二n型电极与n型导电层导电连接，第二n型电极与n型导电层导电连接，与发光层和p型导电层绝缘；p型电极与第一n型电极、n型电极互连层和第二n型电极绝缘。本发明电流分布均匀，提高发光均匀度。

Description

半导体发光芯片及其制造方法

技术领域

本发明涉及一种半导体发光芯片，进一步涉及一种电流均匀分布和发光效率高的半导体发光芯片及其制造方法。

背景技术

随着半导体发光芯片发光效率的提升和制造成本的下降，半导体发光芯片已被广泛应用于背光、显示和照明等领域。

常见的半导体发光芯片包括衬底、n型导电层、发光层、p型导电层、n型电极、p型电极、导电线、绝缘层、焊盘等，n型导电层、发光层与p型导电层共同组成半导体叠层设置在衬底上，n型电极与p型电极分别导电连接n型导电层与p型导电层，通过导电线实现n型电极和p型电极与焊盘之间的连接。然而，现有半导体发光芯片中导电线导热效果差、易断裂，以及存在电极遮光效应，电流分布不均匀等缺陷与问题，因此，有必要设计一种电流分布均匀、发光均匀的半导体发光芯片。

发明内容

本发明要解决的技术问题在于，提供一种通过电极互连层达到电流均匀分布，提高发光效率和均匀度的半导体发光芯片及其制造方法。

本发明解决其技术问题所采用的技术方案是：提供一种半导体发光芯片，包括具有第一表面和第二表面的衬底，在所述衬底第一表面有—至少包括n型导电层、发光层和p型导电层的半导体叠层；在所述半导体叠层表面至少有一裸露出部分n型导电层的n型电极台阶、n型电极凹槽和/或n型电极凹孔，所述半导体发光芯片的所有裸露的、具有导电性的表面和侧面被至少一绝缘层所包裹；

所述绝缘层表面设有裸露的至少一p型电极和至少一第一n型电极；所述p型电极贯穿所述绝缘层与所述p型导电层导电连接；所述绝缘层内设有n型电极互连层，所述第一n型电极贯穿位于所述n型电极互连层上方的所述绝缘层与所述n型电极互连层导电连接，所述n型电极互连层通过至少一贯穿位于所述n型电极互连层下方的所述绝缘层的第二n型电极与所述n型导电层导电连接，所述第二n型电极设在所述n型电极台阶、n型电极凹槽和/或n型电极凹孔内，并与所述n型导电层导电连接，与所述发光层和p型导电层绝缘；所述p型电极与所述第一n型电极、n型电极互连层和第二n型电极间彼此绝缘。

在本发明所述的半导体发光芯片中，所述半导体发光芯片还包括p型电极互连层，所述p型电极互连层设置于所述绝缘层中；

所述p型电极包括至少一第一p型电极和至少一第二p型电极，所述第一p型电极贯穿位于所述p型电极互连层上方的所述绝缘层与所述p型电极互连层导电连接，所述p型电极互连层通过贯穿位于所述p型电极互连层下方的所述绝缘层的所述第二p型电极与所述p型导电层导电连接；所述p型电极与所述发光层和n型导电层绝缘。

在本发明所述的半导体发光芯片中，所述p型导电层表面与所述绝缘层之间设有p型电流扩展层，所述p型电流扩展层与所述p型电极导电连接；所述p型电流扩展层包括p型金属扩散阻挡层、p型导电扩展层、p型反射层、p型接触层中的一种或多种；和/或，

所述n型电极台阶的表面、n型电极凹槽的底面和/或n型电极凹孔的底面与所述绝缘层之间设有n型电流扩展层，所述n型电流扩展层与所述第二n型电极导电连接；所述n型电流扩展层包括n型金属扩散阻挡层、n型导电扩展层、n型反射层、n型接触层中的一种或多种。

在本发明所述的半导体发光芯片中，所述绝缘层的部分或全部含有一光反射层；所述光反射层沿着所述半导体叠层表面和侧面分布位于所述绝缘层内或位于所述绝缘层的裸露表面；所述光反射层与所述半导体叠层、p型电极、第一n型电极、第二n型电极及n型电极互连层间彼此绝缘。

在本发明所述的半导体发光芯片中，裸露在所述绝缘层表面的所述p型电极的位置处设有一与所述p型电极导电连接并紧贴在所述绝缘层表面的p型焊垫；和/或

裸露在所述绝缘层表面的所述第一n型电极的位置处设有一与所述第一n型电极导电连接并紧贴在所述绝缘层表面的n型焊垫。

在本发明所述的半导体发光芯片中，所述p型焊垫与所述n型焊垫之间设有至少—紧贴在所述绝缘层表面的阻焊层，所述阻焊层与所述n型焊垫和p型焊垫之间彼此绝缘。

在本发明所述的半导体发光芯片中，在所述半导体发光芯片四周有一内凹；所述内凹位于所述半导体发光芯片的所述半导体叠层一侧，所述内凹的底面位于所述衬底第一表面或所述衬底内。

在本发明所述的半导体发光芯片中，所述内凹处裸露的衬底表面或衬底表面和侧面的部分或全部被一光反射层所覆盖，或被至少一绝缘层所包裹；所述绝缘层的部分或全部含有一光反射层；所述光反射层沿着所述内凹处裸露的衬底表面或衬底表面和侧面分布位于所述绝缘层内或位于所述绝缘层的裸露表面；

所述光反射层与所述半导体叠层、p型电极、第一n型电极、第二n型电极及n型电极互连层间彼此绝缘。

本发明还提供一种上述半导体发光芯片的制造方法，至少包括以下步骤：

S1、制备半导体叠层，所述半导体叠层按n型导电层、发光层、p型导电层的次序，设置在衬底的第一表面上；

S2、在所述半导体叠层上制备n型电极台阶、n型电极凹槽和/或n型电极凹孔；所述n型电极台阶的表面位于所述n型导电层内或者位于所述n型导电层表面，所述n型电极凹槽和/或n型电极凹孔贯穿所述p型导电层和发光层至所述n型导电层内或者所述n型导电层表面；或者，

在制备所述n型电极台阶、n型电极凹槽和/或n型电极凹孔前或后，沿所述半导体叠层四周制备内凹，或当在同一衬底制备多个所述半导体发光芯片时，沿切割线位置制备切割凹槽；所述内凹和所述切割凹槽的底面位于所述衬底第一表面或所述衬底内；

S3、在所述半导体叠层外，包括所述半导体叠层表面和侧面、所述内凹处或切割凹槽处裸露的衬底表面或衬底表面和侧面的部分或全部，设置第一绝缘层；

S4、在所述第一绝缘层上制备用于设置第二n型电极的第二n型通孔，所述第二n型通孔贯通所述第一绝缘层至所述n型电极台阶的表面、所述n型电极凹槽的底面和/或n型电极凹孔的底面；

S5、在所述第二n型通孔内制备所述第二n型电极，在所述第一绝缘层的表面制备与所述第二n型电极导电连接的n型电极互连层；所述第二n型电极与所述n型导电层导电连接；

S6、在所述第一绝缘层上设置第二绝缘层，在所述第二绝缘层上分别制备用于设置第一n型电极、贯通至所述n型电极互连层的第一n型通孔和用于设置p型电极、贯通所述第二绝缘层及第一绝缘层至所述p型导电层的p型通孔；所述第一、第二绝缘层形成包裹所述半导体发光芯片的所有裸露的、具有导电性的表面和侧面的绝缘层；

S7、在所述第一n型通孔和所述p型通孔内分别制备所述第一n型电极和所述p型电极，所述第一n型电极与所述n型电极互连层导电连接，所述p型电极与所述p型导电层导电连接。

在本发明所述的半导体发光芯片的制造方法中，所述p型电极包括至少一第一p型电极和至少一第二p型电极；

在所述步骤S6中，在所述第二绝缘层上制备用于设置第二p型电极、贯通所述第二绝缘层及第一绝缘层至所述p型导电层的第二p型通孔；

在所述步骤S7中，在所述第二p型通孔内制备所述第二p型电极，所述第二p型电极与所述p型导电层导电连接，并与所述n型电极互连层绝缘；

所述步骤S7还包括：

S7.1、在所述第二绝缘层上制备与所述第二p型电极导电连接的p型电极互连层；所述p型电极互连层与所述第一n型电极绝缘；

S7.2、在所述第二绝缘层上设置第三绝缘层，在所述第三绝缘层上分别制备贯通至所述第一n型通孔的第三n型通孔和用于设置第一p型电极、贯通至所述p型电极互连层的第一p型通孔；所述第三绝缘层与所述第一、第二绝缘层共同形成所述绝缘层；

S7.3、在所述第一p型通孔内制备所述第一p型电极，所述第一p型电极与所述p型电极互连层导电连接；所述第一n型电极设置在连通的所述第一n型通孔和所述第三n型通孔中。

在本发明所述的半导体发光芯片的制造方法中，所述步骤S2还包括：在所述p型导电层表面覆盖p型电流扩展层；和/或，在所述n型电极台阶的表面、n型电极凹槽的底面和/或n型电极凹孔的底面覆盖n型电流扩展层；

所述步骤S6中，所述p型通孔的底面全部位于所述p型电流扩展层上、或全部位于所述p型导电层上、或部分位于所述p型电流扩展层上另一部分位于所述p型导电层上；

所述步骤S4中，所述第二n型通孔的底面全部位于所述n型电流扩展层上、或全部位于所述n型电极台阶的表面和/或所述n电极凹槽的底面和/或n型电极凹孔的底面上、或部分位于所述n型电流扩展层上另一部分位于所述n型电极台阶的表面和/或所述n电极凹槽的底面和/或n型电极凹孔的底面上。

在本发明所述的半导体发光芯片的制造方法中，所述步骤S3中，所述第一绝缘层中还制备有一光反射层；所述步骤S3包括：

S3.1、在所述半导体叠层外，包括所述半导体叠层表面和侧面、所述内凹处或切割凹槽处裸露的衬底表面或衬底表面和侧面的部分或全部，设置所述第一绝缘层的第一层；

S3.2、在所述第一层表面制备所述光反射层，所述光反射层沿着所述半导体叠层表面和侧面、和所述内凹处或切割凹槽处裸露的衬底表面或衬底表面和侧面分布，并与所述半导体叠层、第一n电极、第二n型电极、p型电极、和n型电极互连层绝缘；

S3.3、在所述第一层上设置包裹所述光反射层的所述第一绝缘层的第二层，所述第二层与所述第一层共同形成所述第一绝缘层。

在本发明所述的半导体发光芯片的制造方法中，还包括S8、在所述绝缘层表面，制备与所述第一n型电极导电连接的n型焊垫以及与所述p型电极导电连接的p型焊垫。

在本发明所述的半导体发光芯片的制造方法中，在步骤S7之后，还包括从所述衬底的所述第二表面减薄所述衬底，和沿所述切割凹槽切割所述衬底得到分立的半导体发光芯片。

实施本发明具有以下有益效果：本发明的半导体发光芯片，结构简单，通过设置电极互连层将电极导电连接起来，使得该半导体发光芯片的电流分布均匀，提高发光效率和均匀度；此外还可通过在绝缘层内设置反射层，使得发光层发出的光能集中到出光方向，提升半导体发光芯片的出光效率；且，本发明的半导体发光芯片制造简单方便。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明的半导体发光芯片第一实施例的结构示意图；

图2是图1所示半导体发光芯片的n型电极互连层与第二n型电极的结构示意图；

图3是本发明的半导体发光芯片第二实施例的结构示意图；

图4是本发明的半导体发光芯片第三实施例的结构示意图。

具体实施方式

如图1所示，是本发明第一实施例的半导体发光芯片，包括衬底10、半导体叠层11、绝缘层14、至少一p型电极13、至少一第一n型电极121、至少一第二n型电极122、n型电极互连层123、n型焊垫15、p型焊垫16、切割凹槽101、切割线100。其中，半导体叠层11包括依次叠设n型导电层11a、发光层11b及p型导电层11c；第二n型电极122与n型导电层11a导电连接，n型电极互连层123导电连接第一、第二n型电极121、122，p型电极13与p型导电层11c导电连接；该衬底10、半导体叠层11、绝缘层14、至少一p型电极13、至少一第一n型电极121、至少一第二n型电极122、n型电极互连层123、n型焊垫15和p型焊垫16等共同构成本发明所述的半导体发光芯片。

半导体叠层11表面设置有至少一n型电极台阶、n型电极凹槽和/或n型电极凹孔以裸露出部分n型导电层11a，可在n型电极台阶的表面、n型电极凹槽的底面和/或n型电极凹孔的底面制作n型电流扩展层，以及可在p型导电层11c表面设p型电流扩展层。所述n型电极凹槽可为长条状的槽，槽的相对两端可以是闭合或敞开的；所述n型电极凹孔可为圆形、方形等形状的孔。在本实施例中，半导体叠层11表面设置多个间隔的n型电极凹孔111，n型电极凹孔111的底面在n型导电层11a内或表面。为最大限度地减少发光层面积的减少，制作的n型电极凹孔111的口径应该尽量的小。

如图1所示，本实施例中，多个第二n型电极122分布设置在半导体叠层11的n型电极凹孔111内，导电连接n型导电层11a，并与发光层11b和p型导电层11c绝缘。第二n型电极122导电连接n型电极互连层123，第一n型电极121设置在n型电极互连层123上方并与n型电极互连层123导电连接，从而通过该n型电极互连层123与第一n型电极121和n型导电层11a导电连接。当电流进入第一n型电极121后，首先会经过具良好导电性能的n型电极互连层123，把导入的电流均匀分布到所有第二n型电极122上，由于所述第二n型电极122均匀分布在整个半导体叠层11，使得通过第一n型电极121导入的电流能均匀分布到整个半导体叠层11上，当它们垂直流经所述发光层11b时，就会产生均匀的发光。

n型电极互连层123可为具有导电性能的金属或合金材料制成的互连金属层。该n型电极互连层123的设置不限定，可为单层结构或多层结构，其形状不限定，例如可为矩形、圆形等，其上可对应p型电极13设有通孔以与p型电极绝缘。n型电极互连层123也可如图2所示的网格状的金属层，包括导电连接在每一第二n型电极122周围的金属层123a，以及将金属层123a连接起来的金属条123b。

在半导体叠层11中，p型导电层11c较薄，导电性能较差，为了确保电流能均匀垂直通过发光层11b，可以在p型导电层11c表面上设p型电流扩展层130。p型电流扩展层130一方面具有良好的导电特性，另一方面能与p型导电层11c形成低阻接触或低阻欧姆接触，该p型电流扩展层130包括p型金属扩散阻挡层、p型导电扩展层、p型反射层、p型接触层中的一种或多种。当p型电流扩展层包含p型反射层时，能够提高从衬底10第二表面的出光量。p型金属扩散阻挡层使用的材料包括难熔金属、难熔金属氮化物、难熔金属碳化物和难熔金属三元合金中的一种或多种，难熔金属包括W、Ti、Mo、Ta、TiW的一种或多种。p型导电扩展层使用的材料包括ITO、Ag、Au、Al、Cr、Ti、Pt、Pd、Ni、W、ZnO中的一种或多种，p型接触层使用的材料包括ITO、Al、Cr、Ti、Pt、Pd、Ni、NiO、ZnO、重掺低阻p型导电层11c中的一种或多种，p型反射层使用的材料包括Ag、Al、布拉格全反射膜（DBR）中的一种或多种。

在本实施例中，p型电极13贯穿p型电流扩展层130，与p型导电层11c和p型电流扩展层130导电连接。可以理解的，p型电极13也可以只与p型电流扩展层130接触，并通过p型电流扩展层130与p型导电层11c形成导电连接；p型电极13也可以部分贯穿p型电流扩展层130，与p型导电层11c直接接触形成导电连接，其余部分与p型电流扩展层130直接接触形成导电连接。

可以理解，在n型电极台阶表面、n型电极凹槽和/或n型电极凹孔底面，即在裸露的n型导电层11a的表面，也可以设置与所述p型电流扩展层130具有相同作用和功能的n型电流扩展层。该n型电流扩展层也可以包括n型金属扩散阻挡层、n型导电扩展层、n型反射层、n型接触层中的一种或多种。n型金属扩散阻挡层使用的材料包括难熔金属、难熔金属氮化物、难熔金属碳化物和难熔金属三元合金中的一种或多种，难熔金属包括W、Ti、Mo、Ta、TiW的一种或多种。n型导电扩展层使用的材料包括ITO、Ag、Au、Al、Cr、Ti、Pt、Pd、Ni、W、ZnO中的一种或多种，n型接触层使用的材料包括ITO、Al、Cr、Ti、Pt、Pd、Ni、NiO、ZnO、重掺低阻n型导电层11a中的一种或多种，n型反射层使用的材料包括Ag、Al、布拉格全反射膜（DBR）中的一种或多种。

绝缘层14设有至少一层，其包裹半导体发光芯片所有裸露的、具有导电性的表面和侧面，该绝缘层14包括二氧化硅、三氧化二铝、氮化铝、氧化钛、和氮化硅等。在本实施例中，所有裸露的、具有导电性的表面和侧面包括半导体叠层11的所有裸露的、具有导电性的表面和侧面，如图1所示未被第二n型电极122所覆盖的n型导电层11a的裸露表面和裸露侧面、未被p型电极13和/或p型电流扩展层130覆盖的p型导电层11c的裸露表面和裸露侧面、p型电流扩展层130表面和侧面、发光层11b的裸露侧面、n型电极凹孔111侧面、和切割凹槽101处裸露的半导体叠层11侧面，以及切割凹槽101处裸露的衬底10侧面及其底面等。

整个半导体发光芯片由于被绝缘层14完全包裹，所以即使没有灌封胶保护也同样能使用。多层绝缘层14之间可以采用相同材料也可以采用不同材料。对于多层设置的绝缘层14，第二n型电极122也可以多层设置，每一层第二n型电极122之间均可通过n型电极互连层123形成导电连接。

所述第一n型电极121、第二n型电极122、n型电极互连层123和p型电极13均包裹在所述绝缘层14中。覆盖在半导体叠层11表面的绝缘层14表面构成所述半导体发光芯片的焊接表面。至少一p型电极13和至少一第一n型电极121裸露在绝缘层14表面，该p型电极13和第一n型电极121间彼此绝缘。其中，p型电极13贯穿绝缘层14与p型导电层11c导电连接，p型电流扩展层130位于p型导电层11c与绝缘层14之间；第一n型电极121贯穿绝缘层14至位于绝缘层14内的n型电极互连层123上方，与该n型电极互连层123导电连接；n型电极互连层123通过贯穿位于n型电极互连层123下方的绝缘层14的第二n型电极122与n型导电层11a导电连接。p型电极13与第二n型电极122间也彼此绝缘。

在本实施例中，绝缘层14包括有两层，分别为第一绝缘层141和第二绝缘层142。第一绝缘层141直接包裹所述半导体发光芯片上，第二绝缘层142包裹在第一绝缘层141上。其中，第一绝缘层141包裹第二n型电极122，n型电极互连层123可裸露在第一绝缘层141表面；第二绝缘层142包裹第一n型电极121，位于n型电极互连层123上方，将n型电极互连层123包裹在第一、第二绝缘层141、142之间。第二绝缘层142表面形成绝缘层14的表面，即为所述半导体发光芯片的焊接表面。

在绝缘层14表面设置p型焊垫16和n型焊垫15，p型焊垫16紧贴在绝缘层14表面的裸露p型电极13的位置处并与p型电极13导电连接，n型焊垫15紧贴在绝缘层14表面的裸露第一n型电极121的位置处并与第一n型电极121导电连接。由于半导体叠层11表面均被绝缘层14所包裹，第一n型电极121和p型电极13的扩展可以得到充分的发挥，从而使得部分绝缘层14被包裹在半导体叠层11和p型焊垫16、半导体叠层11和n型焊垫15之间。可以理解的，可以根据需要同时设置p型焊垫16和n型焊垫15，或者根据需要设置其中任意一个。

进一步的，可以在绝缘层14表面设置阻焊层17，该阻焊层17可以设置在n型焊垫15和p型焊垫16之间，并且阻焊层17与n型焊垫15和p型焊垫16之间绝缘，从而可以直接与散热装置相连接。

在本实施例中，该衬底10具有第一表面和第二表面，半导体叠层11设置在第一表面上；第二表面作为出光表面，半导体叠层11产生的光线通过第二表面发出。衬底10可以为蓝宝石衬底，也可以采用其他材质做成的透光衬底。进一步的，衬底10可为经减薄后的衬底。

在所述半导体发光芯片四周可设有内凹，内凹位于半导体叠层11一侧，内凹的底面位于衬底10第一表面或衬底10内。所述内凹处裸露的衬底10表面或衬底10表面和侧面的部分或全部被一光反射层所覆盖、或被部分或全部含有一光反射层的至少一绝缘层所包裹。其中，光反射层沿着内凹处裸露的衬底10表面或衬底10表面和侧面分布位于所述绝缘层内或位于所述绝缘层的裸露表面；所述绝缘层与上述绝缘层14为一体形成。该光反射层与半导体叠层11、p型电极13、第一n型电极121、第二n型电极122及n型电极互连层123间彼此绝缘。

该衬底10的第一表面和/或第二表面为平坦光滑表面或结构化表面；结构化表面包括锥状粗糙表面、凹凸表面、金字塔状表面中的一种或多种。该衬底10的侧面、半导体叠层11侧面为与衬底10的第一表面垂直或斜交的光滑平面、光滑曲面、结构化平面、或结构化曲面；所述结构化包括凹凸、锯齿中的一种或多种。

制作时，通常先将半导体叠层11外延生长在具一定直径（通常大于2寸）的衬底10上。参考图1所示，沿所述半导体发光芯片的切割线100在相邻半导体叠层11之间设切割凹槽101，切割凹槽101表面也被绝缘层14包裹其中，形成绝缘，切割凹槽101的侧面则为半导体叠层11的侧面。所述切割凹槽101宽度大于切割宽度，切割凹槽101的底表面位于衬底10第一表面或衬底10内。通常在完成芯片加工工艺后，再按所述半导体发光芯片的大小和形状，沿所述半导体发光芯片的切割线100将衬底10切开后，切割凹槽101被一分为二，最后得到分立的半导体发光芯片。

结合图1，上述实施例的半导体发光芯片的制造方法，至少包括以下步骤：

S1、制备半导体叠,11，所述半导体叠层11包括依次叠设的n型导电层11a、发光层11b及p型导电层11c。该步骤前，先制备具有第一表面和第二表面的衬底10，在衬底10的第一表面上，按n型导电层11a、发光层11b、p型导电层11c的次序，外延生长所述半导体叠层11；可以理解的，n型导电层11a、发光层11b、p型导电层11c等在衬底10的外延生长可以采用现有的各种工艺和技术完成。

S2、在半导体叠层11上制备n型电极台阶、n型电极凹槽和/或n型电极凹孔；所述n型电极台阶的表面位于所述n型导电层11a内或者位于所述n型导电层表面，所述n型电极凹槽、n型电极凹孔贯穿所述p型导电层11c和发光层11b至所述n型导电层11a内或者位于所述n型导电层11a表面。

在本实施例方法中，通过在半导体叠层11上制作形成n型电极凹孔111，裸露出n型导电层11a。接着在半导体叠层11的p型导电层11c表面覆盖p型电流扩展层130，以提高导电性能。构成p型电流扩层130的p型金属扩散阻挡层、p型导电扩展层、p型反射层、p型接触层，可以采用现有的各种工艺进行制作。此外，还可选择性地在n型导电层11a表面也覆盖n型电流扩展层，n型电流扩展层设置在n型电极台阶表面、n型电极凹槽底面和/或n型电极凹孔底面。构成n型电流扩层的n型金属扩散阻挡层、n型导电扩展层、n型反射层、n型接触层，可以采用现有的各种工艺进行制作。

该步骤中，在制备所述n型电极台阶、n型电极凹槽和/或n型电极凹孔前或后，可沿半导体叠层11四周制备内凹，内凹的底面位于衬底10第一表面或衬底10内；或当在同一衬底10制备多个所述半导体发光芯片时，如图1所示，沿切割线100位置制备切割凹槽101，切割凹槽101宽度大于切割宽度，所述切割凹槽101的底面位于衬底10第一表面或衬底10内。半导体发光芯片的切割线100优选位于切割凹槽101中央。

S3、在半导体叠层11外，包括半导体叠层11的表面和侧面、内凹处或切割凹槽处裸露的衬底10表面或衬底10表面和侧面的部分或全部，设置第一绝缘层141；在本实施例中，该第一绝缘层141包裹了整个半导体发光芯片的所有裸露的、具有导电性的表面和侧面，包括p型电流扩展层130表面和侧面、裸露的p型导电层11c表面和侧面、裸露的n型电极凹孔111底面和侧壁、裸露的发光层11b侧面、裸露的n型导电层11a表面和侧面、切割凹槽101处裸露的半导体叠层11侧面以及切割凹槽101处裸露的衬底10侧面及其底面等。可以理解的，整个半导体发光芯片的裸露的、导电性的表面和侧面可以根据芯片的实际制作时所产生的所有具导电性的表面和侧面，通过第一绝缘层141将整个芯片包裹形成绝缘的芯片即可。

S4、在第一绝缘层141上制备用于设置第二n型电极122的第二n型通孔，所述n型通孔贯通所述第一绝缘层141至所述n型电极台阶的表面、所述n型电极凹槽的底面和/或所述n型电极凹孔的底面。在本实施例方法中，第二n型通孔贯通至第一绝缘层141至n型电极凹孔111的底面，露出n型导电层11a。

具体的，从第一绝缘层141的表面向下刻蚀第二n型通孔。第二n型通孔底面全部位于n型电极台阶44a表面、n电极凹槽底面和/或所述n型电极凹孔底面上，保证制作的第二n型电极122与n型导电层11a形成可靠牢固的导电连接即可。可以理解的，该第二n型通孔可以采用先用光刻在第一绝缘层141表面形成掩膜，再通过湿法腐蚀或干法蚀刻等方式制作而成；通孔的制作位置和大小可以根据需要进行调整。

当n型电极凹孔111底面设置有n型电流扩展层时，第二n型通孔底面全部位于n型电流扩展层上、或部分位于n型电流扩展层上另一部分位于n电极凹孔111底面上、或全部位于n电极凹孔111底面上。

S5、在所述第二n型通孔内制备所述第二n型电极122，在所述第一绝缘层141的表面制备与所述第二n型电极122导电连接的n型电极互连层123；所述第二n型电极122与所述n型导电层11a导电连接。

其中，第二n型电极122的一端与n型导电层11a导电连接，另一端裸露出第一绝缘层141的表面；再在第一绝缘层141表面制备n型电极互连层123，使得n型电极互连层123与第二n型电极122之间导电连接。

S6、在所述第一绝缘层141上设置第二绝缘层142，在所述第二绝缘层142上分别制备用于设置第一n型电极121第一n型通孔和用于设置p型电极13的p型通孔；所述第一、第二绝缘层141、142形成包裹所述半导体发光芯片的所有裸露的、具有导电性的表面和侧面的绝缘层14。

具体的，从第二绝缘层142的表面向下刻蚀第一n型通孔及p型通孔。第一n型通孔贯通第二绝缘层142至n型电极互连层123，p型通孔贯通第二绝缘层142及第一绝缘层141至p型导电层11c。在本实施例中，p型通孔底面全部位于p型电流扩展层130上、或部分位于p型电流扩展层130上另一部分位于p型导电层11c上、或全部位于p型导电层11c上，保证制作的p型电极13与p型导电层11c和/或p型电流扩展层130形成可靠牢固的导电连接即可。可以理解的，第一n型通孔及p型通孔可以采用先用光刻在第二绝缘层142表面形成掩膜，再通过湿法腐蚀或干法蚀刻等方式制作而成；通孔的制作位置和大小可以根据需要进行调整。

S7、在所述第一n型通孔和所述p型通孔内分别制备所述第一n型电极121和所述p型电极13，所述第一n型电极121与所述n型电极互连层123导电连接，所述p型电极13与所述p型导电层11c导电连接。

其中，第一n型电极121一端与n型电极互连层123导电连接，另一端裸露出第二绝缘层142表面；p型电极13的一端与p型导电层11c和/或p型电流扩展层130导电连接，另一端裸露出第二绝缘层142的表面。

该步骤之后还包括：从衬底10的第二表面减薄该衬底10，结构化减薄后的衬底10的第二表面，从而增加出光效率。

本实施例的方法，还包括S8、在绝缘层14表面（即第二绝缘层142表面）制备与第一n型电极121导电连接的n型焊垫15和与p型电极13导电连接的p型焊垫16。n型焊垫15与p型焊垫16的形状可以根据需要进行设计，例如制成圆形、方形等规则形状或不规则形状等，使得部分绝缘层14被包裹在半导体叠层11和n型焊垫15、p型焊垫16之间。可以理解的，n型焊垫15与p型焊垫16可以都制作，也可以制作其中任何一个。然后，在n型焊垫15与p型焊垫16之间制备阻焊层17，制得的阻焊层17与n型焊垫15、p型焊垫16之间绝缘。

在步骤S7或S8之后，沿切割线100将衬底10切开后，所述切割凹槽101一分为二，最后得到分立的半导体发光芯片。

如图3所示，是本发明第二实施例的半导体发光芯片，其包括衬底20、半导体叠层21、绝缘层24、至少一p型电极23、至少一第一n型电极221、至少一第二n型电极222、n型电极互连层223、n型焊垫25及p型焊垫26。其中，衬底20具有第一表面和第二表面，半导体叠层21包括依次叠设在第一表面的n型导电层21a、发光层21b及p型导电层21c；第二n型电极222与n型导电层21a导电连接，n型电极互连层223导电连接第一、第二n型电极221、222，p型电极与p型导电层21c导电连接；该半导体叠层21、绝缘层24、至少一p型电极23、至少一第一n型电极221、至少一第二n型电极222、n型电极互连层223、n型焊垫25和p型焊垫26等共同构成本发明所述的半导体发光芯片。

该实施例与上述实施例不同的在于，所述半导体发光芯片还包括p型电极互连层233，该p型电极互连层233包裹于绝缘层24中。所述p型电极23包括至少一第一p型电极231和至少一第二p型电极232，第一p型电极231裸露在绝缘层24表面，并贯穿位于p型电极互连层233上方的绝缘层24与p型电极互连层233导电连接，第二p型电极232贯穿位于p型电极互连层233下方的绝缘层24与p型导电层21c导电连接，p型电极互连层233通过第二p型电极232与p型导电层21c导电连接；且第二p型电极232与n型电极互连层223、发光层21b和n型导电层21a绝缘。

该p型电极互连层233与n型电极互连层223具有相同功能，通过p型电极互连层233的设置，确保了电流在p型导电层21c中分布均匀，当电流导入第一p型电极231时，电流即能通过p型电极互连层233均匀流通至所有第二p型电极232，使得电流均匀在整个p型导电层表面，以实现半导体发光芯片的均匀发光。p型电极互连层233可为具有导电性能的金属或合金材料制成的互连金属层，其设置可参照n型电极互连层223。

对于多层设置的绝缘层24，第二p型电极232也可以多层设置，每一层第二p型电极232之间均可通过p型电极互连层233形成导电连接。

在本实施例中，绝缘层24还包括有第三绝缘层243。第一绝缘层241直接包裹所述半导体发光芯片上，第二绝缘层242和第三绝缘层243依次包裹在第一绝缘层241上，第三绝缘层243表面形成绝缘层24的表面，即为所述半导体发光芯片的焊接表面。n型焊垫25及p型焊垫26均设置在绝缘层24表面（即第三绝缘层243表面），在n型焊垫25和p型焊垫26之间设有与n型焊垫25和p型焊垫26之间绝缘的阻焊层27。

其中，第一绝缘层241包裹第二n型电极222，n型电极互连层223可裸露在第一绝缘层241表面；第二绝缘层242包裹第一n型电极221，位于n型电极互连层223上方，将n型电极互连层223包裹在第一、第二绝缘层241、242之间。第一n型电极221裸露在第三绝缘层243表面并贯穿该第三、第二绝缘层243、242至n型电极互连层223，与n型电极互连层223导电连接；第二p型电极232包裹在第一绝缘层241中并贯穿第二绝缘层242，p型电极互连层233可裸露在第二绝缘层242表面，第三绝缘层243包裹第一p型电极231，位于p型电极互连层233上方，将p型电极互连层233包裹在第二、第三绝缘层242、243之间，第一p型电极231裸露在第三绝缘层243表面并贯穿该第三绝缘层243至p型电极互连层233。可以理解的，该绝缘层24也可为如图2所示的具两层结构，第一n型电极221、第二n型电极222、第一p型电极231、第二p型电极232、n型电极互连层223和p型电极互连层233可与图2所示实施例中n型电极互连层123设置相同设置。

制作时，半导体叠层21外延生长在具一定直径（通常大于2寸）的衬底20上，在完成芯片加工工艺后，再按所述半导体发光芯片的大小和形状，沿所述半导体发光芯片的切割线200将衬底20切开后，相邻半导体叠层21之间的切割凹槽201被一分为二，最后得到分立的半导体发光芯片。

结合图3，上述第二实施例的半导体发光芯片的制造方法，参照上述实施例的制造方法，而不同上述实施例制造方法的在于，还包括p型电极互连层233的制备，以及p型电极23的第一p型电极231与第二p型电极232分两步制备，具体如下：

在步骤S6中，在所述第二绝缘层242上制备用于设置第二p型电极232、贯通所述第二绝缘层242及第一绝缘层241至所述p型导电层21c的第二p型通孔。

在步骤S7中，在所述第二p型通孔内制备所述第二p型电极232，所述第二p型电极232与所述p型导电层11c导电连接，并与所述n型电极互连层223绝缘。

所述步骤S7还包括：

S7.1、在所述第二绝缘层242上制备与所述第二p型电极232导电连接的p型电极互连层233；所述p型电极互连层233与所述第一n型电极221绝缘；

S7.2、在所述第二绝缘层242上设置第三绝缘层243，在所述第三绝缘层243上分别制备贯通至所述第一n型通孔的第三n型通孔和用于设置第一p型电极231、贯通至所述p型电极互连层233的第一p型通孔；所述第三绝缘层243与所述第一、第二绝缘层241、242共同形成所述绝缘层24。

S7.3、在所述第一p型通孔内制备所述第一p型电极231，所述第一p型电极231与所述p型电极互连层233导电连接；所述第一n型电极设置在连通的所述第一n型通孔和所述第三n型通孔中。

在步骤S8中、在绝缘层24表面（即第三绝缘层243表面）制备与第一n型电极221导电连接的n型焊垫25和与第一p型电极231导电连接的p型焊垫26。可以理解的，n型焊垫15与p型焊垫16可以都制作，也可以制作其中任何一个。然后，在n型焊垫25与p型焊垫26之间制备阻焊层27，制得的阻焊层27与n型焊垫25、p型焊垫26之间绝缘.

该实施例制造方法其他步骤参照上述实施例制造方法即可，在此不再赘述。在所述芯片加工工艺后，再按所述半导体发光芯片的大小和形状，沿所述半导体发光芯片的切割线200将衬底20切开后，相邻半导体叠层21之间的切割凹槽201被一分为二，最后得到分立的半导体发光芯片。

如图4所示，是本发明第三实施例的半导体发光芯片，包括衬底30、半导体叠层31、绝缘层34、至少一p型电极33、至少一第一n型电极321、至少一第二n型电极322、n型电极互连层323、n型焊垫35及p型焊垫36。其中，衬底30具有第一表面和第二表面，半导体叠层31包括依次叠设在衬底30的第一表面上的n型导电层31a、发光层31b及p型导电层31c；第二n型电极322与n型导电层31a导电连接，n型电极互连层323导电连接第一、第二n型电极321、322，p型电极33与p型导电层31c导电连接；该半导体叠层31、绝缘层34、至少一p型电极33、至少一第一n型电极321、至少一第二n型电极322、n型电极互连层323、n型焊垫35和p型焊垫36等共同构成本发明所述的半导体发光芯片。

由于绝缘层34通常是透光薄层，为了防止光通过绝缘层34外射，该实施例与图1、图3所示实施例不同在于，绝缘层34的部分或全部含有一光反射层38。该光反射层38沿着半导体叠层31表面和侧面以及切割凹槽301处衬底30侧面和表面分布嵌入在绝缘层34内或沉积在绝缘层34的裸露表面。所述光反射层包括银层、铝层、布拉格全反射膜（DBR）中的一种或多种。该光反射层38与半导体叠层31、p型电极23、第一n型电极321、第二n型电极322及n型电极互连层323绝缘。

在本实施例中，绝缘层34包括第一绝缘层341和第二绝缘层342，光反射层38沿着半导体叠层31表面和侧面以及切割凹槽301处衬底30侧面和表面嵌设在绝缘层34的第一绝缘层341中，在制作时，将第一绝缘层341分成两层依次包裹在半导体叠层31表面和侧面、切割凹槽301处裸露的衬底30表面或衬底30表面和侧面的部分或全部上，包裹第一层后，先制作光反射层38再包裹第二层。为确保光反射层38更好的将光反射回半导体叠层31，将半导体叠层31上的n型电极凹孔311制成倒梯形，n型电极凹孔311底面宽度小于n型电极凹孔311开口处的宽度。此外，在相邻的二个半导体发光芯片之间的切割凹槽301为V型设置，切割凹槽301内形成的斜侧面利于位于其上方的光反射层38更好反射。

在n型导电层31a和p型导电层31c表面可以分别设有n型电流扩展层320和p型电流扩展层330，可以理解的是，也可以只在对应表面设置n型电流扩展层320和p型电流扩展层330中任何一个。如图4所示，在本实施例中，n型导电层31a和p型导电层31c表面上分别设有n型电流扩展层320和p型电流扩展层330。电流扩展层一方面具有良好的导电特性，另一方面能与导电层形成低阻接触或低阻欧姆接触。该n型电流扩展层320包括n型金属扩散阻挡层、n型导电扩展层、n型反射层、n型接触层中的一种或多种；n型金属扩散阻挡层使用的材料包括难熔金属、难熔金属氮化物、难熔金属碳化物和难熔金属三元合金中的一种或多种，难熔金属包括W、Ti、Mo、Ta、TiW的一种或多种，n型导电扩展层使用的材料包括ITO、Ag、Au、Al、Cr、Ti、Pt、Pd、Ni、W、ZnO中的一种或多种，n型接触层使用的材料包括ITO、Al、Cr、Ti、Pt、Pd、Ni、NiO、ZnO、重掺低阻n型导电层中的一种或多种，n型反射层使用的材料包括Ag、Al、布拉格全反射膜（DBR）中的一种或多种。该p型电流扩展层330包括p型金属扩散阻挡层、p型导电扩展层、p型反射层、p型接触层中的一种或多种；p型金属扩散阻挡层使用的材料包括难熔金属、难熔金属氮化物、难熔金属碳化物和难熔金属三元合金中的一种或多种，难熔金属包括W、Ti、Mo、Ta、TiW的一种或多种；p型导电扩展层使用的材料包括ITO、Ag、Au、Al、Cr、Ti、Pt、Pd、Ni、W、ZnO中的一种或多种，p型接触层使用的材料包括ITO、Al、Cr、Ti、Pt、Pd、Ni、NiO、ZnO、重掺低阻p型导电层中的一种或多种，p型反射层使用的材料包括Ag、Al、布拉格全反射膜（DBR）中的一种或多种。

当n型电流扩展层320包含n型反射层，和/或p型电流扩展层330包含p型反射层时，其能够提高从衬底30第二表面的出光量，该n型电流扩展层320和/或p型电流扩展层330上方可不设光反射层38。

p型电极23贯穿p型电流扩展层330，与p型导电层31c和p型电流扩展层330导电连接。可以理解的，p型电极23也可以只与p型电流扩展层330接触，并通过p型电流扩展层330与p型导电层31c形成导电连接；p型电极23也可以部分贯穿p型电流扩展层330，与p型导电层31c直接接触形成导电连接，其余部分与p型电流扩展层330直接接触形成导电连接。

第二n型电极322贯穿n型电流扩展层320，与n型导电层31a和n型电流扩展层320导电连接。可以理解的，第二n型电极322也可以只与n型电流扩展层320接触，并通过n型电流扩展层320与n型导电层31a形成导电连接；第二n型电极322也可以部分贯穿n型电流扩展层320，与n型导电层31a直接接触形成导电连接，其余部分与n型电流扩展层320直接接触形成导电连接。

n型电极互连层323导电连接并位于第二n型电极322上方，第一n型电极321裸露在绝缘层34表面并贯穿该绝缘层34导电连接n型电极互连层323与n型导电层31a。p型电极23裸露绝缘层34表面并贯穿绝缘层34与p型导电层31c导电连接。多个p型电极23之间也可设p型电极互连层，形成导电连接，能够起到与n型电极互连层323相同的功能。裸露在绝缘层34表面的p型电极23与第一n型电极321之间设有阻焊层37，该阻焊层37与p型电极23与第一n型电极321之间绝缘。

当光反射层38为具有导电特性的光反射层时，其与半导体叠层31、第一n型电极321、第二n型电极322、p型电极、n型电极互连层323、n型电流扩展层320及p型电流扩展层330之间绝缘。可以理解的，本实施例的半导体发光芯片也可采用如图3所示结构，而不同在于在绝缘层中嵌设所述反射层38。

制作时，半导体叠层31外延生长在具一定直径（通常大于2寸）的衬底30上。参考图4所示，在本实施例中，沿所述半导体发光芯片的切割线300在相邻半导体叠层31之间设切割凹槽301，切割凹槽301为V型凹槽，其表面也被绝缘层34包裹其中，形成绝缘，切割凹槽301的侧面则为半导体叠层31的侧面。所述切割凹槽301宽度大于切割宽度，切割凹槽301的底表面位于衬底30第一表面或衬底30内。通常在完成芯片加工工艺后，再按所述半导体发光芯片的大小和形状，沿所述半导体发光芯片的切割线300将衬底30切开后，切割凹槽301被一分为二，最后得到分立半导体发光芯片。

该实施例的半导体发光芯片的制造方法，参照上述实施例的制造方法，而不同上述实施例制造方法的在于，在步骤S3中还包括光反射层38的制备。因此，结合图2，步骤S3可包括：

S3.1、在半导体叠层31外，包括半导体叠层31表面和侧面、所述内凹处或切割凹槽301处裸露的衬底10表面或衬底10表面和侧面的部分或全部，设置第一绝缘层341的第一层；该第一层较薄，可包裹了整个半导体发光芯片的所有裸露的、具有导电性的表面和侧面，包括p型电流扩展层330表面和侧面、裸露的p型导电层31c表面和侧面、裸露的n型电极凹孔311底面和侧壁、裸露的发光层31b侧面、、裸露的n型导电层31a表面和侧面、和切割凹槽301处裸露的半导体叠层31侧面，以及切割凹槽301处裸露的衬底30侧面及其底面等。

S3.2、在第一绝缘层341的第一层表面制备所述光反射层38，使得光反射层38沿着半导体叠层31表面和侧面以及切割凹槽301处或内凹处裸露的衬底30表面或衬底30侧面和表面分布，其可覆盖全部或部分该第一层表面，并与半导体叠层31、第一n电极321、第二n型电极322、p型电极33和n型电极互连层323绝缘。

S3.3、在第一层上设置包裹所述光反射层38的第一绝缘层341的第二层。该第二层的厚度可大于第一层的厚度。第二层与所述第一层共同形成所述第一绝缘层341，从而制得其中设有光反射层38的第一绝缘层341，通过后续第二绝缘层342的制作，获得嵌有光反射层38的绝缘层34。

对于一次批量生产多个半导体发光芯片，该制造方法中，可在步骤S2之后或之前沿所述半导体发光芯片的切割线300制备切割凹槽301。如在相邻的二个半导体发光芯片所对应的半导体叠层31之间，制作切割凹槽301，切割凹槽301优选为V型凹槽，经切割后切割凹槽301一分为二，切割凹槽301的一侧面形成半导体叠层31的倾斜侧面。切割凹槽301表面也被绝缘层34包裹其中，可便于绝缘层34更好包裹半导体叠层31的侧面，形成绝缘。所述切割凹槽301宽度大于切割宽度，切割凹槽301的底表面位于衬底30第一表面或衬底30内；半导体发光芯片切割线300优选位于切割凹槽301中央。在步骤S8之后，沿切割线300将衬底30切开后，最后得到分立的半导体发光芯片。

可以理解的，上述各技术特征可以任意组合使用而不受限制。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (14)

1.一种半导体发光芯片，包括具有第一表面和第二表面的衬底，在所述衬底第一表面有—至少包括n型导电层、发光层和p型导电层的半导体叠层；其特征在于，在所述半导体叠层表面至少有一裸露出部分n型导电层的n型电极台阶、n型电极凹槽和/或n型电极凹孔，所述半导体发光芯片的所有裸露的、具有导电性的表面和侧面被至少一绝缘层所包裹； 

所述绝缘层表面设有裸露的至少一p型电极和至少一第一n型电极；所述p型电极贯穿所述绝缘层与所述p型导电层导电连接；所述绝缘层内设有n型电极互连层，所述第一n型电极贯穿位于所述n型电极互连层上方的所述绝缘层与所述n型电极互连层导电连接，所述n型电极互连层通过至少一贯穿位于所述n型电极互连层下方的所述绝缘层的第二n型电极与所述n型导电层导电连接，所述第二n型电极设在所述n型电极台阶、n型电极凹槽和/或n型电极凹孔内，并与所述n型导电层导电连接，与所述发光层和p型导电层绝缘；所述p型电极与所述第一n型电极、n型电极互连层和第二n型电极间彼此绝缘。

2.根据权利要求1所述的半导体发光芯片，其特征在于，所述半导体发光芯片还包括p型电极互连层，所述 p型电极互连层设置于所述绝缘层中；

所述p型电极包括至少一第一p型电极和至少一第二p型电极，所述第一p型电极贯穿位于所述p型电极互连层上方的所述绝缘层与所述p型电极互连层导电连接，所述p型电极互连层通过贯穿位于所述p型电极互连层下方的所述绝缘层的所述第二p型电极与所述p型导电层导电连接；所述p型电极与所述发光层和n型导电层绝缘。

3.根据权利要求1或2所述的半导体发光芯片，其特征在于，所述p型导电层表面与所述绝缘层之间设有p型电流扩展层，所述p型电流扩展层与所述p型电极导电连接；所述p型电流扩展层包括p型金属扩散阻挡层、p型导电扩展层、p型反射层、p型接触层中的一种或多种；和/或，

所述n型电极台阶的表面、n型电极凹槽的底面和/或n型电极凹孔的底面与所述绝缘层之间设有n型电流扩展层，所述n型电流扩展层与所述第二n型电极导电连接；所述n型电流扩展层包括n型金属扩散阻挡层、n型导电扩展层、n型反射层、n型接触层中的一种或多种。

4.根据权利要求1或2所述的半导体发光芯片，其特征在于，所述绝缘层的部分或全部含有一光反射层；所述光反射层沿着所述半导体叠层表面和侧面分布位于所述绝缘层内或位于所述绝缘层的裸露表面；所述光反射层与所述半导体叠层、p型电极、第一n型电极、第二n型电极及n型电极互连层间彼此绝缘。

5.根据权利要求1或2所述的半导体发光芯片，其特征在于，裸露在所述绝缘层表面的所述p型电极的位置处设有一与所述p型电极导电连接并紧贴在所述绝缘层表面的p型焊垫；和/或

裸露在所述绝缘层表面的所述第一n型电极的位置处设有一与所述第一n型电极导电连接并紧贴在所述绝缘层表面的n型焊垫。

6.根据权利要求5所述的半导体发光芯片，其特征在于，所述p型焊垫与所述n型焊垫之间设有至少—紧贴在所述绝缘层表面的阻焊层，所述阻焊层与所述n型焊垫和p型焊垫之间彼此绝缘。

7.根据权利要求1或2所述的半导体发光芯片，其特征在于，在所述半导体发光芯片四周有一内凹；所述内凹位于所述半导体发光芯片的所述半导体叠层一侧，所述内凹的底面位于所述衬底第一表面或所述衬底内。

8.根据权利要求7所述的半导体发光芯片，其特征在于，所述内凹处裸露的衬底表面或衬底表面和侧面的部分或全部被一光反射层所覆盖，或被至少一绝缘层所包裹；所述绝缘层的部分或全部含有一光反射层；所述光反射层沿着所述内凹处裸露的衬底表面或衬底表面和侧面分布位于所述绝缘层内或位于所述绝缘层的裸露表面；

所述光反射层与所述半导体叠层、p型电极、第一n型电极、第二n型电极及n型电极互连层间彼此绝缘。

9.一种半导体发光芯片的制造方法，其特征在于，至少包括以下步骤：

S1、制备半导体叠层，所述半导体叠层按n型导电层、发光层、p型导电层的次序，设置在衬底的第一表面上；

S2、在所述半导体叠层上制备n型电极台阶、n型电极凹槽和/或n型电极凹孔；所述n型电极台阶的表面位于所述n型导电层内或者位于所述n型导电层表面，所述n型电极凹槽和/或n型电极凹孔贯穿所述p型导电层和发光层至所述n型导电层内或者所述n型导电层表面；或者，

在制备所述n型电极台阶、n型电极凹槽和/或n型电极凹孔前或后，沿所述半导体叠层四周制备内凹，或当在同一所述衬底制备多个所述半导体发光芯片时，沿切割线位置制备切割凹槽；所述内凹和所述切割凹槽的底面位于所述衬底第一表面或所述衬底内；

S3、在所述半导体叠层外，包括所述半导体叠层表面和侧面、所述内凹处或切割凹槽处裸露的衬底表面或衬底表面和侧面的部分或全部，设置第一绝缘层；

S4、在所述第一绝缘层上制备用于设置第二n型电极的第二n型通孔，所述第二n型通孔贯通所述第一绝缘层至所述n型电极台阶的表面、所述n型电极凹槽的底面和/或n型电极凹孔的底面；

S5、在所述第二n型通孔内制备所述第二n型电极，在所述第一绝缘层的表面制备与所述第二n型电极导电连接的n型电极互连层；所述第二n型电极与所述n型导电层导电连接；

S6、在所述第一绝缘层上设置第二绝缘层，在所述第二绝缘层上分别制备用于设置第一n型电极、贯通至所述n型电极互连层的第一n型通孔和用于设置p型电极、贯通所述第二绝缘层及第一绝缘层至所述p型导电层的p型通孔；所述第一、第二绝缘层形成包裹所述半导体发光芯片的所有裸露的、具有导电性的表面和侧面的绝缘层；

S7、在所述第一n型通孔和所述p型通孔内分别制备所述第一n型电极和所述p型电极，所述第一n型电极与所述n型电极互连层导电连接，所述p型电极与所述p型导电层导电连接。

10.根据权利要求9所述的半导体发光芯片的制造方法，其特征在于，所述p型电极包括至少一第一p型电极和至少一第二p型电极；

在所述步骤S6中，在所述第二绝缘层上制备用于设置第二p型电极、贯通所述第二绝缘层及第一绝缘层至所述p型导电层的第二p型通孔；

在所述步骤S7中，在所述第二p型通孔内制备所述第二p型电极，所述第二p型电极与所述p型导电层导电连接，并与所述n型电极互连层绝缘；

所述步骤S7还包括：

S7.1、在所述第二绝缘层上制备与所述第二p型电极导电连接的p型电极互连层； 所述p型电极互连层与所述第一n型电极绝缘；

S7.2、在所述第二绝缘层上设置第三绝缘层，在所述第三绝缘层上分别制备贯通至所述第一n型通孔的第三n型通孔和用于设置第一p型电极、贯通至所述p型电极互连层的第一p型通孔；所述第三绝缘层与所述第一、第二绝缘层共同形成所述绝缘层；

S7.3、在所述第一p型通孔内制备所述第一p型电极，所述第一p型电极与所述p型电极互连层导电连接；所述第一n型电极设置在连通的所述第一n型通孔和所述第三n型通孔中。

11.根据权利要求9或10所述的半导体发光芯片的制造方法，其特征在于，所述步骤S2还包括：在所述p型导电层表面覆盖p型电流扩展层；和/或，在所述n型电极台阶的表面、n型电极凹槽的底面和/或n型电极凹孔的底面覆盖n型电流扩展层；

所述步骤S6中，所述p型通孔的底面全部位于所述p型电流扩展层上、或全部位于所述p型导电层上、或部分位于所述p型电流扩展层上另一部分位于所述p型导电层上；

所述步骤S4中，所述第二n型通孔的底面全部位于所述n型电流扩展层上、或全部位于所述n型电极台阶的表面和/或所述n电极凹槽的底面和/或n型电极凹孔的底面上、或部分位于所述n型电流扩展层上另一部分位于所述n型电极台阶的表面和/或所述n电极凹槽的底面和/或n型电极凹孔的底面上。

12.根据权利要求9或10所述的半导体发光芯片的制造方法，其特征在于，所述步骤S3中，所述第一绝缘层中还制备有一光反射层；所述步骤S3包括：

S3.1、在所述半导体叠层外，包括所述半导体叠层表面和侧面、所述内凹处或切割凹槽处裸露的衬底表面或衬底表面和侧面的部分或全部，设置所述第一绝缘层的第一层；

S3.2、在所述第一层表面制备所述光反射层，所述光反射层沿着所述半导体叠层表面和侧面、和所述内凹处或切割凹槽处裸露的衬底表面或衬底表面和侧面分布，并与所述半导体叠层、第一n电极、第二n型电极、p型电极、和n型电极互连层绝缘；

S3.3、在所述第一层上设置包裹所述光反射层的所述第一绝缘层的第二层，所述第二层与所述第一层共同形成所述第一绝缘层。

13.根据权利要求9或10所述的半导体发光芯片的制造方法，其特征在于，还包括S8、在所述绝缘层表面，制备与所述第一n型电极导电连接的n型焊垫以及与所述p型电极导电连接的p型焊垫。

14.根据权利要求9或10所述的半导体发光芯片的制造方法，其特征在于，在步骤S7之后，还包括从所述衬底的所述第二表面减薄所述衬底，和沿所述切割凹槽切割所述衬底得到分立的半导体发光芯片。

Images