CN105702811B

CN105702811B - 发光元件

Info

Publication number: CN105702811B
Application number: CN201510822619.5A
Authority: CN
Inventors: 陈昭兴; 蒋宗勋; 廖健智; 庄文宏; 蔡旻谚; 胡柏均
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2014-12-16
Filing date: 2015-11-24
Publication date: 2020-01-17
Anticipated expiration: 2035-11-24
Also published as: TWI679777B; TW201820657A; US20190074409A1; US10991854B2; CN111048644A; TWI679776B; US9761774B2; US20210249565A1; CN111048644B; CN105702811A; US20170331007A1; US10153402B2; US20160172560A1; TW201633563A

Abstract

本发明公开一种发光元件，其包含：一半导体发光叠层包含一具有一第一电性的第一半导体层，一活性层，以及一具有一第二电性的第二半导体层；一第一导电层位于半导体发光叠层上且电连接第二半导体层；一第一绝缘层位于第一导电层上；一第二导电层位于第一绝缘层上且电连接第一半导体层；一第二绝缘层位于第二导电层上；一第一电极垫和一第二电极垫位于第二导电层上；以及一缓冲部位于第一电极垫与第二电极垫之间。

Description

发光元件

技术领域

本发明涉及一种发光元件，特别是涉及一种具有一缓冲部的发光元件。

背景技术

在发光二极管管芯的封装制作工艺中，管芯通过一顶针而脱离蓝膜，接着各个管芯通过一真空吸嘴分别被捡取并置放至一预定位置。请参考图1A至图2C，图1A绘示一现有的倒装式发光二极管1的上视图。图1B绘示贴附于蓝膜23的现有的倒装式发光二极管1沿图1A中线段A-A’的剖视图，同时绘示顶针21顶触蓝膜23与倒装式发光二极管1。顶针21通过蓝膜23顶触并施压于倒装式发光二极管1的一表面上。如同图1A～图1B所示，现有的倒装式发光二极管1包含一发光叠层10，具有一p型半导体层、一n型半导体层与位于p型半导体层和n型半导体层之间的一活性层(未绘示)，一第一电极垫15电性连结n型半导体层，和一第二电极垫16电性连结p型半导体层。顶针21可用于将现有的倒装式发光二极管1脱离覆盖于其上表面的蓝膜23。详细而言，顶针21会接触于倒装式发光二极管1的中央区域，此中央区域位于第一电极垫15与第二电极垫16之间，被称为间隔区151，由此顶针21可将倒装式发光二极管1抬升并脱离蓝膜23，然而倒装式发光二极管1却会因此而损伤。

图2A绘示现有的倒装式发光二极管1因脱离蓝膜而损伤的照片；图2B绘示图2A中区域C的局部放大上视图；图2C绘示图2B中区域D的局部放大上视图。由于倒装式发光二极管1结构的机械强度不够，当顶针21顶推倒装式发光二极管1时，顶针21会伤害倒装式发光二极管1，而导致倒装式发光二极管1中产生例如裂痕27这样的管芯损伤。当一电流注入倒装式发光二极管1时，裂痕27将造成倒装式发光二极管1内部的短路，倒装式发光二极管1的可靠度也会因此被影响。

发明内容

一种发光元件包含：一半导体发光叠层包含一具有一第一电性的第一半导体层，一活性层，以及一具有一第二电性的第二半导体层；一第一导电层位于半导体发光叠层上且电连接第二半导体层；一第一绝缘层位于第一导电层上；一第二导电层位于第一绝缘层上且电连接第一半导体层；一第二绝缘层位于第二导电层上；一第一电极垫，一第二电极垫，以及一缓冲部，其中第一电极垫与第二电极垫位于第二绝缘层上，以及缓冲部位于第一电极垫与第二电极垫之间。

附图说明

图1A为一现有倒装式发光二极管的一上视图；

图1B为贴附于一蓝膜的现有倒装式发光二极管沿图1A中线段A-A’的一剖视图，以及一顶针顶触蓝膜与倒装式发光二极管的示意图；

图2A为现有倒装式发光二极管因脱离蓝膜而损伤的照片的示意图；

图2B为图2A中区域C的局部放大上视图；

图2C为图2B中区域D的局部放大上视图；

图3A为本发明的一第一实施例的一发光元件的一上视图；

图3B为发光元件沿图3A的一线段E-E’的一剖视图；

图4A为本发明的一第二实施例的一发光元件的一上视图；

图4B至图4L为发光元件沿图4A的一线段F-F’的一制造流程步骤的示意图；

图5为本发明的一第三实施例的一发光元件的一剖视图；

图6A为本发明的一第四实施例的一发光元件的一上视图；

图6B为发光元件沿图6A的一线段G-G’的一剖视图；

图7A为本发明的一第五实施例的一发光元件的一上视图；

图7B为发光元件沿图7A的一线段H-H’的一剖视图；

图8A为本发明的一第六实施例的一发光元件的一上视图；

图8B为发光元件沿图8A的一线段I-I’的一剖视图；

图9A为本发明的一第七实施例的一发光元件的一上视图；

图9B为发光元件沿图9A的一线段J-J’的一剖视图；

图10A为本发明的一第八实施例的一发光元件的一上视图；

图10B为发光元件沿图10A的一线段K-K’的一剖视图；

图11A为本发明的一第九实施例的一发光元件的一立体图；

图11B为图11A中各层的一上视图；

图12A为本发明的一第十实施例的的一发光元件的一立体图；

图12B为图12A中各层的一上视图；

图13A为本发明的一第十一实施例的发光元件的一上视图；

图13B为本发明的一第十二实施例的发光元件的一上视图；

图13C为本发明的一第十三实施例的发光元件的一上视图；

图14为本发明的第一实施例的发光元件与现有发光元件测试的短路比率的示意图。

符号说明

1：倒装式发光二极管

3、4、5、6、7、8、9、10’、11’、12’、13’、14’、15’：发光元件

10：发光叠层

15、35、45、65、75、85、95、105’、115’、125’、135’、145’、155’：第一电极垫

16、36、46、66、76、86、96、106’、116’、126’、136’、146’、156’

：第二电极垫

21、21’：顶针

23、23’：蓝膜

25’、425、625、725、825、925、1025’、1125、1225、1325、1425、1525：基板

27、27’：裂痕

30、40、60、70、80、90、100’、110’、120’、130’、140’、150’：半导体发光叠层

31、41、71、81、91、101’、111’、131’：第一导电层

32、42、62、72、82、92、102’、112’：第一绝缘层

33、43、43’、63、73、83、93、103’、113’、123’、133’、143’、153’：第二导电层

34、44、64、74、84、94、104’、114’、124’：第二绝缘层

37、47、67、77、87、97、107’、117’、127’、137’、147’、157’：缓冲部

48、68、78、88、98、108’：第一凹陷区

118’、111c’、111d’、1121’、1123’、1131’、1133’、1141’、1143’、128’、121c’、121d’、1221’、1223’、1231’、1233’、1241’、1243’：凹陷区

151：间隔区

11a’、12a’：绝缘层

41a：第一导电层的上表面

42a、62a：第一绝缘层的上表面

43a、63a：第二导电层的上表面

44a、64a：第二绝缘层的上表面

401、601、701、801、901、1001’：第一半导体层

402、602、702、802、902、1002’：活性层

403、603、703、803、903、1003’：第二半导体层

428、428’、628、628’、728、728’、828、828’、928、928’、1028’、1028”：第二凹陷区

438、438’、638、638’、738、738’、838、938、938’、1038’、1038”：第三凹陷区

448、448’、648、648’、748、748’、848、848’、948、948’、1048’、1048”：第四凹陷区

1110’、1210’：第一层

1112’、1212’：第二层

11a1’、12a1’：方形环状区

11a2’、12a2’：圆形环状区

401a、601a：第一半导体层的上表面

403a：第二半导体层的上表面

A-A’、E-E’、F-F’、G-G’、H-H’、I-I’、J-J’、K-K’：线段

C、D：区域

具体实施方式

上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟于此项技术的人士在不违背本发明的技术原理及精神的情况下，对上述实施例所进行的修改及变化，都可能或理应被涵盖在本发明内。

请参阅图3A与图3B，图3A绘示本发明的一第一实施例的一发光元件3的一上视图，图3B绘示发光元件3沿图3A的一线段E-E’的一剖视图。发光元件3贴附于蓝膜23’上，顶针21’通过蓝膜23’施压于发光元件3上。如图3A与图3B所示，蓝膜23’覆盖整个发光元件3的上表面。发光元件3包含一半导体发光叠层30位于基板25’上；一第一导电层31位于半导体发光叠层30上；一第一绝缘层32位于第一导电层31上；一第二导电层33位于第一绝缘层32上且与第一导电层31电性隔离；一第二绝缘层34位于第二导电层33上；一第一电极垫35；一第二电极垫36；以及一缓冲部37位于第一绝缘层32与第二绝缘层34之间。半导体发光叠层30包含一第一半导体层具有一第一电性，一活性层，以及一第二半导体层(未绘示)具有一第二电性。于此，第一导电层31电连接第二半导体层，以及第二导电层33电连接第一半导体层。在本实施例中，缓冲部37的形状从上视图来看为一矩形，缓冲部37的材料可为金属，以及缓冲部37与第一导电层31和第二导电层33电性隔离。在其他实施例中，缓冲部的材料可为绝缘材料。从上视图来看，缓冲部37与第一导电层31重叠，从剖视图来看，缓冲部37大致与第二导电层33共平面并且为第二导电层33所围绕。第一电极垫35与第二电极垫36分别通过第二导电层33与第一导电层31而与第一半导体层和第二半导体层电连接。如图3A的上视图所示，缓冲部37位于第一电极垫35与第二电极垫36之间，并如图3B的剖视图所示，缓冲部37位于第一绝缘层32与第二绝缘层34之间。

在本实施例中，顶针21’用于使发光元件3脱离蓝膜23’。由于发光元件3与缓冲部37的结合，当顶针21’施压于缓冲部37之上以使发光元件3脱离蓝膜23’时，裂痕27’仅形成于缓冲部37附近，但不会在第一导电层31与第二导电层33之间造成导通路径。在此第一实施例中，缓冲部37与第一导电层31都与第二导电层37电性隔离，发光元件3中不会因此有短路的情况发生。

图4A绘示本申请的一第二实施例的一发光元件4的一上视图。图4B至图4L绘示发光元件4的制造流程步骤及其沿图4A的一线段F-F’的剖视图。图4B绘示一半导体发光叠层40形成于一基板425上的一步骤。在此步骤中，提供基板425，以及形成半导体发光叠层40于基板425上。基板425包含透明基板。基板425的材料包括透明材料，其相对于半导体发光叠层40所发出的光线为可让此光线穿透的，例如砷化镓(GaAs)、磷化镓(GaP)、氮化镓(GaN)、蓝宝石、钻石、玻璃、石英、压克力、氧化锌(ZnO)或氮化铝(AlN)。此外，根据基板425本身的材料以及掺杂于其中的掺杂物，基板425可为导电基板或是非导电基板。基板425可做为外延成长的基板，并且基板425可选择性的包含一图案化的上表面，以改善半导体发光叠层40的外延品质以及散射从半导体发光叠层40所发出的光线。

为了提高半导体发光叠层40的品质，一缓冲层(未绘示)可形成于基板425和半导体发光叠层40之间。半导体发光叠层40包含一第一半导体层401、一第二半导体层403，以及一活性层402位于第一半导体层401与第二半导体层403之间。第一半导体层401与第二半导体层403具有不同的导电性、电性、极性或掺杂物以提供空穴与电子。极性可为n型或p型以分别提供电子与空穴，使得电子与电动可于活性层402中复合以产生光线。举例而言，第一半导体层401可为一n型半导体层，第二半导体层可为一p型半导体层。

半导体发光叠层40的材料包含磷化铝镓铟(AlGaInP)系列或氮化铝镓铟(AlGaInN)系列。活性层402包含单异质结构(SH)、双异质结构(DH)、双侧双异质结构(DDH)、或多重量子阱结构(MQW)。具体而言，活性层402包括i型、p型或n型半导体。当电流通过半导体发光叠层40时，活性层402会发出光线。当活性层402包括磷化铝镓铟(AlGaInP)系列的材料时，活性层402发出琥珀色系列的光线，例如红光、橘光或黄光；当活性层402包括氮化铝镓铟(AlGaInN)系列的材料时，活性层402所发出的光线为蓝光、绿光或紫外光。本实施例以氮化铝镓铟系列半导体发光叠层40来介绍。

图4C绘示形成多个第一凹陷区48的一步骤。如图4A至图4C所示，多个第一凹陷区48通过光刻与蚀刻制作工艺形成于半导体发光叠层40中。每一第一凹陷区48由第二半导体层403的一上表面403a，穿过第二半导体层403，活性层402，以及第一半导体层401以裸露第一半导体层401的一上表面401a。在本实施例中，多个第一凹陷区48可为多个孔洞。

图4D绘示形成一具有一上表面41a的第一导电层41的一步骤。首先，在上表面401a及403a上形成第一导电层41，接着，通过光刻与蚀刻制作工艺移除对应于多个第一凹陷区48的部分第一导电层41。最后第一导电层41图案化形成于第二半导体层403的上表面403a上。在另一实施例中，多个第一凹陷区48可于第一导电层41形成于半导体发光叠层40之后形成。蚀刻半导体发光叠层40以及第一导电层41的步骤可同时进行，也就是在同一步骤蚀刻部分半导体发光叠层40以及第一导电层41然后形成多个第一凹陷区48以裸露上表面401a。在本实施例中，第一导电层41电连接第二半导体层403。此外，第一导电层41与第二半导体层403电性接触，且包含金属材料，例如镍(Ni)、铂(Pt)、钯(Pd)、银(Ag)、铬(Cr)、铝(Al)、钛(Ti)、金(Au)、或上述材料的组合。在一实施例中，第一导电层41包含多层，例如一透明导电层(图未示)，一反射层(图未示)位于透明导电层上，一阻障层(图未示)位于反射层上并覆盖反射层以避免反射层迁移或氧化而使反射率降低。透明导电层与第二半导体层403电性接触，且反射层与透明导电层电性接触。自活性层402所发出的光线可被反射层反射而朝向基板425，自基板425相对活性层402的一表面而取出。透明导电层材料包含铟锡氧化物(ITO)、氧化铝锌(AZO)、氧化镓锌(GZO)、铟锌氧化物(IZO)等等。反射层材料包含银、金、铜、或铝。阻障层包含金属材料，例如钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)、或一合金包含至少一金属选自钛(Ti)、钨(W)、铝(Al)、铟(In)、锡(Sn)、镍(Ni)、铂(Pt)所构成的一群组。此外，阻障层可包含一金属叠层以位于反射层上，例如钛(Ti)/铝(Al)/钛(Ti)/钨(W)。

图4E绘示形成一第一绝缘层42的一步骤。如图4E所示，第一绝缘层42形成于第一导电层41的一上表面41a，半导体发光叠层40、第一导电层41，及第一凹陷区48的侧壁，以及位于第一凹陷区48的第一半导体层401的上表面401a上。第一绝缘层42的材料包含透明材料，例如氧化硅、氧化钛、或氮化硅。第一绝缘层42可通过蒸镀、溅镀、或旋转涂布玻璃等方式形成。

图4F绘示移除部分第一绝缘层42以形成第二凹陷区428，428’的一步骤。在形成第一绝缘层42之后，通过光刻及蚀刻制作工艺移除位于第一半导体层401的上表面401a及第一导电层41的上表面41a上的部分第一绝缘层42以分别形成第二凹陷区428，428’。第二凹陷区428从第一绝缘层42的一上表面42a穿过第一绝缘层42并裸露出第一半导体层401的上表面401a。第二凹陷区428’从第一绝缘层42的一上表面42a穿过第一绝缘层42并裸露出第一导电层41的上表面41a。在本实施例中，第二凹陷区428，428’可分别为孔洞。

图4G及图4H绘示形成一第二导电层43及第三凹陷区438，438’的一步骤。首先，具有一上表面43a的第二导电层43通过填入第二凹陷区428，428’以及覆盖第一绝缘层42的上表面42a的一部分形成。在此，第二导电层43填入第二凹陷区428与第一半导体层401电连接。接着，通过光刻及蚀刻制作工艺移除位于发光元件4中心区域的第二导电层43的一部分以形成第三凹陷区438’。在此，第三凹陷区438’从第二导电层43的上表面43a穿入到第一绝缘层42的上表面42a。并且，通过与形成第三凹陷区438同一道光刻及蚀刻制作工艺移除填入第二凹陷区428’的第二导电层43的一部分以形成第三凹陷区438，分别让第一导电层41的上表面41a及第一绝缘层42的上表面42a露出。在本实施例中，第三凹陷区438对齐并连接第二凹陷区428’，并且于上视图上，第三凹陷区438包含一对应于第二凹陷区428’的形状；第三凹陷区438’与发光元件4的中心区域重叠。第二导电层43的材料包含金属材料，例如镍(Ni)、铂(Pt)、钯(Pd)、银(Ag)、铬(Cr)、铝(Al)、钛(Ti)、金(Au)、或上述材料的组合。

图4I绘示形成一缓冲部47的一步骤。如图4A及图4H所示，缓冲部47形成于第三凹陷区438所裸露的第一绝缘层42的上表面42a上，且位于发光元件4的中心区域上。进一步来看，缓冲部47为第二导电层43所环绕，且与第一导电层41及第二导电层43电性及物理性隔绝。在本实施例中，缓冲部47于上视图上的一形状包含矩形。第三凹陷区438’于上视图上的一形状包含矩形或椭圆形。缓冲部47的一材料可为金属，并与第二导电层43包含相同的金属材料，例如镍(Ni)、铂(Pt)、钯(Pd)、银(Ag)、铬(Cr)、铝(Al)、钛(Ti)、金(Au)、或上述材料的组合。在另一实施例中，缓冲部47的材料可为绝缘材料或透明材料，例如氧化硅、氧化钛、或氮化硅。缓冲部47的可通过蒸镀、溅镀、或旋转涂布玻璃方式形成。缓冲部47的厚度依据其可承受顶针脱离的强度而设计，以避免发光叠层于顶针脱离的过程中损伤。细部而言，通过具有预先设计厚度的缓冲部47以避免因顶针脱离的过程中产生的第一绝缘层42的裂痕，在发光元件4中形成第一导电层41及第二导电层43之间的短路。

图4J绘示形成一第二绝缘层44的一步骤。如图4J所示，第二绝缘层44形成于上表面43a，第二导电层43的侧壁，以及第一导电层41的上表面41a上。细部而言，第二绝缘层44覆盖缓冲部47，以及填入第三凹陷区438，438’。在另一实施例中，第二绝缘层44可填满至少第三凹陷区438和438’之一。

图4K绘示移除部分第二绝缘层44以形成多个第四凹陷区448，448’的一步骤。在形成第二绝缘层44之后，通过光刻及蚀刻制作工艺移除位于第二导电层43的上表面43a的部分第二绝缘层44以形成第四凹陷区448，并露出第二导电层43的上表面43a。此外，填入第三凹陷区438的第二绝缘层44亦通过前述相同的光刻及蚀刻制作工艺移除，以露出第一导电层41的上表面41a，并对应形成第四凹陷区448’。在此，第四凹陷区448穿过第二绝缘层44的一上表面44a至露出第二导电层43的上表面43a，第四凹陷区448’则露出第二凹陷区428’及第一导电层41的上表面41a。如图4K的剖视图所示，缓冲部47夹置于第一绝缘层42及第二绝缘层44之间，并为第一绝缘层42及第二绝缘层44所包覆。

图4L绘示形成一第一电极垫45和一第二电极垫46的一步骤。第一电极垫45和第二电极垫46位于第二绝缘层44之上。在此，由上视图观之，第一电极垫45形成于基板425的一侧上，且填入第四凹陷区448与第二导电层43接触以与第一半导体层401形成电连接。第二电极垫46形成于基板425的另一侧上，且填入第四凹陷区448’与第一导电层41接触以与第二半导体层403形成电连接。当发光元件4通过第一电极垫45和第二电极垫46电连接一电源供应器(图未示)，会使得活性层发光。如图4A及图4L所示，缓冲部47位于第一电极垫45和第二电极垫46之间。如上所述，当一顶针(图未示)推压发光元件4时，发光元件4通过缓冲部47的保护机制，因此不会发生短路。

如图5所示，图5绘示本申请的一第三实施例的一发光元件5的一剖视图。发光元件5的结构与发光元件4相似。对于标以相同标号的类似元件及其相关叙述，在此将省略不再赘述。在第三实施例中发光元件5与发光元件4的差异在于如图5的剖视图所示，一第二导电层43’覆盖第一绝缘层42的侧壁/侧表面，第二导电层43’的外缘突出于半导体发光叠层40中活性层402以及第二导电层403的外缘，以及第二导电层43’的外缘与半导体发光叠层40中第一半导体层401物理性接触以形成一周围接触区。第三实施例所示的位于第二导电层43’及第一半导体层401之间的接触区域大于第二实施例所示的位于第二导电层43及第一半导体层401之间的接触区域。此时，发光元件5的电性，例如正向电压，会优于发光元件4。同样地，当发光元件5通过第一电极垫45和第二电极垫46电连接一电源供应器(图未示)，可使活性层402发光。

图6A绘示本申请的一第四实施例的一发光元件6的一上视图，图6B绘示发光元件6沿图6A的一线段G-G’的一剖视图。如图6A及图6B所示，发光元件6包含一半导体发光叠层60位于一基板625上，一第一导电层61位于半导体发光叠层60上，一第一绝缘层62位于第一导电层61上，一第二导电层63位于第一绝缘层62上，一第二绝缘层64位于第二导电层63上，一第一电极垫65，一第二电极垫66，一缓冲部67于上视图上位于第一电极垫65及第二电极垫66之间，多个第一凹陷区68，第二凹陷区628，628’，第三凹陷区638，638’，以及第四凹陷区648，648’。当发光元件6通过第一电极垫65和第二电极垫66电连接一电源供应器(图未示)，可使活性层602发光。

第四实施例所例示的结构与第二实施例类似。第四实施例与第二实施例之间的差异在于缓冲部67的材料为绝缘材料，且可与第一绝缘层62或第二绝缘层64的材料相同。在本实施例中，缓冲部67于上视图上形成于发光元件6的中心区域，且夹置于第一绝缘层62及第二绝缘层64之间以避免发光元件裂痕损伤。当一顶针(图未示)推压发光元件6的中心区域时，缓冲部67可吸收部分来自于顶针的力量以避免第一导电层61及第二导电层63之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

如图7A及图7B所示，图7A绘示本申请的一第五实施例的一发光元件7的一上视图，图7B绘示发光元件7沿图7A的一线段H-H’的一剖视图。发光元件7包含一半导体发光叠层70，包含一第一半导体层701具有一第一电性，一活性层702，以及一第二半导体层703具有一第二电性，位于一基板725上，一第一导电层71位于半导体发光叠层70上，一第一绝缘层72位于第一导电层71上，一第二导电层73位于第一绝缘层72上，一第二绝缘层74位于第二导电层73上，一第一电极垫75，一第二电极垫76，一缓冲部77于上视图上位于第一电极垫75及第二电极垫76之间，多个第一凹陷区78，第二凹陷区728，728’，第三凹陷区738，738’，以及第四凹陷区748，748’。当发光元件7通过第一电极垫75和第二电极垫76电连接一电源供应器(图未示)，可使活性层702发光。

第五实施例所例示的结构与第二实施例类似。对于标以类似标号的类似元件及其相关叙述，在此将省略不再赘述。同样地，缓冲部77于上视图上包含一矩形。第五实施例与第二实施例之间的差异在于缓冲部77的位置。在本实施例中，缓冲部77形成于第二绝缘层74上以避免发光元件裂痕损伤。细部而言，第二绝缘层74形成于第一绝缘层725之上，且填入第三凹陷区738’以与发光元件7的中心区域重叠。当一顶针(图未示)推压发光元件7的中心区域时，缓冲部77可吸收部分来自于顶针的力量以避免第一导电层71及第二导电层73之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图8A绘示本申请的一第六实施例的一发光元件8的一上视图，图8B绘示发光元件8沿图8A的一线段I-I’的一剖视图。如图8A及图8B所示，发光元件8包含一半导体发光叠层80，包含一第一半导体层801具有一第一电性，一活性层802，以及一第二半导体层803具有一第二电性，位于一基板825上，一第一导电层81位于半导体发光叠层80上，一第一绝缘层82位于第一导电层81上，一第二导电层83位于第一绝缘层82上，一第二绝缘层84位于第二导电层83上，一第一电极垫85，一第二电极垫86，一缓冲部87于上视图上位于第一电极垫85及第二电极垫86之间，多个第一凹陷区88，第二凹陷区828，828’，第三凹陷区838，以及第四凹陷区848，848’。当发光元件8通过第一电极垫85和第二电极垫86电连接一电源供应器(图未示)，可使活性层802发光。

第六实施例所例示的结构与第二实施例类似。对于标以类似标号的类似元件及其相关叙述，在此将省略不再赘述。同样地，缓冲部87于上视图上包含一矩形。第六实施例与第二实施例之间的差异在于缓冲部，第二绝缘层及第二导电层的相对位置及其相关制作工艺。参考到第二实施例的发光元件4，缓冲部47形成于第三凹陷区438’，在上视图上与发光元件4的中心区域重叠，且缓冲部47夹置于第二绝缘层44及第二导电层43之间。参考到本实施例的发光元件8，第二导电层83，第二绝缘层84，以及缓冲部87依序地形成于发光元件8的中心区域。细部而言，在第二导电层83内没有露出第一绝缘层82的上表面的第三凹陷区，第二绝缘层84直接位于第二导电层83上。缓冲部87于剖视图下直接位于第二绝缘层84之上。并且，如图8B所示，第二导电层83连续性地与中心区域重叠。此外，当一顶针(图未示)推压发光元件8的中心区域时，缓冲部87可吸收部分来自于顶针的力量以避免第一导电层81及第二导电层83之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图9A绘示本申请的一第七实施例的一发光元件9的一上视图，图9B绘示发光元件9沿图9A的一线段J-J’的一剖视图。如图9A及图9B所示，发光元件9包含一半导体发光叠层90，包含一第一半导体层901具有一第一电性，一活性层902，以及一第二半导体层903具有一第二电性，位于一基板925上，一第一导电层91位于半导体发光叠层90上，一第一绝缘层92位于第一导电层91上，一缓冲部97位于导电层91上，且于剖视图下，缓冲部97位于第一绝缘层92之间，一第二导电层93位于第一绝缘层92上，一第二绝缘层94位于第二导电层93上，一第一电极垫95，一第二电极垫96，多个第一凹陷区98，第二凹陷区928，928’，928”，第三凹陷区938，938’，以及第四凹陷区948，948’。在此，缓冲部97于上视图上包含一矩形。

本实施例所例示的结构与第二实施例类似。对于标以类似标号的类似元件及其相关叙述，在此将省略不再赘述。在本实施例中，形成半导体发光叠层90的步骤及顺序类似于第二实施例，在此将省略不再赘述。本实施例与第二实施例之间的差异在于第二凹陷区，缓冲部，及第三凹陷区的位置及其相关制作工艺。参考到本实施例的发光元件9，在形成第二凹陷区928，928’，928”的步骤中，还包含移除重叠于发光元件9的中心区域上的第一绝缘层92以形成第二凹陷区928”。接着，缓冲部97形成于第二凹陷区928”内，并与第一导电层91接触。接续地，形成第二导电层93及位于第二导电层93中的第三凹陷区938，938’，然后形成第二绝缘层94填入于第二凹陷区928”及第三凹陷区938’中以覆盖缓冲部97。缓冲部97的材料可与第一导电层91或第二导电层93的材料相同，例如镍(Ni)、铂(Pt)、钯(Pd)、银(Ag)、铬(Cr)、铝(Al)、钛(Ti)、金(Au)、或上述材料的组合。在另一实施例中，缓冲部97的材料包含绝缘材料或透明材料，例如氧化硅、氧化钛、或氮化硅，缓冲部97可通过蒸镀、溅镀、或旋转涂布而形成。在本实施例中，当一顶针(图未示)推压发光元件9的中心区域时，缓冲部97可吸收部分来自于顶针的力量以避免第一导电层91及第二导电层93之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图10A绘示本申请的一第八实施例的一发光元件10’的一上视图，图10B绘示发光元件10’沿图10A的一线段K-K’的一剖视图。如图10A及图10B所示，发光元件10’包含一半导体发光叠层100’，包含一第一半导体层1001’具有一第一电性，一活性层1002’，以及一第二半导体层1003’具有一第二电性，位于一基板1025’上，一第一导电层101’位于半导体发光叠层100’上，一第一绝缘层102’位于第一导电层101’上，一第二导电层103’位于第一绝缘层102’上，一第二绝缘层104’位于第二导电层103’上，一第一电极垫105’，一第二电极垫106’，一缓冲部107’位于第一绝缘层102’及第二绝缘层104’之间，多个第一凹陷区108’，第二凹陷区1028’，1028”，第三凹陷区1038’，1038”，以及第四凹陷区1048’，1048”。当发光元件10’通过第一电极垫105’和第二电极垫106’电连接一电源供应器(图未示)，可使活性层1002’发光。

第八实施例所例示的结构与第二实施例类似。对于标以类似标号的类似元件及其相关叙述，在此将省略不再赘述。第八实施例与第二实施例之间的差异在于第三凹陷区的结构及其相关制作工艺步骤。参考到第二实施例的发光元件4，第三凹陷区438，438’的形状分别为圆形和椭圆形。在第八实施例中，在第三凹陷区1038’的形成步骤中，第二导电层103’的一部分被移除，且被移除的部分第二导电层103’的形状是不规则的形状。第三凹陷区1038”对应于被移除的部分第二导电层103’的形状也具有一不规则形状。缓冲部107’以一矩形形成于第三凹陷区1038”中，且为第二绝缘层104’所覆盖，夹置于第一绝缘层102’及第二绝缘层104’之间，且位于发光元件10’的中心区域。在本实施例中，当一顶针(图未示)推压发光元件10’的中心区域以将发光元件10’脱离于蓝膜时，缓冲部107’可吸收部分来自于顶针的力量以避免第一导电层101’及第二导电层103’之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图11A绘示本发明的一第九实施例的一发光元件11’的一立体图，图11B绘示图11A中的发光元件11’的各层上视图。如图11A及图11B所示，发光元件11’包含一半导体发光叠层110’，包含一第一半导体层，一活性层，以及一第二半导体层(未显示于图11A及图11B)，位于一基板1125上，一第一导电层111’位于半导体发光叠层110’上，一第一绝缘层112’位于第一导电层111’上，一第二导电层113’及一缓冲部117’位于第一绝缘层112’上，一第二绝缘层114’位于第二导电层113’上，以及一第一电极垫115’和一第二电极垫116’分别位于第二绝缘层114’上。

发光元件11’的形成步骤包含形成半导体发光叠层110’于基板1125上以及于半导体发光叠层110’内形成凹陷区118’。半导体发光叠层110’外延形成于基板1125上，部分半导体发光叠层110’经蚀刻移除以形成凹陷区118’。在本实施例中，凹陷区118’由半导体发光叠层110’的上表面穿过第二半导体层以及活性层以露出第一半导体层的上表面。半导体发光叠层110’的各层可包含多个组成彼此不同的次层。活性层由多个氮化铟镓层所构成，多个氮化铟镓层彼此为氮化镓层所分隔。第二半导体层的一上表面可通过适当蚀刻制作工艺以进行粗化。当发光元件11’通过第一电极垫115’和第二电极垫116’电连接一电源供应器(图未示)，可使活性层发光。

如图11A及图11B所示，发光元件11’的形成步骤还包含于形成第一导电层111’之前，先形成一绝缘层11a’于半导体发光叠层110’上。绝缘层11a’于上视图上包含一方形环状区11a1’位于半导体发光叠层110’的周围，以及数个圆形环状区11a2’对应于凹陷区118’。方形环状区11a1’覆盖活性层以及第二半导体层的侧壁。圆形环状区11a2’覆盖凹陷区118’的侧壁，并露出位于凹陷区118’的第一半导体层的一部分上表面。露出位于凹陷区118’的第一半导体层的一部分上表面的步骤可通过蚀刻及光刻制作工艺达成。

第一导电层111’包含一具有凹陷区111c’的第一层1110’以及一具有凹陷区111d’的第二层1112’。第一层1110’可为铟锡氧化物(ITO)，其形成于半导体发光叠层110’之上，覆盖半导体发光叠层110’的表面，未填入凹陷区118’。第二层1112’位于第一层1110’上，未填入凹陷区118’。第二层1112’可为一镜层，例如银，以反射来自于活性层的光线。第一层1110’及第二层1112’可位于半导体发光叠层110’上以电连接第二半导体层。

在形成第一层1110’及第二层1112’之后，第一绝缘层112’形成于第二层1112’上。如图11B所示，第一绝缘层112’经由图案化以形成多个凹陷区1121’，1123’。在第一绝缘层112’的形成步骤中，第一绝缘层112’形成于第二层1112’上并覆盖圆形环状区11a2’的侧表面，第一层1110’的凹陷区111c’的侧表面，以及第二层1112’的凹陷区111d’的侧表面。第一绝缘层112’是避免覆盖圆形环状区11a2’所露出的第一半导体层的上表面以形成凹陷区1121’。凹陷区1121’，1123’的形成步骤可通过蚀刻及光刻制作工艺达成。在另一实施例中，位于凹陷区118’的圆形环状区11a2’以及第一绝缘层112’的凹陷区1121’所露出的第一半导体层的上表面可通过同一蚀刻及光刻制作工艺达成。

接续地，具有凹陷区1131’，1133’的第二导电层113’及缓冲部117’于同一步骤中形成于第一绝缘层112’之上。第二导电层113’的一部分填入凹陷区1121’以电性及物理性连接第一半导体层的上表面。移除第二导电层113’的中心区域以形成矩形环状凹陷区1131’，以及移除部分第二导电层113’以形成凹陷区1133’。在本实施例中，缓冲部117’形成于凹陷区1131’中，并为第二导电层113’所环绕。在上视图上，缓冲部117’形成于发光元件11’的中心区域，并与第二导电层113’电性隔绝。在形成第二导电层113’及缓冲部117’之后，第二绝缘层114’形成于第二导电层113’及缓冲部117’之上，并包含多个凹陷区1141’，1143’。凹陷区1141’露出第二导电层113’。第二绝缘层114’填入凹陷区1133’，1123’，覆盖凹陷区1143’的侧表面。最后，第一电极垫115’和第二电极垫116’形成于第二绝缘层114’之上。第一电极垫115’通过凹陷区1141’以电连接第二导电层113’，第二电极垫116’通过凹陷区1143’以电连接第一导电层111’以提供半导体发光叠层110’对外接点与外部电源相接。同样地，当一顶针(图未示)推压发光元件11’的中心区域时，缓冲部117’可吸收部分来自于顶针的力量以避免第一导电层111’及第二导电层113’之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图12A绘示本发明的一第十实施例的一发光元件12’的一立体图，图12B绘示图12A中的发光元件12’的各层上视图。如图12A及图12B所示，发光元件12’包含一半导体发光叠层120’，包含一第一半导体层，一活性层，一第二半导体层(未显示于图12A及图12B)，依序形成于一基板1225上，以及凹陷区128’；一绝缘层12a’于上视图上包含一方形环状区12a1’位于半导体发光叠层120’的周围以及多个圆形环状区12a2’覆盖凹陷区128’的侧壁；一第一导电层121’包含一具有多个凹陷区121c’的第一层1210’以及一具有多个凹陷区121d’的第二层1212’位于半导体发光叠层120’之上；一具有凹陷区1221’，1223’的第一绝缘层122’位于第一导电层121’上；一缓冲部127’及一具有凹陷区1231’，1233’的第二导电层113’位于第一绝缘层122’上；一具有凹陷区1241’，1243’的第二绝缘层124’位于第二导电层123’上；以及一第一电极垫125’和一第二电极垫126’位于第二绝缘层124’上。在本实施例中，缓冲部127’的形状于上视图上包含矩形。形成发光元件12’的步骤与发光元件11’的步骤相似。为了区别，对于类似叙述，在此将省略不再赘述。

同样地，当一顶针(图未示)推压发光元件12’的中心区域时，缓冲部127’可吸收部分来自于顶针的力量以避免第一导电层121’及第二导电层123’之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图13A绘示本申请的一第十一实施例的发光元件13’的一上视图。发光元件13’包含一半导体发光叠层130’位于基板1325上，一第一导电层131’位于半导体发光叠层130’上，一第一绝缘层(图未示)位于第一导电层131’上，一第二导电层133’位于第一绝缘层上，一第二绝缘层(图未示)位于第二导电层133’上，一第一电极垫135’，一第二电极垫136’，以及一缓冲部137’电连接第一导电层131’。缓冲部137’于上视图上包含一矩形。缓冲部137’的结构与材料与第七实施例的缓冲部97相似，在此将省略不再赘述。

图13B绘示本申请的一第十二实施例的发光元件14’的一上视图。发光元件14’包含一半导体发光叠层140’位于基板1425上，一第一导电层(图未示)位于半导体发光叠层140’上，一第一绝缘层(图未示)位于第一导电层上，一具有不规则形状的第二导电层143’位于第一绝缘层上，一第二绝缘层(图未示)位于第二导电层143’上，一第一电极垫145’，一第二电极垫146’，以及一缓冲部147’形成于一中心区域而未被第二导电层143’所覆盖。至少一部分的第一绝缘层及第二绝缘层系形成于发光元件14’的中心区域，缓冲部147’的材料与第一绝缘层或第二绝缘层相同。缓冲部147’的结构，位置与材料与第四实施例的缓冲部67相似，其详细叙述在此将省略不再赘述。

图13C绘示本发明的一第十三实施例的发光元件15’的一上视图。发光元件15’包含一半导体发光叠层150’位于基板1525上，一第一导电层(图未示)位于半导体发光叠层150’上，一第一绝缘层(图未示)位于第一导电层上，一第二导电层153’位于第一绝缘层上，一第二绝缘层(图未示)位于第二导电层153’上，一第一电极垫155’，一第二电极垫156’，以及一缓冲部157’。缓冲部157’形成于第二绝缘层上且位于中心区域而未被第二导电层153’所覆盖。在本实施例中，第二导电层153’的一部分被移除，且第二导电层153’的被移除的部分为不规则形。缓冲部157’的形状对应于第二导电层153’的被移除的部分，包含不规则形。同样地，当一顶针(图未示)推压发光元件15’的中心区域时，缓冲部157’可吸收部分来自于顶针的力量以避免第一导电层及第二导电层153’之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

在上述实施例中(第十一实施例至第十三实施例)，当一顶针(图未示)推压发光元件时，缓冲部可吸收部分来自于顶针的力量以避免第一导电层及第二导电层之间形成导通路径，因此，因导通路径所形成的发光元件内部短路将不会发生。

图14呈现本申请的第一实施例的发光元件与现有的发光元件两者短路率的测试数据。如图14所示，接受测试的第一实施例的发光元件的数量，与接受测试的现有发光元件的数量分别为846颗与234颗。第一实施例的发光元件与现有发光元件的短路率分别为0％与33％。由上可知，本发明的发光元件确实可以避免在管芯与蓝膜分离过程中短路的产生。

Claims

1.一种发光元件，包含：

半导体发光叠层，包含第一半导体层具有第一电性、第二半导体层具有第二电性、以及活性层位于该第一半导体层与该第二半导体层之间；

第一导电层，位于该第二半导体层上，并电连接该第二半导体层；

第二导电层，位于该第一半导体层上，并电连接该第一半导体层；

第一绝缘层，位于该第一导电层上；以及

缓冲部，位于该半导体发光叠层上，并与该第二导电层电性隔绝，其中，从该发光元件的剖视图及上视图来看，该缓冲部被该第二导电层所围绕并与该第二导电层侧向重叠。

2.如权利要求1所述的发光元件，还包含第二绝缘层，位于该第一绝缘层上，其中该缓冲部位于该第一绝缘层与该第二绝缘层之间。

3.如权利要求1所述的发光元件，还包含第二绝缘层，位于该第一绝缘层上，其中该缓冲部位于该第二绝缘层上。

4.如权利要求1所述的发光元件，还包含第二绝缘层，位于该第一绝缘层上，该缓冲部被该第一绝缘层以及/或该第二绝缘层围绕。

5.如权利要求1所述的发光元件，其中该缓冲部的材料包含金属，且与该第一导电层电性隔离。

6.如权利要求1所述的发光元件，其中该缓冲部与该第一导电层或该第二导电层包含相同的金属材料。

7.如权利要求1所述的发光元件，其中从该发光元件的该剖视图来看，该缓冲部与该第二导电层共平面。

8.如权利要求1所述的发光元件，其中该第二导电层直接接触该第一半导体层。

9.如权利要求1所述的发光元件，其中从该发光元件的该剖视图来看，该第二导电层不位于该缓冲部与该第二半导体层之间。

10.一种发光元件，包含：

半导体发光叠层，包含第一半导体层具有第一电性、活性层、第二半导体层具有第二电性；

第一导电层，位于该活性层的一侧，并电连接该第二半导体层；

第二导电层，位于该活性层的该侧，并电连接该第一半导体层；

第一绝缘层，位于该第一导电层上；

第二绝缘层，位于该第二导电层上；以及

缓冲部，位于该第一绝缘层与该第二绝缘层之间，其中从该发光元件的剖视图来看，该第二导电层不位于该缓冲部与该第二半导体层之间。

11.如权利要求1或10所述的发光元件，其中该缓冲部包含一材料，该材料与该第二导电层或该第一导电层所包含的一材料相同。

12.如权利要求1或10所述的发光元件，还包含第一电极与第二电极位于该半导体发光叠层上，其中该缓冲部位于该第一电极与该第二电极之间，或者该缓冲部与该第一电极及该第二电极侧向重叠。

13.如权利要求1或10所述的发光元件，其中于一上视图中，该缓冲部包含一对称图形。

14.如权利要求1或10所述的发光元件，其中于一上视图中，该缓冲部位于该发光元件的一中心区域。

15.如权利要求2、4或10所述的发光元件，其中该第二绝缘层覆盖该缓冲部及该第二导电层的一侧壁。

16.如权利要求4或10所述的发光元件，其中该缓冲部与该第一导电层电性隔绝。