TW201633563A

TW201633563A - 發光元件

Info

Publication number: TW201633563A
Application number: TW104138861A
Authority: TW
Inventors: 陳昭興; 蔣宗勳; 廖健智; 莊文宏; 蔡旻諺; 胡柏均
Original assignee: 晶元光電股份有限公司
Priority date: 2014-12-16
Filing date: 2015-11-24
Publication date: 2016-09-16
Also published as: TWI679777B; US20170331007A1; CN105702811B; US20190074409A1; US9761774B2; CN111048644B; TWI679776B; US12002904B2; CN111048644A; TW201820657A; US10991854B2; US20240266476A1; US10153402B2; US20210249565A1; US20160172560A1; CN105702811A

Abstract

一種發光元件包含：一半導體發光疊層包含一具有一第一電性的第一半導體層，一活性層，以及一具有一第二電性的第二半導體層；一第一導電層位於半導體發光疊層上且電性連接第二半導體層；一第一絕緣層位於第一導電層上；一第二導電層位於第一絕緣層上且電性連接第一半導體層；一第二絕緣層位於第二導電層上；一第一電極墊和一第二電極墊位於第二導電層上；以及一緩衝部位於第一電極墊與第二電極墊之間。

Description

發光元件

本發明關於一發光元件，特別是關於一具有一緩衝部的發光元件。

在發光二極體晶粒的封裝製程中，晶粒藉由一頂針而脫離藍膜，接著各個晶粒藉由一真空吸嘴分別被撿取並置放至一預定位置。請參考第1A圖至第2C圖，第1A圖繪示一習知的覆晶式發光二極體1之上視圖。第1B圖繪示貼附於藍膜23之習知的覆晶式發光二極體1沿第1A圖中線段A-A’之剖面圖，同時繪示頂針21頂觸藍膜23與覆晶式發光二極體1。頂針21透過藍膜23頂觸並施壓於覆晶式發光二極體1的一表面上。如同第1A圖~第1B圖所示，習知的覆晶式發光二極體1包含一發光疊層10，具有一p型半導體層、一n型半導體層與位於p型半導體層和n型半導體層之間的一活性層(未繪示)，一第一電極墊15 電性連結n型半導體層，和一第二電極墊16電性連結p型半導體層。頂針21可用於將習知的覆晶式發光二極體1脫離覆蓋於其上表面之藍膜23。詳細而言，頂針21會接觸於覆晶式發光二極體1的中央區域，此中央區域位於第一電極墊15與第二電極墊16之間，被稱為間隔區151，藉此頂針21可將覆晶式發光二極體1抬升並脫離藍膜23，然而覆晶式發光二極體1卻會因此而損傷。

第2A圖繪示習知的覆晶式發光二極體1因脫離藍膜而損傷之照片；第2B圖繪示第2A圖中區域C的局部放大上視圖；第2C圖繪示第2B圖中區域D之局部放大上視圖。由於覆晶式發光二極體1結構之機械強度不夠，當頂針21頂推覆晶式發光二極體1時，頂針21會傷害覆晶式發光二極體1，而導致覆晶式發光二極體1中產生例如裂痕27這樣的晶粒損傷。當一電流注入覆晶式發光二極體1時，裂痕27將造成覆晶式發光二極體1內部的短路，覆晶式發光二極體1的可靠度也會因此被影響。

一種發光元件包含：一半導體發光疊層包含一具有一第一電性的第一半導體層，一活性層，以及一具有一第二電性的第二半導體層；一第一導電層位於半導體發光疊層上且電性連接第二半導體層；一第一絕緣層位於第一導電層上；一第二導電層位於第一絕緣層上且電性連接第一半導體層；一第二絕緣層位於第二導電層上；一第一電極墊，一第二電極墊，以及一緩衝部，其中第一電極墊與第二電極墊位於第二絕緣層上，以及緩衝部位於第一電極墊與第二電極墊之間。

上述實施例僅為例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟於此項技藝之人士在不違背本發明之技術原理及精神的情況下，對上述實施例所進行之修改及變化，皆可能或理應被涵蓋在本發明內。

請參閱第3A圖與第3B圖，第3A圖繪示本申請之一第一實施例的一發光元件3之一上視圖，第3B圖繪示發光元件3沿第3A圖之一線段E-E’之一剖面圖。發光元件3貼附於藍膜23’上，頂針21’透過藍膜23’施壓於發光元件3上。如第3A圖與第3B圖所示，藍膜23’覆蓋整個發光元件3的上表面。發光元件3包含一半導體發光疊層30位於基板25’上；一第一導電層31位於半導體發光疊層30上；一第一絕緣層32位於第一導電層31上；一第二導電層33位於第一絕緣層32上且與第一導電層31電性隔離；一第二絕緣層34位於第二導電層33上；一第一電極墊35；一第二電極墊36；以及一緩衝部37位於第一絕緣層32與第二絕緣層34之間。半導體發光疊層30包含一第一半導體層具有一第一電性，一活性層，以及一第二半導體層(未繪示)具有一第二電性。於此，第一導電層31電性連接第二半導體層，以及第二導電層33電性連接第一半導體層。於本實施例中，緩衝部37的形狀從上視圖來看為一矩形，緩衝部37的材料可為金屬，以及緩衝部37與第一導電層31和第二導電層33電性隔離。於其他實施例中，緩衝部的材料可為絕緣材料。從上視圖來看，緩衝部7與第一導電層31重疊，從剖面圖來看，緩衝部37大致與第二導電層33共平面並且為第二導電層33所圍繞。第一電極墊35與第二電極墊36分別透過第二導電層33與第一導電層31而與第一半導體層和第二半導體層電性連接。如第3A圖之上視圖所示，緩衝部37位於第一電極墊35與第二電極墊36之間，並如第3B圖之剖面圖所示，緩衝部37位於第一絕緣層32與第二絕緣層34之間。

於本實施例中，頂針21’係用於使發光元件3脫離藍膜23’。由於發光元件3與緩衝部37的結合，當頂針21’施壓於緩衝部37之上以使發光元件3脫離藍膜23’時，裂痕27’僅形成於緩衝部37附近，但不會在第一導電層31與第二導電層33之間造成導通路徑。於此第一實施例中，緩衝層37與第一導電層31皆與第二導電層37電性隔離，發光元件3中不會因此有短路的情況發生。

第4A圖繪示本申請之一第二實施例的一發光元件4之一上視圖。第4B圖至第4L圖繪示發光元件4之製造流程步驟及其沿第4A圖之一線段F-F’之剖面圖。第4B圖繪示一半導體發光疊層40形成於一基板425上之一步驟。於此步驟中，提供基板425，以及形成半導體發光疊層40於基板425上。基板425包含透明基板。基板425的材料包括透明材料，其相對於半導體發光疊層40所發出的光線為可讓此光線穿透的，例如砷化鎵(GaAs)、氮化磷(GaP)、氮化鎵(GaN) 、藍寶石、鑽石、玻璃、石英、壓克力、氧化鋅(ZnO)或氮化鋁(AlN)。此外，根據基板425本身的材料以及摻雜於其中的摻雜物，基板425可為導電基板或是非導電基板。基板425可做為磊晶成長之基板，並且基板425可選擇性的包含一圖案化的上表面，以改善半導體發光疊層40之磊晶品質以及散射從半導體發光疊層40所發出之光線。

為了提高半導體發光疊層40的品質，一緩衝層(未繪示)可形成於基板425和半導體發光疊層40之間。半導體發光疊層40包含一第一半導體層401、一第二半導體層403，以及一活性層402位於第一半導體層401與第二半導體層403之間。第一半導體層401與第二半導體層403具有不同之導電性、電性、極性或摻雜物以提供電洞與電子。極性可為n型或p型以分別提供電子與電洞，使得電子與電動可於活性層402中複合以產生光線。舉例而言，第一半導體層401可為一n型半導體層，第二半導體層可為一p型半導體層。

半導體發光疊層40的材料包含磷化鋁鎵銦(AlGaInP)系列或氮化鋁鎵銦(AlGaInN)系列。活性層402包含單異質結構(SH)、雙異質結構(DH)、雙側雙異質結構(DDH)、或多重量子井結構(MQW)。具體而言，活性層402包括i型、p型或n型半導體。當電流通過半導體發光疊層40時，活性層402會發出光線。當活性層402包括磷化鋁鎵銦(AlGaInP)系列的材料時，活性層402發出琥珀色系列的光線，例如紅光、橘光或黃光；當活性層402包括氮化鋁鎵銦(AlGaInN)系列的材料時，活性層402所發出的光線為藍光、綠光或紫外光。本實施例係以氮化鋁鎵銦系列半導體發光疊層40來介紹。

第4C圖繪示形成複數個第一凹陷區48之一步驟。如第4A圖至第4C圖所示，複數個第一凹陷區48藉由微影與蝕刻製程形成於半導體發光疊層40中。每一第一凹陷區48由第二半導體層403之一上表面403a，穿過第二半導體層403，活性層402，以及第一半導體層401以裸露第一半導體層401之一上表面401a。於本實施例中，複數個第一凹陷區48可為複數個孔洞。

第圖D4繪示形成一具有一上表面41a之第一導電層41之一步驟。首先，於上表面401a及 403a上形成第一導電層41係，接著，藉由微影與蝕刻製程移除對應於複數個第一凹陷區48之部分第一導電層41。最後第一導電層41係圖案化形成於第二半導體層403之上表面403a上。於另一實施例中，複數個第一凹陷區48可於第一導電層41形成於半導體發光疊層40之後形成。蝕刻半導體發光疊層40以及第一導電層41之的步驟可同時進行，也就是在同一步驟蝕刻部分半導體發光疊層40以及第一導電層41然後形成複數個第一凹陷區48以裸露上表面401a。於本實施例中，第一導電層41電性連接第二半導體層403。此外，第一導電層41與第二半導體層403電性接觸，且包含金屬材料，例如鎳(Ni)、鉑(Pt)、鈀(Pd)、銀 (Ag)、鉻(Cr)、鋁(Al)、鈦(Ti)、金(Au)、或上述材料之組合。於一實施例中，第一導電層41包含複數層，例如一透明導電層(圖未示)，一反射層(圖未示)位於透明導電層上，一阻障層(圖未示)位於反射層上並覆蓋反射層以避免反射層遷移或氧化而使反射率降低。透明導電層與第二半導體層403電性接觸，且反射層與透明導電層電性接觸。自活性層402所發出的光線可被反射層反射而朝向基板425，自基板425相對活性層402之一表面而取出。透明導電層材料包含銦錫氧化物(ITO)、氧化鋁鋅(AZO)、氧化鎵鋅(GZO)、銦鋅氧化物(IZO)等等。反射層材料包含銀、金、銅、或鋁。阻障層包含金屬材料，例如鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)、或一合金包含至少一金屬選自鈦(Ti)、鎢(W)、鋁(Al)、銦(In)、錫(Sn)、鎳(Ni)、鉑(Pt)所構成之一群組。此外，阻障層可包含一金屬疊層以位於反射層上，例如鈦(Ti)/鋁(Al)/鈦(Ti)/鎢(W) 。

第4E圖繪示形成一第一絕緣層42之一步驟。如第4E圖所示，第一絕緣層42形成於第一導電層41之一上表面41a，半導體發光疊層40、第一導電層41，及第一凹陷區48之側壁，以及位於第一凹陷區48之第一半導體層401之上表面401a上。第一絕緣層42之材料包含透明材料，例如氧化矽、氧化鈦、或氮化矽。第一絕緣層42可藉由蒸鍍、濺鍍、或旋轉塗佈玻璃等方式形成。

第4F圖繪示移除部分第一絕緣層42以形成第二凹陷區428，428’之一步驟。於形成第一絕緣層42之後，藉由微影及蝕刻製程移除位於第一半導體層401之上表面401a及第一導電層41之上表面41a上之部分第一絕緣層42以分別形成第二凹陷區428，428’。第二凹陷區428從第一絕緣層42之一上表面42a穿過第一絕緣層42並裸露出第一半導體層401之上表面401a。第二凹陷區428’從第一絕緣層42之一上表面42a穿過第一絕緣層42並裸露出第一導電層41之上表面41a。於本實施例中，第二凹陷區428，428’可分別為孔洞。

第4G圖及第4H圖繪示形成一第二導電層43及第三凹陷區438，438’之一步驟。首先，具有一上表面43a之第二導電層43係藉由填入第二凹陷區428，428’以及覆蓋第一絕緣層42之上表面42a之一部分形成。在此，第二導電層43填入第二凹陷區428與第一半導體層401電性連接。接著，藉由微影及蝕刻製程移除位於發光元件4中心區域之第二導電層43之一部分以形成第三凹陷區438’。在此，第三凹陷區438’從第二導電層43之上表面43a穿入到第一絕緣層42之上表面42a。並且，藉由與形成第三凹陷區438同一道微影及蝕刻製程移除填入第二凹陷區428’的第二導電層43之一部分以形成第三凹陷區438，分別讓第一導電層41之上表面41a及第一絕緣層42之上表面42a露出。於本實施例中，第三凹陷區438對齊並連接第二凹陷區428’，並且於上視圖上，第三凹陷區438包含一對應於第二凹陷區428’之形狀；第三凹陷區438’與發光元件4之中心區域重疊。第二導電層43之材料包含金屬材料，例如鎳(Ni)、鉑(Pt)、鈀(Pd)、銀 (Ag)、鉻(Cr)、鋁(Al)、鈦(Ti)、金(Au)、或上述材料之組合。

第4I圖繪示形成一緩衝部47之一步驟。如第4A圖及第4H圖所示，緩衝部47形成於第三凹陷區438所裸露之第一絕緣層42之上表面42a上，且位於發光元件4之中心區域上。進一步來看，緩衝部47為第二導電層43所環繞，且與第一導電層41及第二導電層43電性及物理性隔絕。於本實施例中，緩衝部47於上視圖上之一形狀包含矩形。第三凹陷區438’於上視圖上之一形狀包含矩形或橢圓形。緩衝部47之一材料可為金屬，並與第二導電層43包含相同之金屬材料，例如鎳(Ni)、鉑(Pt)、鈀(Pd)、銀 (Ag)、鉻(Cr)、鋁(Al)、鈦(Ti)、金(Au)、或上述材料之組合。於另一實施例中，緩衝部47之材料可為絕緣材料或透明材料，例如氧化矽、氧化鈦、或氮化矽。緩衝部47之可藉由蒸鍍、濺鍍、或旋轉塗佈玻璃方式形成。緩衝部47之厚度依據其可承受頂針脫離之強度而設計，以避免發光疊層於頂針脫離之過程中損傷。細部而言，透過具有預先設計厚度的緩衝部47以避免因頂針脫離之過程中產生的第一絕緣層42之裂痕，於發光元件4中形成第一導電層41及第二導電層43之間的短路。

第4J圖繪示形成一第二絕緣層44之一步驟。如第4J圖所示，第二絕緣層44係形成於上表面43a，第二導電層43之側壁，以及第一導電層41之上表面41a上。細部而言，第二絕緣層44覆蓋緩衝部47，以及填入第三凹陷區438，438’。於另一實施例中，第二絕緣層44可填滿至少第三凹陷區438和438’之一。

第4K圖繪示移除部分第二絕緣層44以形成複數個第四凹陷區448，448’之一步驟。於形成第二絕緣層44之後，藉由微影及蝕刻製程移除位於第二導電層43之上表面43a之部分第二絕緣層44以形成第四凹陷區448，並露出第二導電層43之上表面43a。此外，填入第三凹陷區438的第二絕緣層44亦藉由前述相同的微影及蝕刻製程移除，以露出第一導電層41之上表面41a，並對應形成第四凹陷區448’。在此，第四凹陷區448穿過第二絕緣層44之一上表面44a至露出第二導電層43之上表面43a，第四凹陷區448’則露出第二凹陷區428’及第一導電層41之上表面41a。如第4K圖之剖面圖所示，緩衝部47夾置於第一絕緣層42及第二絕緣層44之間，並為第一絕緣層42及第二絕緣層44所包覆。

第4L圖繪示形成一第一電極墊45和一第二電極墊46之一步驟。第一電極墊45和第二電極墊46位於第二絕緣層44之上。在此，由上視圖觀之，第一電極墊45形成於基板425之一側上，且填入第四凹陷區448與第二導電層43接觸以與第一半導體層401形成電連接。第二電極墊46形成於基板425之另一側上，且填入第四凹陷區448’與第一導電層41接觸以與第二半導體層403形成電連接。當發光元件4透過第一電極墊45和第二電極墊46電連接一電源供應器(圖未示)，會使得活性層發光。如第4A圖及第4L圖所示，緩衝部47位於第一電極墊45和第二電極墊46之間。如上所述，當一頂針(圖未示)推壓發光元件4時，發光元件4藉由緩衝部47的保護機制，因此不會發生短路。

如第5圖所示，第5圖繪示本申請之一第三實施例的一發光元件5之一剖視圖。發光元件5之結構與發光元件4相似。對於標以相同標號之類似元件及其相關敘述，在此將省略不再贅述。於第三實施例中發光元件5與發光元件4的差異在於如第5圖之剖視圖所示，一第二導電層43’覆蓋第一絕緣層42之側壁/側表面，第二導電層43’之外緣突出於半導體發光疊層40中活性層402以及第二導電層403之外緣，以及第二導電層43’之外緣與半導體發光疊層40中第一半導體層401物理性接觸以形成一周圍接觸區。第三實施例所示之位於第二導電層43’及第一半導體層401之間的接觸區域大於第二實施例所示之位於第二導電層43及第一半導體層401之間的接觸區域。此時，發光元件5之電性，例如正向電壓，會優於發光元件4。同樣地，當發光元件5透過第一電極墊45和第二電極墊46電連接一電源供應器(圖未示)，可使活性層402發光。

第6A圖繪示本申請之一第四實施例的一發光元件6之一上視圖，第6B圖繪示發光元件6沿第6A圖之一線段G-G’之一剖面圖。如第6A圖及第6B圖所示，發光元件6包含一半導體發光疊層60位於一基板625上，一第一導電層61位於半導體發光疊層60上，一第一絕緣層62位於第一導電層61上，一第二導電層63位於第一絕緣層62 上，一第二絕緣層64位於第二導電層63上，一第一電極墊65，一第二電極墊66，一緩衝部67於上視圖上係位於第一電極墊65及第二電極墊66之間，複數個第一凹陷區68，第二凹陷區628，628’，第三凹陷區638，638’，以及第四凹陷區648，648’。當發光元件6透過第一電極墊65和第二電極墊66電連接一電源供應器(圖未示)，可使活性層602發光。

第四實施例所例示之結構與第二實施例類似。第四實施例與第二實施例之間的差異在於緩衝部67之材料為絕緣材料，且可與第一絕緣層62或第二絕緣層64之材料相同。於本實施例中，緩衝部67於上視圖上係形成於發光元件6之中心區域，且夾置於第一絕緣層62及第二絕緣層64之間以避免發光元件裂痕損傷。當一頂針(圖未示)推壓發光元件6之中心區域時，緩衝部67可吸收部分來自於頂針的力量以避免第一導電層61及第二導電層63之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

如第7A圖及第7B圖所示，第7A圖繪示本申請之一第五實施例的一發光元件7之一上視圖，第7B圖繪示發光元件7沿第7A圖之一線段H-H’之一剖面圖。發光元件7包含一半導體發光疊層70，包含一第一半導體層701具有一第一電性，一活性層702，以及一第二半導體層703具有一第二電性，位於一基板725上，一第一導電層71位於半導體發光疊層70上，一第一絕緣層72位於第一導電層71上，一第二導電層73位於第一絕緣層72 上，一第二絕緣層74位於第二導電層73上，一第一電極墊75，一第二電極墊76，一緩衝部77於上視圖上係位於第一電極墊75及第二電極墊76之間，複數個第一凹陷區78，第二凹陷區728，728’，第三凹陷區738，738’，以及第四凹陷區748，748’。當發光元件7透過第一電極墊75和第二電極墊76電連接一電源供應器(圖未示)，可使活性層702發光。

第五實施例所例示之結構與第二實施例類似。對於標以類似標號之類似元件及其相關敘述，在此將省略不再贅述。同樣地，緩衝部77於上視圖上包含一矩形。第五實施例與第二實施例之間的差異在於緩衝部77之位置。於本實施例中，緩衝部77係形成於第二絕緣層74上以避免發光元件裂痕損傷。細部而言，第二絕緣層74形成於第一絕緣層725之上，且填入第三凹陷區738’以與發光元件7之中心區域重疊。當一頂針(圖未示)推壓發光元件7之中心區域時，緩衝部77可吸收部分來自於頂針的力量以避免第一導電層71及第二導電層73之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

第8A圖繪示本申請之一第六實施例的一發光元件8之一上視圖，第8B圖繪示發光元件8沿第8A圖之一線段I-I’之一剖面圖。如第8A圖及第8B圖所示，發光元件8包含一半導體發光疊層80，包含一第一半導體層801具有一第一電性，一活性層802，以及一第二半導體層803具有一第二電性，位於一基板825上，一第一導電層81位於半導體發光疊層80上，一第一絕緣層82位於第一導電層81上，一第二導電層83位於第一絕緣層82上，一第二絕緣層84位於第二導電層83上，一第一電極墊85，一第二電極墊86，一緩衝部87於上視圖上係位於第一電極墊85及第二電極墊86之間，複數個第一凹陷區88，第二凹陷區828，828’，第三凹陷區838，以及第四凹陷區848，848’。當發光元件8透過第一電極墊85和第二電極墊86電連接一電源供應器(圖未示)，可使活性層802發光。

第六實施例所例示之結構與第二實施例類似。對於標以類似標號之類似元件及其相關敘述，在此將省略不再贅述。同樣地，緩衝部87於上視圖上包含一矩形。第六實施例與第二實施例之間的差異在於緩衝部，第二絕緣層及第二導電層之相對位置及其相關製程。參考到第二實施例的發光元件4，緩衝部47係形成於第三凹陷區438’，於上視圖上與發光元件4之中心區域重疊，且緩衝部47夾置於第二絕緣層44及第二導電層43之間。參考到本實施例的發光元件8，第二導電層83，第二絕緣層84，以及緩衝部87係依序地形成於發光元件8之中心區域。細部而言，在第二導電層83內沒有露出第一絕緣層82之上表面之第三凹陷區，第二絕緣層84係直接位於第二導電層83上。緩衝部87於剖面圖下係直接位於第二絕緣層84之上。並且，如第8B圖所示，第二導電層83係連續性地與中心區域重疊。此外，當一頂針(圖未示)推壓發光元件8之中心區域時，緩衝部87可吸收部分來自於頂針的力量以避免第一導電層81及第二導電層83之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

第9A圖繪示本申請之一第七實施例的一發光元件9之一上視圖，第9B圖繪示發光元件9沿第9A圖之一線段J-J’之一剖面圖。如第9A圖及第9B圖所示，發光元件9包含一半導體發光疊層90，包含一第一半導體層901具有一第一電性，一活性層902，以及一第二半導體層903具有一第二電性，位於一基板925上，一第一導電層91位於半導體發光疊層90上，一第一絕緣層92位於第一導電層91上，一緩衝部97位於導電層91上，且於剖面圖下，緩衝部97位於第一絕緣層92之間，一第二導電層93位於第一絕緣層92上，一第二絕緣層94位於第二導電層93上，一第一電極墊95，一第二電極墊96，複數個第一凹陷區98，第二凹陷區928，928’，928”，第三凹陷區938，938’，以及第四凹陷區948，948’。在此，緩衝部97於上視圖上包含一矩形。

本實施例所例示之結構與第二實施例類似。對於標以類似標號之類似元件及其相關敘述，在此將省略不再贅述。於本實施例中，形成半導體發光疊層90之步驟及順序類似於第二實施例，在此將省略不再贅述。本實施例與第二實施例之間的差異在於第二凹陷區，緩衝部，及第三凹陷區之位置及其相關製程。參考到本實施例的發光元件9，於形成第二凹陷區928，928’，928”之步驟中，更包含移除重疊於發光元件9之中心區域上的第一絕緣層92以形成第二凹陷區928”。接著，緩衝部97形成於第二凹陷區928”內，並與第一導電層91接觸。接續地，形成第二導電層93及位於第二導電層93中的第三凹陷區938，938’，然後形成第二絕緣層94填入於第二凹陷區928”及第三凹陷區938’ 中以覆蓋緩衝部97。緩衝部97之材料可與第一導電層91或第二導電層93之材料相同，例如鎳(Ni)、鉑(Pt)、鈀(Pd)、銀 (Ag)、鉻(Cr)、鋁(Al)、鈦(Ti)、金(Au)、或上述材料之組合。於另一實施例中，緩衝部97 之材料包含絕緣材料或透明材料，例如氧化矽、氧化鈦、或氮化矽，緩衝部97可藉由蒸鍍、濺鍍、或旋轉塗佈而形成。於本實施例中，當一頂針(圖未示)推壓發光元件9之中心區域時，緩衝部97可吸收部分來自於頂針的力量以避免第一導電層91及第二導電層93之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

第10A圖繪示本申請之一第八實施例的一發光元件10’之一上視圖，第10B圖繪示發光元件10’沿第10A圖之一線段K-K’之一剖面圖。如第10A圖及第10B圖所示，發光元件10’包含一半導體發光疊層100’，包含一第一半導體層1001’具有一第一電性，一活性層1002’，以及一第二半導體層1003’具有一第二電性，位於一基板1025’上，一第一導電層101’位於半導體發光疊層100’上，一第一絕緣層102’位於第一導電層101’上，一第二導電層103’位於第一絕緣層102’上，一第二絕緣層104’位於第二導電層103’上，一第一電極墊105’，一第二電極墊106’，一緩衝部107’位於第一絕緣層102’及第二絕緣層104’之間，複數個第一凹陷區108’，第二凹陷區1028’，1028”，第三凹陷區1038’，1038”，以及第四凹陷區1048’，1048”。當發光元件10’透過第一電極墊105’和第二電極墊106’電連接一電源供應器(圖未示)，可使活性層1002’發光。

第八實施例所例示之結構與第二實施例類似。對於標以類似標號之類似元件及其相關敘述，在此將省略不再贅述。第八實施例與第二實施例之間的差異在於第三凹陷區之結構及其相關製程步驟。參考到第二實施例的發光元件4，第三凹陷區438，438’的形狀分別為圓形和橢圓形。於第八實施例中，於第三凹陷區1038’之形成步驟中，第二導電層103’之一部分被移除，且被移除之部分第二導電層103’之形狀係不規則的形狀。第三凹陷區1038”對應於被移除之部分第二導電層103’之形狀也具有一不規則形狀。緩衝部107’以一矩形形成於第三凹陷區1038”中，且為第二絕緣層104’所覆蓋，夾置於第一絕緣層102’及第二絕緣層104’之間，且位於發光元件10’之中心區域。於本實施例中，當一頂針(圖未示)推壓發光元件10’之中心區域以將發光元件10’脫離於藍膜時，緩衝部107’可吸收部分來自於頂針的力量以避免第一導電層101’及第二導電層103’之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

第11A圖繪示本申請之一第九實施例的一發光元件11’之一立體圖，第11B圖繪示第11A圖中的發光元件11’之各層上視圖。如第11A圖及第11B圖所示，發光元件11’包含一半導體發光疊層110’，包含一第一半導體層，一活性層，以及一第二半導體層(未顯示於第11A圖及第11B圖)，位於一基板1125上，一第一導電層111’位於半導體發光疊層110’上，一第一絕緣層112’位於第一導電層111’上，一第二導電層113’及一緩衝部117’位於第一絕緣層112’上，一第二絕緣層114’位於第二導電層113’上，以及一第一電極墊115’和一第二電極墊116’分別位於第二絕緣層114’上。

發光元件11’之形成步驟包含形成半導體發光疊層110’於基板1125上以及於半導體發光疊層110’內形成凹陷區118’。半導體發光疊層110’係磊晶形成於基板1125上，部分半導體發光疊層110’經蝕刻移除以形成凹陷區118’。於本實施例中，凹陷區118’由半導體發光疊層110’之上表面穿過第二半導體層以及活性層以露出第一半導體層之上表面。半導體發光疊層110’之各層可包含多個組成彼此不同的次層。活性層由複數個氮化銦鎵層所構成，複數個氮化銦鎵層彼此為氮化鎵層所分隔。第二半導體層之一上表面可藉由適當蝕刻製程以進行粗化。當發光元件11’ 透過第一電極墊115’和第二電極墊116’電連接一電源供應器(圖未示)，可使活性層發光。

如第11A圖及第11B圖所示，發光元件11’之形成步驟更包含於形成第一導電層111’之前，先形成一絕緣層11a’於半導體發光疊層110’上。絕緣層11a’ 於上視圖上包含一方形環狀區11a1’位於半導體發光疊層110’之周圍，以及數個圓形環狀區11a2’對應於凹陷區118’。方形環狀區11a1’覆蓋活性層以及第二半導體層之側壁。圓形環狀區11a2’覆蓋凹陷區118’ 之側壁，並露出位於凹陷區118’ 之第一半導體層之一部分上表面。露出位於凹陷區118’之第一半導體層之一部分上表面之步驟可藉由蝕刻及微影製程達成。

第一導電層111’包含一具有凹陷區111c’之第一層1110’以及一具有凹陷區111d’之第二層1112’。第一層1110’可為銦錫氧化物(ITO)，其形成於半導體發光疊層110’之上，覆蓋半導體發光疊層110’之表面，未填入凹陷區118’。第二層1112’位於第一層1110’上，未填入凹陷區118’。第二層1112’可為一鏡層，例如銀，以反射來自於活性層之光線。第一層1110’及第二層1112’可位於半導體發光疊層110’上以電性連接第二半導體層。

於形成第一層1110’及第二層1112’之後，第一絕緣層112’形成於第二層1112’上。如圖11B所示，第一絕緣層112’經由圖案化以形成複數個凹陷區1121’，1123’。於第一絕緣層112’之形成步驟中，第一絕緣層112’形成於第二層1112’上並覆蓋圓形環狀區11a2’之側表面，第一層1110’之凹陷區111c’之側表面，以及第二層1112’之凹陷區111d’之側表面。第一絕緣層112’係避免覆蓋圓形環狀區11a2’所露出的第一半導體層之上表面以形成凹陷區1121’。凹陷區1121’，1123’之形成步驟可藉由蝕刻及微影製程達成。於另一實施例中，位於凹陷區118’之圓形環狀區11a2’以及第一絕緣層112’之凹陷區1121’所露出之第一半導體層之上表面可藉由同一蝕刻及微影製程達成。

接續地，具有凹陷區1131’，1133’之第二導電層113’及緩衝部117’於同一步驟中形成於第一絕緣層112’之上。第二導電層113’之一部分填入凹陷區1121’以電性及物理性連接第一半導體層之上表面。移除第二導電層113’之中心區域以形成矩形環狀凹陷區1131’，以及移除部分第二導電層113’以形成凹陷區1133’。於本實施例中，緩衝部117’形成於凹陷區1131’中，並為第二導電層113’所環繞。於上視圖上，緩衝部117’形成於發光元件11’之中心區域，並與第二導電層113’電性隔絕。於形成第二導電層113’及緩衝部117’之後，第二絕緣層114’形成於第二導電層113’及緩衝部117’之上，並包含複數個凹陷區1141’，1143’。凹陷區1141’露出第二導電層113’。第二絕緣層114’填入凹陷區1133’，1123’，覆蓋凹陷區1143’之側表面。最後，第一電極墊115’和第二電極墊116’形成於第二絕緣層114’之上。第一電極墊115’藉由凹陷區1141’以電性連接第二導電層113’，第二電極墊116’ 藉由凹陷區1143’以電性連接第一導電層111’以提供半導體發光疊層110’對外接點與外部電源相接。同樣地，當一頂針(圖未示)推壓發光元件11’之中心區域時，緩衝部117’可吸收部分來自於頂針的力量以避免第一導電層111’及第二導電層113’之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

第12A圖繪示本申請之一第十實施例的一發光元件12’之一立體圖，第12B圖繪示第12A圖中的發光元件12’之各層上視圖。如第12A圖及第12B圖所示，發光元件12’包含一半導體發光疊層120’，包含一第一半導體層，一活性層，一第二半導體層(未顯示於第12A圖及第12B圖)，依序形成於一基板1225上，以及凹陷區128’；一絕緣層12a’於上視圖上包含一方形環狀區12a1’位於半導體發光疊層120’之周圍以及多個圓形環狀區12a2’覆蓋凹陷區128’之側壁；一第一導電層121’包含一具有多個凹陷區121c’之第一層1210’以及一具有多個凹陷區121d’之第二層1212’位於半導體發光疊層120’之上；一具有凹陷區1221’，1223’之第一絕緣層122’位於第一導電層121’上；一緩衝部127’及一具有凹陷區1231’，1233’之第二導電層113’位於第一絕緣層122’上；一具有凹陷區1241’，1243’之第二絕緣層124’位於第二導電層123’上；以及一第一電極墊125’和一第二電極墊126’位於第二絕緣層124’上。於本實施例中，緩衝部127’之形狀於上視圖上包含矩形。形成發光元件12’之步驟與發光元件11’之步驟相似。為了區別，對於類似敘述，在此將省略不再贅述。

同樣地，當一頂針(圖未示)推壓發光元件12’之中心區域時，緩衝部127’可吸收部分來自於頂針的力量以避免第一導電層121’及第二導電層123’之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

第13A圖繪示本申請之一第十一實施例的發光元件13’之一上視圖。發光元件13’包含一半導體發光疊層130’位於基板1325上，一第一導電層131’ 位於半導體發光疊層130’上，一第一絕緣層(圖未示) 位於第一導電層131’上，一第二導電層133’ 位於第一絕緣層上，一第二絕緣層(圖未示) 位於第二導電層133’ 上，一第一電極墊135’，一第二電極墊136’，以及一緩衝部137’電性連接第一導電層131’。緩衝部137’於上視圖上包含一矩形。緩衝部137’之結構與材料與第七實施例之緩衝部97相似，在此將省略不再贅述。

第13B圖繪示本申請之一第十二實施例的發光元件14’之一上視圖。發光元件14’包含一半導體發光疊層140’位於基板1425上，一第一導電層(圖未示)位於半導體發光疊層140’上，一第一絕緣層(圖未示) 位於第一導電層上，一具有不規則形狀之第二導電層143’ 位於第一絕緣層上，一第二絕緣層(圖未示) 位於第二導電層143’上，一第一電極墊145’，一第二電極墊146’，以及一緩衝部147’形成於一中心區域而未被第二導電層143’所覆蓋。至少一部分的第一絕緣層及第二絕緣層係形成於發光元件14’之中心區域，緩衝部147’之材料與第一絕緣層或第二絕緣層相同。緩衝部147’之結構，位置與材料與第四實施例之緩衝部67相似，其詳細敘述在此將省略不再贅述。

第13C圖繪示本申請之一第十三實施例的發光元件15’之一上視圖。發光元件15’包含一半導體發光疊層150’位於基板1525上，一第一導電層(圖未示)位於半導體發光疊層150’上，一第一絕緣層(圖未示) 位於第一導電層上，一第二導電層153’ 位於第一絕緣層上，一第二絕緣層(圖未示) 位於第二導電層153’上，一第一電極墊155’，一第二電極墊156’，以及一緩衝部157’。緩衝部157’形成於第二絕緣層上且位於中心區域而未被第二導電層153’所覆蓋。於本實施例中，第二導電層153’之一部分被移除，且第二導電層153’之被移除的部分為不規則形。緩衝部157’之形狀對應於第二導電層153’之被移除的部分，包含不規則形。同樣地，當一頂針(圖未示)推壓發光元件15’之中心區域時，緩衝部157’可吸收部分來自於頂針的力量以避免第一導電層及第二導電層153’之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

於上述實施例中(第十一實施例至第十三實施例)，當一頂針(圖未示)推壓發光元件時，緩衝部可吸收部分來自於頂針的力量以避免第一導電層及第二導電層之間形成導通路徑，因此，因導通路徑所形成的發光元件內部短路將不會發生。

圖14呈現本申請之第一實施例的發光元件與習知的發光元件兩者短路率的測試資料。如圖14所示，接受測試的第一實施例的發光元件之數量，與接受測試的習知發光元件之數量分別為846顆與234顆。第一實施例的發光元件與習知發光元件的短路率分別為0%與33%。由上可知，本申請之發光元件確實可以避免在晶粒與藍膜分離過程中短路的產生。

1‧‧‧覆晶式發光二極體
3、4、5、6、7、8、9、10’、11’、12’、13’、14’、15’‧‧‧發光元件
10‧‧‧發光疊層
15、35、45、65、75、85、95、105’、115’、125’、135’、145’、155’‧‧‧第一電極墊
16、36、46、66、76、86、96、106’、116’、126’、136’、146’、156’‧‧‧第二電極墊
21、21’‧‧‧頂針
23、23’‧‧‧藍膜
25’、425、625、725、825、925、1025’、1125、1225、1325、1425、1525‧‧‧基板
27、27’‧‧‧裂痕
30、40、60、70、80、90、100’、110’、120’、130’、140’、150’‧‧‧半導體發光疊層
31、41、71、81、91、101’、111’、131’‧‧‧第一導電層
32、42、62、72、82、92、102’、112’‧‧‧第一絕緣層
33、43、43’、63、73、83、93、103’、113’、123’、133’、143’、153’‧‧‧第二導電層
34、44、64、74、84、94、104’、114’、124’‧‧‧第二絕緣層
37、47、67、77、87、97、107’、117’、127’、137’、147’、157’‧‧‧緩衝部
48、68、78、88、98、108’‧‧‧第一凹陷區
118’、111c’、111d’、1121’、1123’、1131’、1133’、1141’、1143’、128’、121c’、121d’、1221’、1223’、1231’、1233’、1241’、1243’‧‧‧凹陷區
151‧‧‧間隔區
11a’、12a’‧‧‧絕緣層
41a‧‧‧第一導電層的上表面
42a、62a‧‧‧第一絕緣層的上表面
43a、63a‧‧‧第二導電層的上表面
44a、64a‧‧‧第二絕緣層的上表面
401、601、701、801、901、1001’‧‧‧第一半導體層
402、602、702、802、902、1002’‧‧‧活性層
403、603、703、803、903、1003’‧‧‧第二半導體層
428、428’、628、628’、728、728’、828、828’、928、928’、1028’、1028”‧‧‧第二凹陷區
438、438’、638、638’、738、738’、838、938、938’、1038’、1038”‧‧‧第三凹陷區
448、448’、648、648’、748、748’、848、848’、948、948’、1048’、1048”‧‧‧第四凹陷區
1110’、1210’‧‧‧第一層
1112’、1212’‧‧‧第二層
11a1’、12a1’‧‧‧方形環狀區
11a2’、12a2’‧‧‧圓形環狀區
401a、601a‧‧‧第一半導體層的上表面
403a‧‧‧第二半導體層的上表面
A-A’、E-E’、F-F’、G-G’、H-H’、I-I’、J-J’、K-K’‧‧‧線段
C、D‧‧‧區域

第1A圖繪示一習知覆晶式發光二極體之一上視圖。第1B圖繪示貼附於一藍膜之習知覆晶式發光二極體沿第1A圖中線段A-A’之一剖面圖，以及一頂針頂觸藍膜與覆晶式發光二極體。第2A圖繪示習知覆晶式發光二極體因脫離藍膜而損傷之照片。第2B圖繪示第2A圖中區域C的局部放大上視圖。第2C圖繪示第2B圖中區域D之局部放大上視圖。第3A圖繪示本申請之一第一實施例的一發光元件之一上視圖。第3B圖繪示發光元件沿第3A圖之一線段E-E’之一剖面圖。第4A圖繪示本申請之一第二實施例的一發光元件之一上視圖。第4B圖至第4L圖繪示發光元件沿第4A圖之一線段F-F’之一製造流程步驟。第5圖繪示本申請之一第三實施例的一發光元件之一剖視圖。第6A圖繪示本申請之一第四實施例的一發光元件之一上視圖。第6B圖繪示發光元件沿第6A圖之一線段G-G’之一剖面圖。第7A圖繪示本申請之一第五實施例的一發光元件之一上視圖。第7B圖繪示發光元件沿第7A圖之一線段H-H’之一剖面圖。第8A圖繪示本申請之一第六實施例的一發光元件之一上視圖。第8B圖繪示發光元件沿第8A圖之一線段I-I’之一剖面圖。第9A圖繪示本申請之一第七實施例的一發光元件之一上視圖。第9B圖繪示發光元件沿第9A圖之一線段J-J’之一剖面圖。第10A圖繪示本申請之一第八實施例的一發光元件之一上視圖。第10B圖繪示發光元件沿第10A圖之一線段K-K’之一剖面圖。第11A圖繪示本申請之一第九實施例的一發光元件之一立體圖。第11B圖繪示第11A圖中各層之一上視圖。第12A圖繪示本申請之一第十實施例的之一發光元件之一立體圖。第12B圖繪示第12A圖中各層之一上視圖。第13A圖繪示本申請之一第十一實施例的發光元件之一上視圖。第13B圖繪示本申請之一第十二實施例的發光元件之一上視圖。第13C圖繪示本申請之一第十三實施例的發光元件之一上視圖。第14圖呈現本申請之第一實施例的發光元件與習知發光元件測試的短路比率。

4‧‧‧發光元件

45‧‧‧第一電極墊

46‧‧‧第二電極墊

47‧‧‧緩衝部

48‧‧‧第一凹陷區

428、428’‧‧‧第二凹陷區

438、438’‧‧‧第三凹陷區

448、448’‧‧‧第四凹陷區

F-F’‧‧‧線段

Claims

一發光元件，包含：一半導體發光疊層，包含一第一半導體層具有一第一電性，一活性層，以及一第二半導體層具有一第二電性；一第一導電層位於該半導體發光疊層上，並電性連接該第二半導體層；一第一絕緣層位於該第一導電層上；一第二導電層位於該第一絕緣層上，並電性連接該第一半導體層；一第二絕緣層位於該第二導電層上；一第一電極墊和一第二電極墊位於該第二導電層上；以及一緩衝部位於該第一電極墊與該第二電極墊之間。
如申請專利範圍第1項所述的發光元件，其中該緩衝部於上視圖上係位於該發光元件之一中心區域。
如申請專利範圍第1項所述的發光元件，其中該緩衝部係位於該第一絕緣層和該第二絕緣層之間。
如申請專利範圍第3項所述的發光元件，其中該緩衝部於剖面圖上係大致與該第二導電層共平面。
如申請專利範圍第4項所述的發光元件，其中該第二絕緣層覆蓋該緩衝部及該第二導電層之側壁。
如申請專利範圍第5項所述的發光元件，其中該緩衝部之材料包含金屬或絕緣材料。
如申請專利範圍第3項所述的發光元件，其中該緩衝部之材料與該第二導電層之材料相同，及該緩衝部為該第二導電層所環繞。
如申請專利範圍第1項所述的發光元件，其中該緩衝部係位於該第二絕緣層上，且與該第一導電層及該第二導電層電性絕緣。
如申請專利範圍第8項所述的發光元件，其中該緩衝部於剖面圖上係不與該第二導電層重疊。
如申請專利範圍第8項所述的發光元件，其中該緩衝部於剖面圖上係與該第二導電層重疊。
如申請專利範圍第1項所述的發光元件，其中該緩衝部於上視圖上包含一矩形。
如申請專利範圍第1項所述的發光元件，其中該緩衝部夾置於該第一絕緣層之中。
如申請專利範圍第12項所述的發光元件，其中該緩衝部接觸該第一導電層，該第二絕緣層覆蓋該緩衝部。
如申請專利範圍第13項所述的發光元件，其中該緩衝部於剖面圖上係不與該第二導電層重疊。
如申請專利範圍第14項所述的發光元件，其中該緩衝部之材料包含金屬，該緩衝部係與該第二導電層電性隔絕。
如申請專利範圍第1項所述的發光元件，更包含複數個第一凹陷區位於該半導體發光疊層中，該複數個第一凹陷區穿過該第二半導體層及該活性層以露出該第一半導體層之一表面。
如申請專利範圍第16項所述的發光元件，其中該第一絕緣層覆蓋該複數個第一凹陷區之側壁，該第二導電層位於該複數個第一凹陷區中以與該第一半導體層電性連接。
如申請專利範圍第17項所述的發光元件，其中該第一電極墊藉由位於該複數個第一凹陷區之該第二導電層以與該第一半導體層電性連接。
如申請專利範圍第1項所述的發光元件，更包含複數個第二凹陷區以露出該第一半導體層之一表面，其中該第二電極墊藉由該複數個第二凹陷區以與該第一導電層電性連接。
如申請專利範圍第1項所述的發光元件，其中該第二導電層係與該第一導電層電性隔絕。