KR20170039387A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20170039387A
KR20170039387A KR1020150138443A KR20150138443A KR20170039387A KR 20170039387 A KR20170039387 A KR 20170039387A KR 1020150138443 A KR1020150138443 A KR 1020150138443A KR 20150138443 A KR20150138443 A KR 20150138443A KR 20170039387 A KR20170039387 A KR 20170039387A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor layer
light emitting
electrode
active layer
Prior art date
Application number
KR1020150138443A
Other languages
English (en)
Inventor
최병균
성준석
현구
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150138443A priority Critical patent/KR20170039387A/ko
Publication of KR20170039387A publication Critical patent/KR20170039387A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

실시 예는 기판이 부분적으로 형성되어 발광 소자의 신뢰성을 개선할 수 있는 발광 소자에 대한 것으로, 실시 예의 발광 소자는 기판; 상기 기판 상에 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 일 끝단이 상기 제 1 반도체층과 접속되고, 타 끝단이 상기 기판에 의해 노출된 제 1 전극; 및 상기 제 2 반도체층과 접속된 제 2 전극을 포함한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명 실시 예는 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저 전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
도 1은 일반적인 발광 소자의 단면도이다.
도 1과 같이, 발광 소자는 기판(10) 상에 구비된 제 1 반도체층(11a), 활성층(11b) 및 제 2 반도체층(11c)을 포함하는 발광 구조물(11)과, 발광 구조물(11)과 접속되는 제 1 전극(12a)과 제 2 전극(12b)을 포함한다. 특히, 발광 소자의 박형화를 위해 발광 구조물(11)에서 기판(10)을 분리하는 경우, 기판(10)을 분리하는 외력에 의해 발광 구조물(11)에 크랙이 발생할 수 있다.
본 발명 실시 예는 기판이 부분적으로 형성되어 발광 소자의 신뢰성을 개선할 수 있는 발광 소자를 제공한다.
실시 예의 발광 소자는 기판; 상기 기판 상에 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 일 끝단이 상기 제 1 반도체층과 접속되고, 타 끝단이 상기 기판에 의해 노출된 제 1 전극; 및 상기 제 2 반도체층과 접속된 제 2 전극을 포함한다.
다른 실시 예의 발광 소자는 기판; 상기 기판 상에 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 일 끝단이 상기 제 1 반도체층과 접속되고, 타 끝단이 상기 기판 및 상기 제 1 반도체층에 의해 노출된 제 1 전극; 및 상기 제 2 반도체층과 접속된 제 2 전극을 포함한다.
또 다른 실시 예의 발광 소자는 차례로 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 발광 구조물 하부에 배치되어, 상기 제 1 반도체층의 하부면의 일부를 노출시키는 기판; 상기 제 1 반도체층과 하부면의 전면이 접촉하는 제 1 전극; 상기 기판에 의해 노출된 상기 제 1 반도체층 하부면과 접촉하는 보조 제 1 전극; 및 상기 제 2 반도체층과 접속된 제 2 전극을 포함한다.
실시 예에 따르면 본 발명 실시 예의 발광 소자는 다음과 같은 효과가 있다.
첫째, 기판의 가장자리가 활성층의 가장자리보다 외측에 위치하도록 부분적으로 형성된 기판을 포함하여 이루어져, 기판을 제거할 때 활성층의 손상이 방지된 발광 소자를 구현할 수 있다.
둘째, 기판뿐만 아니라 제 1 반도체층 역시 부분적으로 제거되어 제 1 전극을 노출시키므로, 제 1 전극의 노출 영역이 넓다. 따라서, 제 1 전극과 제 1 전극으로 전기적 신호를 인가하기 위한 패드의 접촉 영역이 증가할 수 있다.
도 1은 일반적인 발광 소자의 단면도이다.
도 2a 및 도 2b는 본 발명 실시 예의 발광 소자의 단면도이다.
도 3a 내지 도 3c는 본 발명 다른 실시 예의 발광 소자의 단면도이다.
도 4a 및 도 4b는 본 발명 또 다른 실시 예의 발광 소자의 단면도이다.
도 5a 내지 도 5i는 본 발명 실시 예의 발광 소자의 제조 방법을 나타낸 단면도이다.
도 6a 및 도 6b는 기판의 유무에 따른 발광 소자의 반사 특성을 비교한 그래프이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예를 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 실시 예의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 실시 예의 권리 범위를 벗어나지 않으면서 제 2 구성 요소는 제 1 구성 요소로 명명될 수 있고, 유사하게 제 1 구성 요소도 제 2 구성 요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명 실시 예를 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하, 첨부된 도면을 참조하여 실시 예의 발광 소자를 상세히 설명하면 다음과 같다.
최근, 발광 소자를 수십 마이크로(Micro) 크기로 매우 작게 형성하여, 발광 소자를 표시 장치의 픽셀마다 형성하고, 각 픽셀에 형성된 발광 소자를 구동시켜 화상을 표시하는 기술이 개발되었다. 그런데, 이 경우, 발광 구조물과 접속되는 제 1 전극과 제 2 전극이 서로 다른 방향에서 표시 장치의 구동부와 연결되므로, 기판을 모두 제거하여 제 1 전극을 노출시켜야 한다. 그런데, 상술한 바와 같이, 기판을 제거할 때, 기판을 분리하는 외력에 의해 발광 구조물에 크랙이 발생할 수 있다.
따라서, 본 발명은 기판을 일부만을 제거함으로써, 기판의 제거 시, 활성층이 손상되는 것을 방지할 수 있는 발광 소자에 관한 것이다.
도 2a 및 도 2b는 본 발명 실시 예의 발광 소자의 단면도이다.
도 2a와 같이, 본 발명 실시 예의 발광 소자는 기판(100), 기판(100) 상에 형성된 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 포함하는 발광 구조물(110), 발광 구조물(110)의 제 1 반도체층(110a)과 접속되며, 발광 구조물(110)의 측면을 감싸도록 절곡되어, 기판(100)에 의해 노출된 제 1 전극(120a) 및 제 2 반도체층(110c)과 전기적으로 접속된 제 2 전극(120b)을 포함한다.
기판(100)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이 때, 기판(100)의 두께(T)는 5㎛ 내지 10㎛일 수 있다. 이는, 상술한 바와 같이, 기판(100)에 의해 노출된 제 1 전극(120a)과 표시 장치의 구동부, 예를 들어, 표시 장치의 게이트 라인 또는 데이터 라인과 같은 구동 라인이 접속될 때, 구동 라인 라인과 기판(100) 사이의 단차를 감소시키기 위함이다. 즉, 일반적으로, 표시 장치의 구동 라인의 두께가 5㎛ 내지 10㎛이므로, 기판(100)의 두께 역시 5㎛ 내지 10㎛로 형성할 수 있다.
발광 구조물(110)은 순차적으로 형성된 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 포함하며, 제 1 반도체층(110a)은 제 1 전극(120a)과 전기적으로 접속되고, 제 2 반도체층(110c)은 제 2 전극(120b)과 전기적으로 접속된다.
제 1 반도체층(110a)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도펀트가 도핑될 수 있다. 제 1 반도체층(110a)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제 1 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우 제 1 반도체층(110a)은 p형 반도체층일 수 있다.
활성층(110b)은 제 1 반도체층(110a)과 제 2 반도체층(110c) 사이에 구비된다. 활성층(110b)은 제 1 반도체층(110a)을 통해서 주입되는 전자(또는 정공)과 제 2 반도체층(110c)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 상기와 같은 활성층(110b)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(110b)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(110b)의 구조는 이에 한정하지 않는다. 활성층(110b)이 우물 구조로 형성되는 경우, 활성층(110b)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드 갭보다 작은 밴드 갭을 갖는 물질로 형성될 수 있다.
제 2 반도체층(110c)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도펀트가 도핑될 수 있다. 제 2 반도체층(110c)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, InAlGaN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나 이상으로 형성될 수 있으며, 이에 한정하지 않는다. 제 2 도펀트가 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트인 경우, 제 2 반도체층(110c)은 n형 반도체층일 수 있다.
상기와 같은 발광 구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나의 구조로 형성될 수 있는 것으로, 본 발명 실시 예의 발광 구조물(110)은 n형 반도체층과 p형 반도체층을 포함하는 다양한 구조일 수 있다. 그리고, 제 1 반도체층(110a) 및 제 2 반도체층(110c) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(110)의 도핑 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제 1 전극(120a)은 일 끝단은 제 1 반도체층(110)과 접촉하며, 타 끝단은 기판(100)에 의해 노출된 구조이다. 즉, 기판(100)이 제 1 전극(120a)의 일부를 노출시켜, 제 1 전극(120a)에 전기적 신호를 인가하기 위한 패드 등과 같은 구성 요소가 기판(100)에 의해 노출된 제 1 전극(120a)과 직접 연결될 수 있다.
그리고, 제 2 전극(120b)은 제 2 반도체층(110c)과 전기적으로 연결된다. 도시하지는 않았으나, 제 2 반도체층(110c)과 제 2 전극(120b) 사이에 반사층과 오믹층이 더 형성될 수 있다. 반사층은 활성층(110b)에서 발생한 광을 제 1 반도체층(110a) 방향으로 반사시키기 위한 것이다. 상기와 같은 반사층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있다.
상기와 같은 제 1 전극(120a) 및 제 2 전극(120b)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO) 또는 불투명 금속으로 형성되거나, 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성될 수 있다. 이 때. 투명 전도성 산화막은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등에서 선택될 수 있다. 그리고, 불투명 금속은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 등에서 선택될 수 있다.
특히, 제 1 전극(120a)은 기판(100)을 제거하기 위한 식각 가스 또는 식각 용액에 대해 제 1 기판(100)보다 식각율이 낮은 물질로 형성되는 것이 바람직하다.
한편, 기판(100)은 발광 구조물(100)의 하부면을 완전히 덮어, 제 1 반도체층(110a)의 가장자리와 기판(100)의 가장자리가 일치할 수 있다.
또한, 도 2b와 같이, 기판(100)은 발광 구조물(100)의 하부면, 즉, 제 1 반도체층(110a)의 일부를 노출시킬 수도 있다. 이 경우, 기판(100)의 가장자리(e1)는 활성층(110b)의 가장자리(e2)를 감싸도록 기판(100)의 가장자리(e1)가 활성층(110b)의 가장자리(e2)보다 외측에 배치된다.
이는, 기판(100)을 제거할 때, 활성층(110b)의 손상을 방지하기 위함이다. 상술한 바와 같이, 발광 구조물(110)에서 기판(100)을 완전히 제거하는 경우, 기판을 분리하는 외력에 의해 발광 구조물에 크랙이 발생할 수 있다. 그리고, 크랙이 활성층(110b)까지 연장될 수 있다.
반면에, 본 발명은 활성층(110b)과 중첩되지 않는 영역의 기판(100)을 부분적으로 제거하여, 기판(100)을 제거하는 외력에 의해 활성층(110b)이 손상되는 것을 방지할 수 있다.
도 3a 내지 도 3c는 본 발명 다른 실시 예의 발광 소자의 단면도이다.
도 3a 내지 도 3b와 같이, 본 발명의 다른 실시 예의 발광 소자는 기판(100)뿐만 아니라, 제 1 반도체층(110a)을 더 제거하여 제 1 전극(120a)을 노출시킬 수 있다.
구체적으로, 도 2a의 제 1 전극(120a)과 같이 제 1 전극(120a)이 절곡부를 갖도록 형성된 경우, 도 3a와 같이, 제 1 반도체층(110a)을 더 제거하여 제 1 전극(120a)이 제 1 반도체층(110a)과 기판(100)에 의해 노출될 수 있다. 이 때, 기판(100)과 제 1 반도체층(110a)의 측면은 단차가 없다. 또한, 도 3b와 같이, 제 1 반도체층(110a)을 더 제거할 때, 제 1 반도체층(110a)과 기판(100)의 제거 정도가 상이하여, 제 1 반도체층(110a)과 기판(100)의 측면 사이에 단차가 형성될 수도 있다.
그리고, 도 2b의 제 1 전극(120a)과 같이 제 1 전극(120a)이 절곡부 없이 평평한 구조인 경우에도, 도 3c와 같이, 기판(100)과 제 1 반도체층(110a)이 제거되어 제 1 전극(120a)이 노출될 수 있다. 도시하지는 않았으나, 이 경우에도 제 1 반도체층(110a)과 기판(100)의 측면 사이에 단차가 형성될 수 있다.
이 때, 제 1 전극(120a)은 제 1 반도체층(110a)을 제거하기 위한 식각 가스인 Cl2 또는 BCl3이거나, Cl2와 BCl3의 혼합 가스 또는 식각 용액에 대해 제 1 기판(100)보다 식각율이 낮은 물질로 형성되는 것이 바람직하다.
도시하지는 않았으나, 상기와 같이 기판(100)뿐만 아니라 제 1 반도체층(110a)을 더 제거하는 경우에도 기판(100)의 가장자리(도 2b의 e1)는 활성층(110b)의 가장자리(도 2b의 e2)를 감싸도록 기판(100)의 가장자리(도 2b의 e1)가 활성층(110b)의 가장자리(도 2b의 e2)보다 외측에 배치된다.
상기와 같은 본 발명의 다른 실시 예의 발광 소자는 제 1 전극(120a)의 노출 영역이 도 2a 내지 도 2c의 실시 예에 따른 제 1 전극(120a)의 노출 영역보다 넓어, 제 1 전극(120a)과 제 1 전극(120a)으로 전기적 신호를 인가하기 위한 패드의 접촉 영역이 증가할 수 있다.
도 4a 및 도 4b는 본 발명 또 다른 실시 예의 발광 소자의 단면도이다.
도 4a와 같이, 제 1 전극(120a)이 제 1 반도체층(110a) 상부면에만 형성되는 경우, 기판(100)을 제거해도 제 1 전극(120a)이 노출되지 않는다. 따라서, 본 발명 또 다른 실시 예의 발광 소자는 기판(100)에 의해 노출된 제 1 반도체층(110a)의 하부면에 보조 제 1 전극(120c)을 더 형성한다. 이 때, 보조 제 1 전극(120c)은 제 1 전극(120a)과 동일한 물질로 이루어질 수 있으며, 이에 한정하지 않는다.
도 4a의 경우, 보조 제 1 전극(120c)은 기판(100)과 동일한 두께로 형성된다. 이 경우, 상술한 표시 장치의 구동 라인이 보조 제 1 전극(120c)의 측면에서 보조 제 1 전극(120c)과 접속되어, 발광 소자의 하부면에서 구동 라인, 보조 제 1 전극(120c) 및 기판(100)의 두께 차에 의해 단차가 발생하는 것을 방지할 수 있다.
또한, 도 4b와 같이, 제 1 전극(120a)과 제 2 전극(120b)이 발광 구조물(110)의 서로 다른 방향에서 형성될 수 있다. 즉, 발광 구조물(110)이 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)이 차례로 적층되어 이루어지는 경우, 제 1 전극(120a)은 기판에 의해 노출된 제 1 반도체층(110a)의 하부면에 형성되고, 제 2 전극(120b)은 제 2 반도체층(110c) 상부면에 형성된다.
이하, 본 발명 실시 예의 발광 소자의 제조 방법을 구체적으로 설명하면 다음과 같다.
도 5a 내지 도 5i는 본 발명 실시 예의 발광 소자의 제조 방법을 나타낸 단면도로, 도 2a의 발광 소자의 제조 방법을 도시하였다.
도 5a와 같이, 제 1 기판(100) 상에 발광 구조물(110)을 형성한다. 제 1 기판(100)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 발광 구조물(110)은 제 1 기판(100) 상에 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 차례로 성장시켜 형성할 수 있다.
이어, 도 5b와 같이, 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 일부 제거하여 제 1 반도체층(110a)을 노출시킨다. 그리고, 도 5c와 같이, 아이솔레이션 에칭(Isolation Etching)을 실시하여 인접한 발광 구조물(110)을 분리한다. 이 때, 아이솔레이션 에칭을 통해 인접한 발광 구조물(110) 사이의 제 1 기판(100)이 노출될 수 있다.
도 5d와 같이, 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 일부 제거하여 노출된 제 1 반도체층(110a)과 전기적으로 접속되는 제 1 전극(120a)을 형성한다. 이 때, 제 1 전극(120a)은 발광 구조물(110)의 측면, 구체적으로, 제 1 반도체층(110a)의 측면을 덮으며 인접한 발광 구조물(110) 사이에서 노출된 제 1 기판(100)까지 연장된 구조이다. 즉, 제 1 전극(120a)은 발광 구조물(110)의 가장자리를 감싸도록 형성된다. 이 때, 제 1 전극(120a)은 도 3a 및 도 3b와 같이, 제 1 반도체층(110a) 상부면에만 형성될 수도 있다.
제 1 전극(120a)을 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)이나 불투명 금속으로 형성하거나, 투명 전도성 산화막과 불투명 금속이 혼합된 하나 또는 복수 개의 층으로 형성할 수 있다. 특히, 제 1 전극(120a)은 상술한 투명 전도성 산화막, 불투명 금속 중 후에 제 1 기판(100)을 제거할 때, 제 1 기판(100)을 제거하기 위한 물질에 대해 식각 저항성이 낮거나 없는 물질로 형성될 수 있다.
이어, 도 5e와 같이, 제 2 반도체층(110c)의 일부를 노출시키도록 발광 구조물(110) 및 제 1 기판(100) 전면에 절연막(130)을 형성한다. 절연막(130)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으며, 이에 한정하지 않는다.
절연막(130)은 제 2 전극(120b)과 제 1 전극(120a)을 절연시키며, 도시하지는 않았으나, 제 2 전극(120b)과 전기적으로 접속되는 인쇄 회로 기판 등이 제 1 전극(120a)과 전기적으로 연결되는 것을 방지하기 위한 것이다. 따라서, 절연막(130)은 제 1 전극(120a)을 완전히 감싸도록 형성되는 것이 바람직하다.
그리고, 도 5f와 같이, 절연막(130)에 의해 노출된 제 2 반도체층(110c) 상에 제 2 전극(120b)을 형성한다. 제 2 전극(120b)은 제 2 반도체층(110c)과 전기적으로 연결된다.
도시하지는 않았으나, 제 2 반도체층(110c)과 제 2 전극(120b) 사이에 반사층과 오믹층이 더 형성될 수 있다. 반사층은 활성층(110b)에서 발생한 광을 제 1 반도체층(110a) 방향으로 반사시키기 위한 것이다. 상기와 같은 반사층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf 등과 같이 반사율이 높은 물질로 형성되거나, 상기 반사율이 높은 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 투명 전도성 물질이 혼합되어 형성될 수 있다.
그리고, 오믹층은 제 2 반도체층(110c)과의 오믹 콘택을 위한 것이다. 특히, 오믹층을 저항이 낮은 금속으로 형성하는 경우, 오믹층을 통해 제 2 전극(120b)으로부터 제 2 반도체층(110c)까지 용이하게 전류가 확산될 수 있다. 상기와 같은 오믹층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.
그리고, 도 5g와 같이, 제 1 기판(100a)의 표면을 연마하여, 제 1 기판(100a)보다 두께가 얇은 제 2 기판(100b)을 형성할 수 있다. 예를 들어, 제 1 기판(100a)의 표면을 연마하는 공정은 화학적 기계 연마(Chemical Mechanical Polishing; CMP) 방법을 이용할 수 있다. 그리고, 제 2 기판(100b)의 두께는 5㎛ 내지 10㎛일 수 있다.
이어, 도 5h와 같이, 제 2 기판(100b)을 부분적으로 제거한다. 이 때, 제 2 기판(100b)은 발광 구조물(110)을 사이에 두고 활성층(110b)과 중첩되는 영역에는 남아있다. 이는, 제 2 기판(100b)을 제거할 때, 활성층(110b)의 손상을 방지하기 위함이다.
본 발명은 활성층(110b)과 중첩되는 영역에는 제 2 기판(100b)이 남아있도록, 제 2 기판(100b)을 부분적으로 제거한다. 도면에서는 제 1 반도체층(110a)의 하부면을 완전히 덮도록 제 2 기판(100b)을 부분적으로 제거한 것을 도시하였으며, 제 2 기판(100b)의 가장자리(도 2b의 e1)가 활성층(110b)의 가장자리(도 2b의 e2)를 감싸도록 제 2 기판(100b)의 가장자리(도 2b의 e1)가 활성층(110b)의 가장자리(도 2b의 e2)보다 외측에 배치되도록 제 2 기판(100b)을 부분적으로 제거할 수 있다.
제 2 기판(100b)을 부분적으로 제거하는 것은, 제 2 기판(100b)의 제거하고자 하는 영역을 노출시키는 마스크를 이용하여 실시할 수 있다.
이어, 도 5i와 같이, 인접한 발광 구조물(110)을 연결하는 절연막(130)을 제거하여, 발광 구조물(110)을 서로 분리할 수 있다. 특히, 도 5e의 절연막(130)을 형성하는 단계 시, 절연막(130)을 인접한 발광 구조물(110) 사이에서 분리된 구조로 형성하는 경우, 도 5i와 같이 절연막(130)을 제거하는 단계를 실시하지 않아도 된다.
따라서, 본 발명의 발광 소자는 발광 구조물(110)에서 기판(100)을 완전히 분리하지 않고, 활성층(110b)과 중첩되는 영역에는 기판(100)을 남겨, 기판(100)을 제거하는 외력에 의해 활성층(110b)이 손상되는 것을 방지할 수 있다. 더욱이, 활성층(110b)과 중첩되도록 발광 구조물(110)에 남아있는 기판(100)은 활성층(110b)에서 발생한 광이 공기(Air)와 같은 외부로 방출되지 않고 다시 발광 구조물(110)로 진행하는 것을 방지한다.
도 6a 및 도 6b는 기판의 유무에 따른 발광 소자의 반사 특성을 비교한 그래프이다.
도 1과 같이 일반적인 발광 소자는 발광 구조물(11)에서 기판(10)이 완전히 제거된다. 따라서, 발광 구조물(11)과 공기(Air)의 굴절률 차이에 의해, 활성층(11b)에서 방출되는 광이 발광 구조물(11)의 계면에서 반사되어 다시 활성층(11b)으로 진행할 수 있다. 예를 들어, 발광 소자가 450㎚의 청색 광을 방출하는 경우, 도 6a와 같이, 450㎚ 파장의 광의 약 20%는 발광 구조물(11)의 계면에서 반사되어 다시 활성층(11b)으로 진행하므로, 발광 소자의 발광 출력이 저하된다.
반면에, 본 발명 실시 예의 발광 소자는 기판(100)이 활성층(110b)과 중첩되는 영역에는 남아있다. 따라서, 활성층(110b)에서 방출되는 광이 발광 구조물(110) 및 기판(100)을 통해 공기(Air)로 방출될 때, 기판(100)이 발광 구조물(110)과 공기(Ari)의 굴절률 차이를 보상할 수 있다.
즉, 활성층(110b)에서 방출되는 광은 발광 구조물(110)과 기판(100) 사이의 계면에서 다시 활성층(110b)으로 반사되지 않고 기판(100)을 통과하여 공기(Air)로 방출된다. 따라서, 도 6b와 같이, 본 발명 실시 예는 450㎚ 파장의 광의 반사율이 거의 0%이므로, 발광 소자의 발광 출력이 저하되는 것을 방지할 수 있다.
상기와 같은 본 발명의 발광 소자는 상술한 바와 같이 마이크로(Micro) 크기로 매우 작게 형성되어, 표시 장치의 데이터 라인과 게이트 라인이 교차하여 정의된 픽셀마다 배치될 수 있다. 이 경우, 발광 소자는 표시 장치의 액정 셀 또는 유기 발광 셀 배면에 배치되는 백라이트 유닛이 아니라, 픽셀 내에서 제 1 전극(120a)이 데이터 라인과 연결되고, 제 2 전극(120b)이 공통 전극에 접속되어, 표시 장치의 구동부에 의해 직접 구동될 수 있다. 이 때, 발광 소자에서 방출되는 백색 광은 컬러 필터를 통해 다양한 색의 광을 구현할 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 100a: 제 1 기판
100b: 제 2 기판 110: 발광 구조물
110a: 제 1 반도체층 110b: 활성층
110c: 제 2 반도체층 120a: 제 1 전극
120b: 제 2 전극 130: 절연막

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
    일 끝단이 상기 제 1 반도체층과 접속되고, 타 끝단이 상기 기판에 의해 노출된 제 1 전극; 및
    상기 제 2 반도체층과 접속된 제 2 전극을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 기판의 가장자리와 상기 제 1 반도체층의 가장자리가 일치하는 발광 소자.
  3. 제 1 항에 있어서,
    상기 기판의 가장자리가 상기 활성층의 가장자리보다 외측에 배치되어, 상기 활성층이 상기 발광 구조물을 사이에 두고 상기 기판과 완전히 중첩되는 발광 소자.
  4. 기판;
    상기 기판 상에 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
    일 끝단이 상기 제 1 반도체층과 접속되고, 타 끝단이 상기 기판 및 상기 제 1 반도체층에 의해 노출된 제 1 전극; 및
    상기 제 2 반도체층과 접속된 제 2 전극을 포함하는 발광 소자.
  5. 제 4 항에 있어서,
    상기 기판의 측면과 상기 제 1 반도체층의 측면 사이에 형성된 단차를 포함하는 발광 소자.
  6. 제 4 항에 있어서,
    상기 기판의 가장자리가 상기 활성층의 가장자리보다 외측에 배치되어, 상기 활성층이 상기 발광 구조물을 사이에 두고 상기 기판과 완전히 중첩되는 발광 소자.
  7. 차례로 형성된 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
    상기 발광 구조물 하부에 배치되어, 상기 제 1 반도체층의 하부면의 일부를 노출시키는 기판;
    상기 제 1 반도체층과 하부면의 전면이 접촉하는 제 1 전극;
    상기 기판에 의해 노출된 상기 제 1 반도체층 하부면과 접촉하는 보조 제 1 전극; 및
    상기 제 2 반도체층과 접속된 제 2 전극을 포함하는 발광 소자.
  8. 제 7 항에 있어서,
    상기 제 1 전극은 제 1 측에서 상기 제 1 반도체층과 접촉하며,
    상기 보조 제 1 전극은 상기 제 1 측과 대향된 제 2 측에서 상기 제 1 반도체층과 접촉하는 발광 소자.
  9. 제 7 항에 있어서,
    상기 기판의 두께와 상기 보조 제 1 전극의 두께가 동일한 발광 소자.
  10. 제 7 항에 있어서,
    상기 기판의 가장자리가 상기 활성층의 가장자리보다 외측에 배치되어, 상기 활성층이 상기 발광 구조물을 사이에 두고 상기 기판과 완전히 중첩되는 발광 소자.
KR1020150138443A 2015-10-01 2015-10-01 발광 소자 KR20170039387A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150138443A KR20170039387A (ko) 2015-10-01 2015-10-01 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150138443A KR20170039387A (ko) 2015-10-01 2015-10-01 발광 소자

Publications (1)

Publication Number Publication Date
KR20170039387A true KR20170039387A (ko) 2017-04-11

Family

ID=58580847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150138443A KR20170039387A (ko) 2015-10-01 2015-10-01 발광 소자

Country Status (1)

Country Link
KR (1) KR20170039387A (ko)

Similar Documents

Publication Publication Date Title
TWI459580B (zh) 發光裝置及其製造方法
JP2019004161A (ja) 発光素子
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20190090485A (ko) 반도체 발광소자
CN102194847B (zh) 发光器件、发光器件封装、发光器件的制造方法及照明系统
US20110084306A1 (en) Semiconductor light emitting device
CN102347414A (zh) 发光器件
KR102212666B1 (ko) 발광소자
KR102413447B1 (ko) 발광소자
KR102465400B1 (ko) 발광 소자 및 이의 제조 방법
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
US10333029B2 (en) Light-emitting element
KR102441153B1 (ko) 발광 소자
KR102458090B1 (ko) 발광 소자
KR102489464B1 (ko) 발광 소자 및 이의 제조 방법
KR102385209B1 (ko) 반도체 소자
KR102451703B1 (ko) 발광소자
KR102531520B1 (ko) 발광 소자
KR20170039387A (ko) 발광 소자
KR102234117B1 (ko) 발광소자 및 조명시스템
KR102474301B1 (ko) 발광 소자
KR102462718B1 (ko) 반도체 소자
KR20170028546A (ko) 발광소자 및 이를 포함하는 디스플레이 장치
KR102343087B1 (ko) 반도체 소자 패키지
KR20170084919A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment