KR20170084919A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20170084919A
KR20170084919A KR1020160004346A KR20160004346A KR20170084919A KR 20170084919 A KR20170084919 A KR 20170084919A KR 1020160004346 A KR1020160004346 A KR 1020160004346A KR 20160004346 A KR20160004346 A KR 20160004346A KR 20170084919 A KR20170084919 A KR 20170084919A
Authority
KR
South Korea
Prior art keywords
layer
electrode
semiconductor layer
electrode pad
region
Prior art date
Application number
KR1020160004346A
Other languages
English (en)
Other versions
KR102501191B1 (ko
Inventor
이창형
김현구
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160004346A priority Critical patent/KR102501191B1/ko
Publication of KR20170084919A publication Critical patent/KR20170084919A/ko
Application granted granted Critical
Publication of KR102501191B1 publication Critical patent/KR102501191B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 전극 패드와 핑거의 분리를 방지하여 신뢰성이 향상된 발광 소자에 관한 것으로, 기판; 상기 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 제 2 반도체층과 상기 활성층이 제거되어 노출된 상기 제 1 반도체층과 전기적으로 접속되는 제 1 전극; 및 상기 제 2 반도체층과 전기적으로 접속되며, 전극 패드 및 핑거를 포함하는 제 2 전극을 포함하며, 상기 핑거는 상기 전극 패드에서 멀어질수록 폭이 점점 좁아지도록 상기 전극 패드에서 연장되는 제 1 영역과 상기 제 1 영역에서 연장되며 폭이 일정한 제 2 영역을 포함한다.

Description

발광 소자{light emitting device}
본 발명 실시 예는 신뢰성이 향상된 발광 소자에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류가 인가되면 광을 방출하는 발광 소자 중 하나이다. 발광 다이오드는 저전압으로 고효율의 광을 방출할 수 있어 에너지 절감 효과가 뛰어나다. 최근, 발광 다이오드의 휘도 문제가 크게 개선되어, 액정 표시 장치의 백라이트 유닛(Backlight Unit), 전광판, 표시기, 가전 제품 등과 같은 각종 기기에 적용되고 있다.
발광 다이오드는 기판 상에 구비된 N형 반도체층, 활성층, 및 P형 반도체층을 포함하는 발광 구조물을 포함하며, 발광 구조물과 접속되는 N형 전극과 P형 전극을 포함한다. 상기와 같은 발광 다이오드는 렌즈를 통해 광이 방출될 수 있다.
일반적으로, 발광 소자는 기판상에 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물이 배치되고, 제 1, 제 2 전극이 각각 제 1 반도체층 및 제 2 반도체층과 전기적으로 연결된다. 그리고, 제 1, 제 2 전극은 와이어를 이용하여 리드 프레임 등에 연결될 수 있다.
이 때, 반도체층으로 캐리어의 용이한 주입을 위해, 제 1, 제 2 전극은 전극 패드 및 전극 패드에서 연장된 핑거(finger)를 포함할 수 있다. 그런데, 일반적으로 핑거는 폭이 매우 좁아, 전극과 와이어를 본딩할 때, 전극 패드와 핑거가 분리될 수 있다.
도 1a 및 도 1b는 패드에서 핑거가 분리된 사진이다.
도 1a 및 도 1b와 같이, 전극에 와이어를 본딩할 때, 전극 패드에서 핑거가 연장되는 부분이 분리될 수 있다. 이에 따라, 전극 패드가 발광 구조물에서 분리되어 발광 소자의 불량이 발생하여 신뢰성이 저하될 수 있다.
본 발명 실시 예는 패드와 핑거의 분리를 방지하고 패드의 박리를 방지하여 신뢰성이 향상된 발광 소자를 제공한다.
실시 예의 발광 소자는 기판; 상기 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물; 상기 제 2 반도체층과 상기 활성층이 제거되어 노출된 상기 제 1 반도체층과 전기적으로 접속되는 제 1 전극; 및 상기 제 2 반도체층과 전기적으로 접속되며, 전극 패드 및 핑거를 포함하는 제 2 전극을 포함하며, 상기 핑거는 상기 전극 패드에서 멀어질수록 폭이 점점 좁아지도록 상기 전극 패드에서 연장되는 제 1 영역과 상기 제 1 영역에서 연장되며 폭이 일정한 제 2 영역을 포함한다.
본 발명의 발광 소자는 다음과 같은 효과가 있다.
첫째, 전극이 전극 패드 및 전극 패드에서 연장된 핑거를 포함하며, 핑거가 전극 패드에서 인접한 부분에서 점점 멀어질수록 좁아지는 폭을 갖는 영역을 포함하여 이루어져, 핑거와 전극 패드의 분리가 방지된다.
둘째, 제 2 전극이 전류 차단층 및 투명 전극층을 선택적으로 제거하여 제 2 반도체층을 노출시키는 홀을 통해 제 2 반도체층과 직접 접촉됨으로써, 제 2 반도체층과 제 2 전극의 접촉 특성이 향상된다. 따라서, 제 2 전극의 박리를 방지할 수 있다.
도 1a 및 도 1b는 패드에서 핑거가 분리된 사진이다.
도 2a는 본 발명 실시 예의 발광 소자의 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ'의 단면도이다.
도 2c는 도 2a의 Ⅱ-Ⅱ'의 단면도이다.
도 3a는 도 2b의 제 1 전극의 구조이다.
도 3b는 도 2b의 제 2 전극의 구조이다.
도 4는 일반적인 발광 소자의 전극 패드의 평면도와 본 발명의 발광 소자의 전극 패드를 비교한 도면이다.
도 5a 내지 도 5c는 본 발명 실시 예의 발광 소자의 제 2 전극과 제 2 반도체층의 접촉 영역을 도시한 도면이다.
도 6a 내지 도 6c는 본 발명의 다른 실시 예의 발광 소자의 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부된 도면을 참조하여 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 발광 소자를 상세히 설명하면 다음과 같다.
도 2a는 본 발명 실시 예의 발광 소자의 평면도이며, 도 2b는 도 2a의 Ⅰ-Ⅰ'의 단면도이며, 도 2c는 도 2a의 Ⅱ-Ⅱ'의 단면도이다. 그리고, 도 3a는 도 2b의 제 1 전극의 구조이며, 도 3b는 도 2b의 제 2 전극의 구조이다
도 2a, 도 2b 및 도 2c와 같이, 본 발명 실시 예의 발광 소자는 기판(100) 상에 배치되며, 제 1 반도체층(110a), 활성층(110b) 및 제 2 반도체층(110c)을 포함하는 발광 구조물(110), 제 2 반도체층(110c)과 활성층(110b)이 제거되어 노출된 제 1 반도체층(110a)과 전기적으로 접속되는 제 1 전극(120) 및 제 2 반도체층(110c)과 전기적으로 접속되며, 전극 패드(230a) 및 핑거(230b)를 포함하는 제 2 전극(130)을 포함하고, 핑거(230b)는 전극 패드(230a)에서 멀어질수록 폭이 점점 좁아지도록 전극 패드(230a)에서 연장되는 제 1 영역(a)과 제 1 영역(a)에서 연장되며 폭이 일정한 제 2 영역(b)을 포함한다.
구체적으로, 기판(100)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 등에서 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 도시하지는 않았으나, 기판(100)의 표면에는 요철 패턴(미도시)이 형성되어, 발광 구조물(110)에서 방출되는 광을 분산시켜 발광 특성을 향상시킬 수 있다. 요철 패턴(미도시)이 규칙적이거나 불규칙한 패턴일 수 있다.
도시하지는 않았으나, 기판(100)과 발광 구조물(110) 사이에는 버퍼층(미도시)이 더 형성될 수 있다. 버퍼층(미도시)은 기판(100)과 제 1 반도체층(110a)의 격자상수 차이 및 열 팽창 계수 차이를 감소시켜 발광 소자의 안정성을 증가시키기 위한 것이다. 버퍼층(미도시)은 도핑되지 않은 질화물 반도체를 성장시켜 형성될 수 있으며, 도핑되지 않은 질화물 반도체로 이루어진 버퍼층(미도시) 상에 제 1 반도체층(110a)을 성장시키면, 제 1 반도체층(110a)의 결정질을 향상시킬 수 있다. 이 때, 버퍼층(미도시)의 물질은 이에 한정하지 않는다.
제 1 반도체층(110a)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 1 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제 1 반도체층(110a)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, Si, Ge, Sn 등 과 같은 n형 도펀트가 도핑될 수 있다.
활성층(110b)은 제 1 반도체층(110a) 및 제 2 반도체층(110c)으로부터 제공되는 캐리어인 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다. 활성층(110b)은 반도체 화합물, 예를 들어, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(110b)이 양자우물구조인 경우에는 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1-a-bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제 2 반도체층(110c)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제 2 도전형 도펀트가 도핑될 수 있다. 예를 들어, 제 2 반도체층(110c)은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있으며, Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트가 도핑될 수 있다.
상기와 같은 발광 구조물(110)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나의 구조로 형성될 수 있는 것으로, 본 발명 실시 예의 발광 구조물(110)은 n형 반도체층과 p형 반도체층을 포함하는 다양한 구조일 수 있다. 그리고, 제 1 반도체층(110a) 및 제 2 반도체층(110c) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 발광 구조물(110)의 도핑 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제 2 반도체층(110c)과 활성층(110b)은 메사 식각(mesa etching) 공정에 의해 일부 영역이 제거되고, 제 2 반도체층(110c)과 활성층(110b)이 제거된 영역에서 제 1 반도체층(110a)이 노출될 수 있다. 그리고, 노출된 제 1 반도체층(110a) 상에 제 1 전극(120)이 배치될 수 있다.
제 1 전극(120)은 제 1 반도체층(110a) 상에서 제 1 반도체층(110a)과 전기적으로 접속된다. 이 때, 제 1 전극(120)은 단일층으로 이루어지거나, 도 3a와 같이 다층 구조로 이루어질 수 있다.
예를 들어, 제 1 전극(120)은 차례로 적층된 제 1 층(120a) 내지 제 4 층(120d)을 포함할 수 있다. 최하부층인 제 1 층(120a)은 제 1 반도체층(110a)과 접촉하는 것으로, 제 1 전극(120)과 제 1 반도체층(110a)의 오믹 접촉을 위해 Cr, Ti 등으로 이루어질 수 있다. 그리고, 제 2 층(120b)은 반사층일 수 있다. 제 2 층(120b)은 반사율이 높은 금속으로 이루어지거나, Al, Ag, Ru, Pd, Rh, Pt, Ir 또는, 상기 금속의 합금으로 형성될 수 있다.
제 3 층(120c)은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이의 합금으로 형성되어 반사층인 제 2 층(120b)의 물질이 확산되는 것을 방지하는 확산 방지층으로 기능할 수 있다. 제 3 층(120c)의 두께가 너무 얇은 경우 제 2 층(120b)의 물질의 확산을 방지할 수 없으며, 두께가 너무 두꺼운 경우에는 제 3 층(120c)과 제 2 층(120b) 및 제 4 층(120d) 사이의 응력에 의해 제 3 층(120c)이 박리될 수 있다. 따라서, 제 3 층(120c)은 250㎚ 내지 500㎚의 두께를 갖는 것이 바람직하다. 그리고, 제 4 층(120d)은 와이어와 접속되며, Au, Ag와 같은 금속으로 형성될 수 있다. 제 1 전극(120)의 구조는 이에 한정하지 않고 변경 가능하다.
제 2 전극(130)은 제 2 반도체층(110c) 상에 배치되어 제 2 반도체층(110c)과 전기적으로 접속될 수 있다. 이 때, 제 2 전극(130)과 제 2 반도체층(110c) 사이에는 투명 전극층(140)이 더 배치될 수 있다. 투명 전극층(140)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum Zinc Oxide), AGZO(Aluminum Gallium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), ATO(Antimony Tin Oxide), GZO(Gallium Zinc Oxide), IZON(IZO Nitride), ZnO, IrOx, RuOx 및 NiO 등과 같은 투명 전도성 산화물에서 선택될 수 있다.
제 2 전극(130)은 투명 전극층(140)을 사이에 두고 전류 차단층(Current Blocking Layer; CBL)(150)과 중첩될 수 있다. 전류 차단층(150)은 제 2 전극(130)과 중첩되는 영역의 제 2 반도체층(110c)으로만 캐리어가 전달되는 것을 방지하기 위한 것이다. 전류 차단층(150)에 의해 제 2 전극(130)으로부터 주입되는 캐리어가 제 2 반도체층(110c)으로 골고루 주입될 수 있다.
전류 차단층(150)은 제 2 반도체층(110c)과 쇼트키 접촉(schottky contact)을 형성할 수 있는 금속으로 이루어질 수 있다. 예를 들어, 전류 차단층(150)은 티타늄(Ti), 지르코늄(Zr), 크롬(Cr), 금(Au) 또는 텅스텐(W) 중 적어도 어느 하나로 형성하거나 적어도 하나를 포함한 합금으로 형성될 수 있다. 또한, 전류 차단층(150)은 SiOx, SiON, SixNy 등과 같은 유전체로 형성될 수 있으며, 이에 한정하지 않는다.
도면에서는 제 2 전극(130)이 단일층인 것을 도시하였으나, 도 3b와 같이, 제 2 전극(130) 역시 다층 구조로 이루어질 수 있다. 제 2 전극(130)은 제 1 층(130a) 내지 제 4 층(130d)이 차례로 적층된 구조일 수 있으며, 제 1 층(130a)이 투명 전극층(140)과 접촉될 수 있다.
다시 도 2a, 도 2b 및 도 2c를 참조하면, 제 2 전극(130)을 통해 주입되는 캐리어(carrier)인 정공(hole)은 제 1 전극(120)을 통해 주입되는 캐리어인 전자(electron)보다 이동 속도가 매우 느리다. 따라서, 제 2 전극(130)은 핑거(finger)(230b)를 더 포함할 수 있다. 핑거(230b)는 전극 패드(230a)로부터 연장된 구조일 수 있다.
그런데, 핑거(230b)의 폭이 너무 넓은 경우 광 투과율이 저하될 수 있다. 따라서, 일반적으로 핑거(230b)의 폭(w)은 전극 패드(230a)의 직경(r1)보다 매우 작다.
예를 들어, 전극 패드(230a)의 직경(r1)이 크거나, 핑거(230b)의 폭이 넓은 경우 제 1 전극(130)과 제 1 반도체층(110a)의 접촉 면적이 증가하여 구동 전압이 감소하나, 전극 패드(230a)의 직경(r1)이 너무 크거나, 핑거(230b)의 폭이 너무 넓은 경우에는 활성층(110b)에서 방출되는 광 중 불투명한 전극 패드(230) 및 핑거(230b)에서 흡수되는 광량이 증가하여 광 출력은 저하된다. 반대로, 전극 패드(230a)의 직경(r1)이 너무 작거나, 핑거(230b)의 폭이 너무 좁은 경우에는 구동 전압이 증가한다.
따라서, 전극 패드(230a)의 직경(r1)은 50㎛ 내지 150㎛일 수 있으며, 핑거(230b)의 폭(w)은 3㎛ 내지 7㎛일 수 있다. 이 때, 전극 패드(230a)의 직경(r1)과 핑거(230b)의 폭(w)은 이에 한정하지 않는다.
그런데, 핑거(230b)의 폭(w)이 좁아, 제 2 전극(130)에 와이어를 본딩할 때 전극 패드(230a)에서 핑거(230b)가 연장되는 부분이 분리될 수 있다. 그리고, 이에 따라, 전극 패드(230a)가 발광 구조물에서 박리(peeling)될 수 있다. 또한, 핑거(230b)로 캐리어가 전달되지 못하므로, 활성층(110b)의 전 영역에서 균일하게 광이 방출되기 어려워 발광 효율이 저하될 수 있다.
도 4는 일반적인 발광 소자의 전극 패드의 평면도와 본 발명의 발광 소자의 전극 패드를 비교한 도면이다.
도 4와 같이, 일반적인 발광 소자(a)의 제 2 전극(13)은 핑거(23b)의 폭이 일정하다. 즉, 핑거(23b)의 폭은 전극 패드(23a)와 인접한 영역이나 전극 패드(23a)와 상대적으로 거리가 먼 끝단이 모두 동일하다.
반면에, 본 발명 실시 예의 발광 소자(b)의 제 2 전극(130)은 전극 패드(230a)와 핑거(230b)가 연결되는 부분에서 핑거(230b)의 폭은 전극 패드(230a)에서 핑거(230b)의 끝단으로 갈수록 폭(w)이 점점 좁아지는 형태로 이루어진다. 구체적으로, 핑거(230b)는 전극 패드(230a)에서 멀어질수록 폭(w)이 점점 좁아지도록 전극 패드(230a)에서 연장되는 제 1 영역(a)과 제 1 영역(a)에서 연장되며 폭(w)이 일정한 제 2 영역(b)을 포함한다.
따라서, 본 발명 실시 예의 발광 소자는 핑거(230b)의 제 2 영역(b)에 의해 본 발명 발광 소자의 제 2 전극(130)은 제 2 전극(130)과 동일한 길이를 가지며 전극 패드(230a)의 직경이 동일한 일반적인 제 2 전극(도 4(a)의 13)에 비해 면적이 더 넓다. 구체적으로, 전극 패드(230a)와 핑거(230b)의 제 2 영역(b)을 포함하는 길이(L)의 제 2 전극(130)의 면적(X2)은 동일한 길이(L)의 제 2 전극(13)의 면적(X1)보다 넓다.
그런데, 제 2 전극(130)의 면적이 넓어질수록 불투명한 제 2 전극(130)에 의해 광 투과율이 저하된다. 따라서, 핑거(230b)는 상대적으로 폭이 좁은 제 2 영역(b)의 길이가 제 1 영역(a)의 길이보다 긴 것이 바람직하다.
또한, 본 발명 실시 예의 전극 패드(230a)와 핑거(230b)의 제 2 영역(b)의 면적(X2)은 하기 수학식 1을 만족시킬 수 있다. 이 경우, 제 2 전극(130)에 의한 광 손실은 최소화하며 동시에, 전극 패드(230a)와 핑거(230b)의 분리를 방지할 수 있다.
Figure pat00001
특히, 본 발명 실시 예의 발광 소자는 제 2 전극(130)이 투명 전극층(140)을 통해 제 2 반도체층(110c)과 전기적으로 접속된다. 그런데, 이 경우, 제 2 전극(130)과 투명 전극층(140)의 접촉 특성은 제 1 반도체층(110a)과 제 1 전극(120)의 접촉 특성에 비해 좋지 않다.
즉, 제 1 전극(120)의 제 1 층(120a)과 제 2 전극(130)의 제 1 층(130a)이 동일한 물질을 포함하더라도 제 1 층(120a, 130a)은 투명 전극층(140) 보다 GaN의 제 1 반도체층(110a)보다 접촉 특성이 우수하다.
따라서, 본 발명의 다른 실시 예의 발광 소자는 투명 전극층(140) 및 전류 차단층(150)을 부분적으로 제거하여 제 2 반도체층(110c)의 상부면을 노출시킨다. 그리고, 노출된 제 2 반도체층(110c) 상부면과 직접 접촉되도록 제 2 전극(130)이 배치되어, 제 2 전극(130)의 접촉 특성이 향상될 수 있다. 특히, 제 2 반도체층(110c)과 직접 접촉되는 영역은 전극 패드(230a)인 것이 바람직하며, 핑거(230b)는 전류 차단층(150) 및 투명 전극층(140)과 중첩될 수 있다.
도 5a 내지 도 5c는 본 발명 실시 예의 발광 소자의 제 2 전극과 제 2 반도체층의 접촉 영역을 도시한 도면이다.
도 5a 내지 도 5c와 같이, 전류 차단층(150) 및 투명 전극층(140)이 제 2 반도체층(110c)을 노출시키도록 일부 제거되어, 전류 차단층(150) 및 투명 전극층(140)은 제 2 반도체층(110c)을 노출시키는 홀(140a)을 포함할 수 있다. 그리고, 제 2 전극(130)은 노출된 제 2 반도체층(110c)과 직접 접촉될 수 있다. 도면에서는 홀(140a)의 상부면이 원형인 것을 도시하였다. 예를 들어, 도시된 바와 같이, 홀(140a)의 상부면이 원형인 경우, 전극 패드(230a) 역시 원형으로 형성될 수 있다.
따라서, 제 2 반도체층(110c)과 직접 접촉되는 영역은 제 2 전극(130)의 전극 패드(230a)인 것이 바람직하며, 핑거(230b)는 전류 차단층(150) 및 투명 전극층(140)과 중첩될 수 있다.
그리고, 투명 전극층(150)을 감싸도록 절연층(160)이 더 배치될 수 있다. 절연층(160)은 SiO2, MgO, SiN 등과 같은 절연 물질로 이루어질 수 있으며, 절연층(160)은 기판(100)의 상부면까지 연장될 수 있다.
전류 차단층(150)은 제 2 반도체층(110c)을 노출시키도록 일부가 제거되며, 전류 차단층(150) 상에 배치되는 투명 전극층(140) 역시 제 2 반도체층(110c)을 노출시키도록 일부가 제거될 수 있다. 그리고, 제 2 전극(130)의 전극 패드(230a)는 전류 차단층(150) 및 투명 전극층(140)에 의해 노출된 제 2 반도체층(110c)과 직접 접촉할 수 있다.
구체적으로, 도 5a 및 도 5b와 같이, 전극 패드(230a)의 가장자리는 홀(140a)을 감싸는 투명 전극층(140)의 상부면까지 연장되도록 배치될 수 있다.
특히, 제 2 반도체층(110c)을 노출시키도록 제거된 영역에서 전류 차단층(150)의 측면과 투명 전극층(140)의 가장자리는 도 5a와 같이 서로 상이할 수 있다. 이 경우, 투명 전극층(140)의 가장자리가 전류 차단층(150)의 가장자리를 완전히 덮도록 연장되므로, 홀(140a)의 내측면에서는 투명 전극층(140)만 노출된다.
전류 차단층(150)의 가장자리까지 연장된 투명 전극층(140)의 제 1 간격(d1)은 공정 마진을 고려하여 4㎛이상인 것이 바람직하다. 그리고, 홀(140a)을 감싸는 영역에서 투명 전극층(140)의 상부면과 전극 패드(230a)가 중첩되는 제 2 간격(d2)은 투명 전극층(140a) 및 제 2 전극(130)의 공정 마진을 고려하여 8㎛이상인 것이 바람직하다.
그리고, 홀(140a)의 직경(r2)은 제 2 반도체층(110c)과 전극 패드(230a)의 접착 면적을 고려하여 25㎛이상인 것이 바람직하다. 따라서, 홀(140a)의 직경(r2)은 하기와 같은 수학식 2를 만족시킬 수 있다. 이 때, r1은 제 2 전극(130)의 전극 패드(230a)의 직경이다.
Figure pat00002
그리고, 투명 전극층(140)의 상부면과 전극 패드(230a)가 중첩되는 제 2 간격(d2)은 하기 수학식 3을 만족시킨다.
Figure pat00003
예를 들어, 전극 패드(230a)의 직경(r1)이 70㎛인 경우, 홀의 직경(r2)은 46㎛일 수 있다.
그리고, 도 5b와 같이, 홀(150a)을 감싸는 영역에서 전류 차단층(150)의 측면과 투명 전극층(140)의 가장자리가 서로 일치할 수 있으며, 이 경우, 홀(140a)의 측면에서는 투명 전극층(140) 및 전류 차단층(150)이 모두 노출될 수 있다. 또한, 도 5c와 같이, 전극 패드(230a)의 가장자리는 홀(150a)을 감싸는 영역에서 투명 전극층(140)과 부분적으로 중첩될 수 있다. 이 때, 전극 패드(230a)의 가장자리와 투명 전극층(140)의 중첩 정도는 용이하게 변경 가능하다.
이하, 본 발명의 다른 실시 예의 발광 소자를 구체적으로 설명하면 다음과 같다.
도 6a 내지 도 6c는 본 발명의 다른 실시 예의 발광 소자의 평면도이다.
도 6a와 같이, 제 2 전극(130)은 두 개의 핑거(230b)를 포함할 수 있다. 이 때, 두 개의 핑거(230b)는 캐리어의 확산이 용이하도록 하나의 전극 패드(230a)에서 서로 마주하도록 대칭적으로 연장될 수 있다. 따라서, 두 개의 핑거(230b)는 발광 소자의 전면에서 균일한 거리를 유지할 수 있으며, 이에 따라 전류의 흐름이 균일할 수 있다.
그리고, 도 6b와 같이, 제 1 전극(120)도 전극 패드(220a) 및 전극 패드(220a)에서 연장된 핑거(220b)를 포함할 수 있다. 이 경우, 제 1 전극(120)의 핑거(220b) 역시 전극 패드(220a)에서 인접한 부분에서 점점 멀어질수록 폭이 좁아지는 제 1 영역(미도시)과 폭이 일정한 제 2 영역(미도시)을 포함하여 이루어질 수 있다.
또한, 도 6c와 같이, 핑거(230b)는 전극 패드(230a)에서 멀어질수록 폭이 점점 좁아지도록 전극 패드(230a)에서 연장되는 제 1 영역(a)과 제 1 영역(a)에서 연장되며 폭이 일정한 제 2 영역(b) 및 제 2 영역(b)에서 연장되며 제 2 영역(b)에서 멀어질수록 폭이 점점 좁아지는 제 3 영역(c)을 포함할 수 있다. 이 때, 제 3 영역(c)의 길이는 제 1 영역(a)의 길이보다 짧은 것이 바람직하다.
상기와 같은 본 발명의 발광 소자는 제 2 전극(130)이 전극 패드(230a) 및 전극 패드(230a) 에서 연장된 하나 이상의 핑거(230b)를 포함하며, 핑거(230b)가 전극 패드(230a)에서 인접한 부분에서 점점 멀어질수록 좁아지는 폭을 갖는 영역(a)을 포함하여 이루어져, 핑거(230b)와 전극 패드(230a)의 분리를 방지할 수 있다. 또한, 제 2 전극(130)이 전류 차단층(150) 및 투명 전극층(140)을 선택적으로 제거하여 제 2 반도체층(110c)을 노출시키는 홀(140a)을 통해 제 2 반도체층(110c)과 직접 접촉됨으로써, 제 2 반도체층(110c)과 제 2 전극(130)의 접촉 특성이 향상된다.
상기와 같은 본 발명 실시 예의 발광 소자는 표시 장치의 백라이트 유닛으로 기능할 수 있다. 이 때, 표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출한다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치된다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치된다.
그리고, 발광 소자는 램프, 헤드 램프, 또는 가로등 등과 같은 조명 장치에 적용될 수 있다.
이상에서 설명한 본 발명 실시 예는 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 실시 예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명 실시 예가 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 발광 구조물
110a: 제 1 반도체층 110b: 활성층
110c: 제 2 반도체층 120: 제 1 전극
120a, 130a: 제 1 층 120b, 130b: 제 2 층
120c, 130c: 제 3 층 120d, 130d: 제 4 층
130: 제 2 전극 140: 투명 전극층
140a: 홀 150: 전류 차단층
160: 절연층 220a, 230a: 전극 패드
220b, 230b: 핑거

Claims (14)

  1. 기판;
    상기 기판 상에 배치되며, 제 1 반도체층, 활성층 및 제 2 반도체층을 포함하는 발광 구조물;
    상기 제 2 반도체층과 상기 활성층이 제거되어 노출된 상기 제 1 반도체층과 전기적으로 접속되는 제 1 전극; 및
    상기 제 2 반도체층과 전기적으로 접속되며, 전극 패드 및 핑거를 포함하는 제 2 전극을 포함하며,
    상기 핑거는 상기 전극 패드에서 멀어질수록 폭이 점점 좁아지도록 상기 전극 패드에서 연장되는 제 1 영역과 상기 제 1 영역에서 연장되며 폭이 일정한 제 2 영역을 포함하는 발광 소자.
  2. 제 1 항에 있어서,
    상기 제 2 영역의 길이가 상기 제 1 영역의 길이보다 긴 발광 소자.
  3. 제 1 항에 있어서,
    상기 제 1 전극이 상기 전극 패드 및 핑거를 포함하는 구조인 발광 소자.
  4. 제 1 항에 있어서,
    두 개 이상의 상기 핑거가 하나의 상기 전극 패드에서 연장되는 발광 소자.
  5. 제 4 항에 있어서,
    두 개의 상기 핑거는 상기 하나의 전극 패드에서 서로 마주하도록 대칭적으로 연장되는 발광 소자.
  6. 제 1 항에 있어서,
    상기 제 2 전극과 상기 제 2 반도체층 사이에 차례로 적층된 전류 차단층 및 투명 전극층이 배치된 발광 소자.
  7. 제 6 항에 있어서,
    상기 전류 차단층 및 상기 투명 전극층이 상기 제 2 반도체층의 상부면을 노출시키도록 선택적으로 제거되어 형성된 홀을 통해 상기 전극 패드가 상기 제 2 반도체층과 직접 접촉되는 발광 소자.
  8. 제 7 항에 있어서,
    상기 홀의 최소 직경은 25㎛인 발광 소자.
  9. 제 7 항에 있어서,
    상기 전극 패드의 가장자리가 상기 홀을 감싸도록 상기 투명 전극층의 상부면과 완전히 중첩되거나, 상기 전극 패드의 가장자리가 상기 투명 전극층의 상부면과 일부 중첩되는 발광 소자.
  10. 제 9 항에 있어서,
    상기 전극 패드와 상기 투명 전극층의 상부면의 중첩 간격은 최소 8㎛인 발광 소자.
  11. 제 7 항에 있어서,
    상기 투명 전극층의 가장자리가 상기 전류 차단층의 가장자리를 완전히 감싸, 상기 홀의 내측면에서 상기 투명 전극층만 노출되는 발광 소자.
  12. 제 7 항에 있어서,
    상기 홀의 내측면에서 상기 전류 차단층 및 상기 투명 전극층이 노출되는 발광 소자.
  13. 제 1 항에 있어서,
    상기 핑거는 상기 제 2 영역에서 연장되며 상기 제 2 영역에서 멀어질수록 폭이 점점 좁아지는 제 3 영역을 포함하는 발광 소자.
  14. 제 13 항에 있어서,
    상기 제 3 영역의 길이는 상기 제 1 영역의 길이보다 짧은 발광 소자.
KR1020160004346A 2016-01-13 2016-01-13 발광 소자 KR102501191B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160004346A KR102501191B1 (ko) 2016-01-13 2016-01-13 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160004346A KR102501191B1 (ko) 2016-01-13 2016-01-13 발광 소자

Publications (2)

Publication Number Publication Date
KR20170084919A true KR20170084919A (ko) 2017-07-21
KR102501191B1 KR102501191B1 (ko) 2023-02-17

Family

ID=59462847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160004346A KR102501191B1 (ko) 2016-01-13 2016-01-13 발광 소자

Country Status (1)

Country Link
KR (1) KR102501191B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129247A (zh) * 2020-01-03 2020-05-08 厦门三安光电有限公司 一种半导体发光元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056422B1 (ko) * 2009-05-29 2011-08-12 한국산업기술대학교산학협력단 고효율 발광 다이오드
JP2011187670A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子
KR20120037636A (ko) * 2010-10-12 2012-04-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056422B1 (ko) * 2009-05-29 2011-08-12 한국산업기술대학교산학협력단 고효율 발광 다이오드
JP2011187670A (ja) * 2010-03-08 2011-09-22 Toshiba Corp 半導体発光素子
KR20120037636A (ko) * 2010-10-12 2012-04-20 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129247A (zh) * 2020-01-03 2020-05-08 厦门三安光电有限公司 一种半导体发光元件
CN111129247B (zh) * 2020-01-03 2022-04-12 厦门三安光电有限公司 一种半导体发光元件

Also Published As

Publication number Publication date
KR102501191B1 (ko) 2023-02-17

Similar Documents

Publication Publication Date Title
JP6712474B2 (ja) 発光素子及びこれを含む発光素子パッケージ
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
TWI479693B (zh) 發光裝置及其製造方法
KR101014071B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101154709B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR101034144B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR102413447B1 (ko) 발광소자
KR20140145742A (ko) 발광소자 및 조명시스템
KR102441153B1 (ko) 발광 소자
KR20120014972A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR102501191B1 (ko) 발광 소자
KR102455091B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102371326B1 (ko) 발광 소자
KR102458090B1 (ko) 발광 소자
KR101776302B1 (ko) 발광 소자 및 발광 소자 패키지
KR20110118333A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 및 조명 시스템
KR20120006257A (ko) 전극, 발광 소자, 발광 소자 패키지, 및 조명 시스템
KR20150061844A (ko) 발광소자 및 조명장치
KR20200034094A (ko) 발광소자 및 이를 구비한 광원 모듈
KR101648810B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지, 조명 시스템
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR102421964B1 (ko) 발광 소자
KR102153123B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant