CN114188448B - 一种led芯片及其制作方法 - Google Patents
一种led芯片及其制作方法 Download PDFInfo
- Publication number
- CN114188448B CN114188448B CN202010961831.0A CN202010961831A CN114188448B CN 114188448 B CN114188448 B CN 114188448B CN 202010961831 A CN202010961831 A CN 202010961831A CN 114188448 B CN114188448 B CN 114188448B
- Authority
- CN
- China
- Prior art keywords
- layer
- type semiconductor
- region
- led chip
- epitaxial structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000000149 penetrating effect Effects 0.000 claims abstract description 14
- 230000015556 catabolic process Effects 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 148
- 238000000034 method Methods 0.000 claims description 25
- 150000002484 inorganic compounds Chemical class 0.000 claims description 22
- 229910010272 inorganic material Inorganic materials 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000005684 electric field Effects 0.000 claims description 9
- 229910005793 GeO 2 Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 4
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 22
- 230000001788 irregular Effects 0.000 description 14
- 238000003892 spreading Methods 0.000 description 12
- 230000003068 static effect Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 230000005611 electricity Effects 0.000 description 10
- 229910002601 GaN Inorganic materials 0.000 description 9
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明提供了一种LED芯片及其制作方法，该LED芯片包括衬底、外延结构、截止层和透明导电层，其中，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构，所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，以使得所述透明导电层位于所述截止层上的部分与所述外延结构不接触，从而降低所述LED芯片承受瞬间大电压时，所述LED芯片被击穿的概率。
Description
技术领域
本发明涉及LED芯片制造技术领域，尤其涉及一种LED芯片及其制作方法。
背景技术
随着LED技术的发展，LED的应用越来越普遍，已逐渐成为照明、显示等领域必不可少的发光元件。具体的，LED芯片是LED的核心组件，用于在电压的控制下，通过电子和空穴的复合释放能量，将电能转换为光能。但是，现有LED芯片在承受瞬间大静电时，即LED内部的PN结在应用到电子产品的制造、组装筛选、测试、包装、储运及安装使用等环节时，会由于静电感应影响而产生感应电荷，若电荷得不到及时释放，将在两个电极上形成的较高电位差，当电荷能量达到LED的承受极限值，电荷将会在瞬间释放，使得LED被击穿的概率较高。
发明内容
有鉴于此，本发明实施例提供了一种LED芯片及其制作方法，降低LED芯片在承受瞬间大静电时，LED芯片被击穿的概率。
为实现上述目的，本发明提供如下技术方案：
一种LED芯片，包括：
衬底及依次设于衬底上的外延结构、截止层和透明导电层；所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构；所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，所述透明导电层位于所述截止层上的部分与所述外延结构不接触。
可选的，所述透明导电层的边缘部分位于所述截止层上，不直接与所述外延结构接触，避免电场集中在所述透明导电层边缘，而造成所述透明导电层边缘放电击穿所述LED芯片。
可选的，所述外延结构包括依次层叠的N型半导体层、有源层和P型半导体层，所述外延结构包括第一区域和第二区域，其中，所述第一区域为所述P型半导体层所在区域，所述第二区域裸露所述N型半导体层表面；所述截止层位于所述P型半导体层表面，覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
可选的，在所述P型半导体层所在的平面内，所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围为0.5μm～10μm，包括端点值。
可选的，所述截止层包括至少一层导电层，所述截止层仅位于所述P型半导体层表面。
可选的，所述导电层为金属层或无机化合物层。
可选的，所述金属层为Zr层或Ti层；所述无机化合物层为ZnO层。
可选的，所述截止层还裸露所述P型半导体层表面的第五区域，在所述P型半导体层所在的平面内，所述第五区域位于所述第三区域远离所述第四区域的一侧；
所述第五区域远离所述第三区域一侧边界到所述第五区域靠近所述第三区域一侧的边界之间的距离不小于0.2微米。
可选的，所述截止层包括第一截止层，所述第一截止层为绝缘层，所述截止层通过所述第一截止层与所述外延结构接触。
可选的，所述截止层还延伸至覆盖所述外延结构中连接所述第一区域和所述第二区域的侧面区域。
可选的，所述截止层还包括位于所述第一截止层背离所述外延结构一侧的第二截止层，所述第二截止层包括至少一层非绝缘层和/或至少一层绝缘层，其中，所述非绝缘层的禁带宽度小于4.0V。
可选的，所述绝缘层为MgF层、MgO层、BeO层、TiOx层、CrO2层、ZrO2层、HfO2层、Ni2O3层、SiO2层、Al2O3层、B2O3层、In2O3层、GeO2层、SnO2层或SiNx层。
可选的，所述非绝缘层为Ag层、Al层、Ti层、Pt层、Au层、Cu层或Mo层。
可选的，所述截止层的厚度不大于所述透明导电层的厚度。
一种LED芯片的制作方法，包括：
在衬底表面形成外延结构；
在所述外延结构背离所述衬底一侧形成截止层，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构；
在所述截止层背离所述外延结构一侧形成透明导电层，所述透明导电层位于所述通孔中露出的外延结构上和所述截止层上，所述透明导电层位于所述截止层上的部分与所述外延结构不接触。
可选的，所述外延结构包括依次层叠的N型半导体层、有源层和P型半导体层，所述外延结构包括第一区域和第二区域，其中，所述第一区域为所述P型半导体层所在区域，所述第二区域裸露所述N型半导体层表面；
在所述外延结构背离所述衬底一侧形成截止层，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构包括：
在所述P型半导体层表面形成截止结构；
对所述截止结构进行刻蚀，形成具有通孔的截止层，所述通孔贯穿所述截止层，使得所述截止层覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
可选的，所述透明导电层的边缘部分位于所述截止层上，不直接与所述外延结构接触，避免电场集中在所述透明导电层边缘，而造成所述透明导电层边缘放电击穿所述LED芯片。
本发明实施例所提供的LED芯片中包括：衬底、外延结构、截止层和透明导电层，其中，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构，所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，以使得所述透明导电层位于所述截止层上的部分与所述外延结构不接触，从而降低所述LED芯片承受瞬间大电压时，所述LED芯片被击穿的概率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中LED芯片的结构示意图；
图2为本发明一个实施例所提供的LED芯片的结构示意图；
图3为图2所提供的LED芯片中，在衬底第一表面形成外延结构和截止层后的俯视图，其中，图2为图3所示LED芯片沿A-A1线的剖视图；
图4为本发明另一个实施例所提供的LED芯片的结构示意图；
图5为图4所提供的LED芯片中，在衬底第一表面形成外延结构和截止层后的俯视图，其中，图4为图5所示LED芯片沿B-B1线的剖视图；
图6为本发明再一个实施例所提供的LED芯片的结构示意图；
图7为本发明又一个实施例所提供的LED芯片的结构示意图；
图8为本发明另一个实施例所提供的LED芯片的结构示意图；
图9为本发明一个实施例所提供的LED芯片的制作方法的流程图；
图10-图13为本发明一个实施例所提供的LED芯片的制作方法中部分工艺步骤完成后的结构示意图；
图14为本发明一个实施例提供的LED芯片中，在衬底第一表面形成外延结构和截止层后的俯视图，图13为图14所示LED芯片沿A-A1线的剖视图；
图15-图23为本发明一个实施例所提供的LED芯片的制作方法中部分工艺步骤完成后的结构示意图；
图24为本发明另一个实施例提供的LED芯片中，在衬底第一表面形成外延结构和截止层后的俯视图，图23为图24所示LED芯片沿B-B1线的剖视图；
图25-图34为本发明一个实施例所提供的LED芯片的制作方法中部分工艺步骤完成后的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，LED芯片在承受瞬间大静电时，被击穿的概率较高。
如图1所示，现有LED芯片由下到上包括：衬底1；外延结构2，外延结构2包括N型氮化镓层11、有源层12、P型氮化镓层13；位于所述P型氮化镓层13表面的透明导电层3；位于透明导电层3表面的电流扩展层4，其中，所述电流扩展层4仅位于所述透明导电层3的部分表面；位于所述透明导电层3背离所述衬底1一侧的绝缘层7，其中，所述绝缘层具有第一通孔和第二通孔；位于所述电流扩展层4表面且与所述电流扩展层4电连接的P电极5，所述P电极位于所述第一通孔内；位于所述N型氮化镓层11表面且与所述N型氮化镓层11电连接的N电极6，所述N电极位于第二通孔内。
发明人研究发现，在LED芯片的生产过程中，由于LED芯片中的透明导电层的材料特性，当透明导电层经过蚀刻液刻蚀后，透明导电层的蚀刻边缘容易呈现不规则的形貌，在LED芯片承受瞬间大电压时，其透明导电层的不规则边缘会成为LED芯片的薄弱处，使得LED芯片在承受瞬间大电压时产生的电场极易集中在所述透明导电层边缘不规则区域的尖端处，进行尖端放电，使得LED芯片被击穿，导致LED芯片被击穿的概率较高。
有鉴于此，本发明提供了一种LED芯片及其制作方法。下面结合附图对本发明实施例所提供的LED芯片及其制作方法进行描述。
如图2和图3所示，其中，图2为LED芯片的剖视图，图3为当LED芯片只包括衬底、外延结构以及截止层时，该LED芯片的俯视图，本发明实施例提供的LED芯片包括：衬底10及依次设于衬底10上的外延结构20、截止层30和透明导电层40；所述截止层30具有贯穿所述截止层30的通孔，以露出部分所述外延结构20；所述透明导电层40设于所述通孔中露出的外延结构20上和所述截止层30上，所述透明导电层40位于所述截止层30上的部分与所述外延结构20不接触。即在本发明实施例中，所述LED芯片由下到上包括：衬底10；位于所述衬底10表面的外延结构20；位于所述外延结构20背离所述衬底10一侧的截止层30，所述截止层30具有贯穿所述截止层30的通孔，以露出部分所述外延结构20；位于所述截止层30背离所述外延结构20一侧的透明导电层40，所述透明导电层40位于所述通孔中露出的外延结构20上和所述截止层30上，所述透明导电层40位于所述截止层30上的部分与所述外延结构20不接触，从而降低所述LED芯片承受瞬间大电压时，所述LED芯片被击穿的概率。
在上述实施例的基础上，在本发明一个实施例中，所述P型半导体层为P型氮化镓层，所述N型半导体层为N型氮化镓层，但本发明对此并不做限定，具体视情况而定。
可选的，在上述实例的基础上，在本发明的一个实施例中，所述透明导电层的边缘部分位于所述截止层上，不直接与所述外延结构接触，避免电场集中在所述透明导电层边缘，而造成所述透明导电层边缘放电击穿所述LED芯片。
需要说明的是，在上述实施例的基础上，在本发明一个实施例中，所述截止层具有提升ESD(Electro-Static discharge，称为静电阻抗器)性能的作用，即所述截止层具有释放静电的作用，以减小该LED芯片承受的静电电压，可选的，在本发明的一个实施例中，所述截止层可以将LED芯片的ESD性能提升约10％。
在上述任一实施例的基础上，在本发明的一个实施例中，所述外延结构包括依次层叠的N型半导体层、有源层和P型半导体层，所述外延结构包括第一区域和第二区域，其中，所述第一区域为所述P型半导体层所在区域，所述第二区域裸露所述N型半导体层表面；所述截止层位于所述P型半导体层表面，覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
具体的，在本发明实施例中，继续如图2和图3所示，所述LED芯片包括：
衬底10；
位于所述衬底10表面的外延结构20，所述外延结构20包括依次层叠的N型半导体层21、有源层22和P型半导体层23，所述外延结构20包括第一区域和第二区域，其中，所述第一区域为所述P型半导体层23所在区域，所述第二区域裸露所述N型半导体层21表面，所述第二区域用于后续形成N电极；
位于所述P型半导体层23表面的截止层30，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构20，所述截止层30覆盖所述P型半导体层23表面的第三区域，所述截止层的通孔裸露所述P型半导体层23表面的第四区域，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内；
位于所述P型半导体层23背离所述衬底一侧的透明导电层40，所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，所述透明导电层的边缘位于所述截止层上的部分与所述外延结构不接触。
在本发明的另一个实施例中，如图4和图5所示，其中，图4为本发明中所述LED芯片的另一种结构形式，图5为当该LED芯片只包括衬底、外延结构以及截止层时，该LED芯片的俯视图，与上一实施例不同的是，在上述实施例中，所述第一区域包围所述第二区域，在本发明实施例中，所述第二区域位于所述LED芯片的最右端，所述第一区域半包围所述第二区域，但本发明对此并不做限定，具体视情况而定。
在本发明实施例中，所述截止层位于所述透明导电层的边缘区域与所述外延结构之间，从而使得所述透明导电层的边缘部分不直接与所述外延结构接触，这样即使所述透明导电层经过刻蚀后边缘呈现不规则的形貌，所述透明导电层的不规则边缘也不会成为LED芯片的薄弱处，避免该LED芯片在承受瞬间大静电时，其电场集中在所述透明导电层边缘不规则区域的尖端处，造成尖端放电，使得LED芯片被击穿的现象。
在上述实施例的基础上，在本发明一个实施例中，在所述P型半导体层所在的平面内，所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围为0.5μm-10μm，包括端点值，以使得所述透明导电层位于所述截止层表面的部分的宽度的取值范围为0.5μm-10μm，包括端点值，从而使得LED芯片在承受瞬间大静电时，所述透明导电层的具有较高的抗静电能力，以降低LED芯片在被击穿的概率。但本发明对此并不做限定，在本发明其他实施例中，所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围还可以为其他数值，如所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围为2μm-10μm，包括端点值，具体视情况而定。
继续参考图2，在上述实施例的基础上，在本发明一个实施例中，所述截止层30包括至少一层导电层，所述截止层30仅位于所述P型半导体层23表面，以避免所述截止层30延伸至所述外延结构20的侧面，导致所述外延结构20的P型半导体层和N型半导体层短路。其中，所述导电层可以为金属层，也可以为无机化合物层。
需要说明的是，当所述截止层包括至少两层导电层时，这至少两层导电层中各导电层可以全为金属层，也可以全为无机化合物层，还可以为包括至少一层金属层和至少一层无机化合物层，本发明对此并不做限定，具体视情况而定。
下面以所述截止层仅由金属层构成或仅由无机化合物层构成为例进行描述。
在上述实施例的基础上，在本发明一个实施例中，所述截止层仅包括金属层，可选的，所述金属层为Zr层或Ti层，但本发明对此并不做限定，在本发明其他实施例中，所述金属层还可以为其他的金属材料层，具体视情况而定。
需要说明的是，在上述实施例中，当所述截止层仅包括金属层时，利用蒸镀、剥离工艺形成所述截止层，以使得所述截止层具有规则的形貌，具体的，所述截止层的形成方法包括：先在所述P型半导体层表面形成第一光刻胶层，再对所述第一光刻胶层进行曝光、显影，形成暴露所述第三区域的第一光刻胶图形，接着在所述第一光刻胶图形背离所述P型半导体层一侧蒸镀截止结构，最后采用剥离工艺，去除所述截止结构位于所述第一光刻胶图形表面的部分，仅保留所述截止结构位于所述P型半导体层表面的部分，在所述第三区域形成具有规则形貌的截止层，以避免所述透明导电层的不规则边缘与所述外延结构直接接触而成为LED芯片的薄弱处，导致LED芯片被击穿。
在上述实施例的基础上，在本发明一个实施例中，所述截止层仅包括无机化合物层，可选的，所述无机化合物层为ZnO层，但本发明对此并不做限定，在本发明其他实施例中，所述无机化合物层还可以为其他的材料层，具体视情况而定。
需要说明的是，由于在利用刻蚀液刻蚀无机化合物层时不会形成不规则的形貌，因此，在上述实施例中，当所述截止层仅包括无机化合物层时，利用沉积、刻蚀工艺形成所述截止层，以使得所述截止层具有规则的形貌。具体的，所述截止层的形成方法包括：先在所述P型半导体层表面沉积截止结构，再在所述截止结构表面形成第二光刻胶层，对所述第二光刻胶层进行曝光、显影，形成包括所述第三区域的第二光刻胶图形，最后采用刻蚀工艺，以所述第二光刻胶图形为掩模，对所述截止结构进行刻蚀，以在所述第三区域形成具有规则形貌的截止层，而所述截止层位于所述透明导电层的边缘区域与所述外延结构之间，以避免所述透明导电层的不规则边缘与所述外延结构直接接触而成为LED芯片的薄弱处，导致LED芯片被击穿，但本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明一个实施例中，继续参考图2，如果所述截止层为导电层，所述截止层30还裸露所述P型半导体层23表面的第五区域24，在所述P型半导体层所在的平面内，所述第五区域24位于所述第三区域远离所述第四区域的一侧；所述第五区域远离所述第三区域一侧边界到所述第五区域靠近所述第三区域一侧的边界之间的距离不小于0.2微米，以避免所述透明导电层通过所述截止层与N型半导体层或后续形成的N电极电连接，进而降低所述LED芯片短路的风险。
在本发明另一个实施例中，所述截止层包括绝缘层，如图6所示，所述截止层30包括第一截止层，所述第一截止层为绝缘层，所述截止层通过所述第一截止层与所述外延结构接触，具体的，在本实施例中，所述截止层30还延伸至覆盖所述外延结构20中连接所述第一区域和所述第二区域的侧面区域，以使得所述截止层对连接所述外延结构中所述第一区域和所述第二区域的侧面区域进行绝缘保护。
在上述实施例的基础上，在本发明一个实施例中，所述绝缘层为MgF层、MgO层、BeO层、TiOx层、CrO2层、ZrO2层、HfO2层、Ni2O3层、SiO2层、Al2O3层、B2O3层、In2O3层、GeO2层、SnO2层或SiNx层，但本发明对此并不做限定，在本发明其他实施例中，所述绝缘层还可以为其他绝缘材料层，具体视情况而定。
在上述实施例的基础上，在本发明一个实施例中，所述截止层还包括位于所述第一截止层背离所述外延结构一侧的第二截止层，所述第二截止层包括至少一层非绝缘层和/或至少一层绝缘层，其中，所述非绝缘层的禁带宽度小于4.0V，以使得在室温的情况下，所述非绝缘层可以将电子从价带激发到导带，但本发明对此并不做限定，在本发明一个可选的实施例中，所述非绝缘层的禁带宽度为0，具体视情况而定。
在上述实施例的基础上，在本发明一个实施例中，所述非绝缘层的材料为高反射材料，可选的，所述非绝缘层为Ag层、Al层、Ti层、Pt层、Au层、Cu层或Mo层，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明一个实施例中，所述截止层的厚度不大于所述透明导电层的厚度，避免所述截止层的厚度过大导致所述透明导电层位于所述截止层侧面的部分出现断裂。
需要说明的是，在上述实施例的基础上，在本发明一个实施例中，所述LED芯片可以为倒装LED芯片，在本发明另一个实施例中，所述LED芯片还可以为正装LED芯片，但本发明对此并不做限定，具体视情况而。
具体的，继续参考图2，在上述实施例的基础上，在本发明一个实施例中，当所述LED为倒装LED芯片时，所述LED芯片还包括：
位于所述透明导电层40背离所述外延结构20一侧的电流扩展层50，所述电流扩展层50仅覆盖所述透明导电层40的部分表面；
位于所述透明导电层40背离所述外延结构20一侧的绝缘层80，所述绝缘层80具有第三通孔和第四通孔，所述第三通孔暴露所述电流扩展层50部分表面，所述第四通孔暴露所述N型半导体层21部分表面；
位于所述第三通孔内的P电极60，所述P电极60通过所述第三通孔电连接所述电流扩展层50；
位于所述第四通孔内的N电极70，所述N电极70通过所述第四通孔电连接所述N型半导体层21。
在本发明另一个实施例中，当所述LED为正装LED芯片时，如图7所示，所述LED芯片还包括：
位于所述透明导电层40中的第七通孔，所述第七通孔暴露所述P型半导体层23部分表面；
位于透明导电层40背离所述P型半导体层23一侧且覆盖所述第七通孔的P电极60，所述P电极60通过所述第七通孔电连接所述P型半导体层23；
位于所述第二区域且与所述N型半导体层21裸露区域电连接的N电极70。
需要说明的是，在本发明实施例中，所述P电极与所述P型半导体层之间的电接触性能较差，因此，在本发明实施例中，所述P电极部分区域通过所述第七通孔直接与所述P型半导体层直接接触，部分区域直接与所述透明导电层直接接触，可以降低所述P电极中流出的电流在纵向的扩展性能，提高所述P电极中流出的电流在所述透明导电层中的横向扩展性能。
具体的，在上述实施例的基础上，在本发明另一个实施例中，当所述LED为正装LED芯片时，如图8所示，所述LED芯片还包括：
位于所述透明导电层40与所述P型半导体层23之间的电流阻挡层90，所述电流阻挡层90位于后续形成P电极的正下方，以降低所述P电极中流出的电流在纵向的扩展性能，提高所述P电极中流出的电流在所述透明导电层中的横向扩展性能；
位于所述透明导电层40背离所述电流扩展层50一侧的P电极60；
位于所述第二区域且与所述N型半导体层21裸露区域电连接的N电极70。
可选的，在上述任一实施例中，所述P电极和所述N电极的材料为Au，但本发明对此并不做限定，在本发明其他实施例中，所述P电极和所述N电极的材料还可以为Sn，只需所述P电极和所述N电极能保证所述LED芯片的电性能即可，具体视情况而定。
继续参考图7或图8，在上述实施例的基础上，在本发明一个实施例中，当所述LED为正装LED芯片时，所述LED芯片还包括：
位于所述透明导电层40背离所述外延结构20一侧的绝缘层80，所述绝缘层80完全覆盖所述外延结构20、所述透明导电层40以及所述截止层30，所述绝缘层80具有第五通孔和第六通孔，所述第五通孔暴露所述P电极60部分表面，所述第六通孔暴露所述N电极70部分表面；
通过所述第五通孔与所述P电极电连接的P电极焊盘；
通过所述第六通孔与所述N电极电连接的N电极焊盘。
综上所述，本发明实施例所提供的LED芯片中，包括衬底、外延结构、截止层和透明导电层，其中，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构，所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，以使得所述透明导电层位于所述截止层上的部分与所述外延结构不接触，从而降低所述LED芯片承受瞬间大电压时，所述LED芯片被击穿的概率。
相应的，本发明实施例还提供了一种LED芯片的制作方法，用于制作上述任一实施例所提供的LED芯片，但本发明对所述LED芯片的制作工艺并不做限定，具体视情况而定。
具体的，如图9所示，本发明实施例所提供的LED芯片的制作方法包括：
S10：如图10所示，在衬底10表面形成外延结构20，所述外延结构20包括层叠的N型半导体层21、有源层22和P型半导体层23，所述外延结构20包括第一区域和第二区域，其中，所述第一区域为所述P型半导体23所在区域，所述第二区域裸露所述N型半导体层21表面，所述第二区域用于后续形成N电极。
具体的，在上述实施例的基础上，在本发明一个实施例中，在衬底10表面形成外延结构20包括：
如图11所示，在所述衬底10的表面形成N型半导体层21，在所述N型半导体层21背离所述衬底10的一侧形成有源层22，在所述有源层22背离所述N型半导体层21的一侧形成P型半导体层23；
如图12所示，对所述P型半导体层23、所述有源层22和所述N型半导体层21的两侧边缘区域进行刻蚀，暴露所述衬底边缘两侧的表面；
继续参考图10，对所述P型半导体层23和所述有源层22的第二区域进行刻蚀，曝露所述N型半导体层21，其中，所述第二区域用于后续形成N电极。
需要说明的是，在本发明实施例中，所述第二区域的刻蚀深度可以为所述P型半导体层与所述有源层的厚度之和，也可以大于所述P型半导体层与所述有源层的厚度之和，且小于所述P型半导体层、所述有源层和所述N型半导体层的厚度之和，本发明对此并不做限定，只要曝露所述N型半导体层位于所述第二区域的部分即可。
在上述实施例的基础上，在本发明一个实施例中，所述P型半导体层为P型氮化镓层，所述N型半导体层为N型氮化镓层，但本发明对此并不做限定，具体视情况而定。
S20：如图13和图14所示，图14为当LED芯片只包括衬底、外延结构以及截止层时，该LED芯片的俯视图，在所述外延结构20背离所述衬底10一侧形成截止层30，所述截止层30具有贯穿所述截止层30的通孔，以露出部分所述外延结构20。
在上述实施例的基础上，在本发明一个实施例中，所述截止层位于所述外延结构表面，露出部分所述P型半导体层，具体的，所述截止层覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
具体的，在上述实施例的基础上，在本发明一个实施例中，在所述外延结构背离所述衬底一侧形成截止层，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构包括：
在所述P型半导体层表面形成截止结构；
对所述截止结构进行刻蚀，形成具有通孔的截止层，所述通孔贯穿所述截止层，以露出部分所述外延结构，使得所述截止层覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
在上述实施例的基础上，在本发明一个实施例中，在所述P型半导体层所在的平面内，所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围为0.5μm-10μm，包括端点值，以使得所述透明导电层位于所述截止层表面的部分的距离的取值范围为0.5μm-10μm，包括端点值，从而使得LED芯片在承受瞬间大静电时，所述透明导电层的具有较高的抗静电能力，以降低LED芯片在被击穿的概率。但本发明对此并不做限定，在本发明其他实施例中，所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围还可以为其他数值，如所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围为2μm-10μm，包括端点值，具体视情况而定。
需要说明的是，在上述实施例的基础上，在本发明一个实施例中，所述截止层具有提升ESD(Electro-Static discharge，称为静电阻抗器)性能的作用，即所述截止层具有释放静电的作用，以减小该LED芯片承受的静电电压，可选的，在本发明的一个实施例中，所述截止层可以将LED芯片的ESD性能提升约10％。
在上述实施例的基础上，在本发明一个实施例中，所述截止层30包括至少一层导电层，所述截止层30仅位于所述P型半导体层23表面，以避免所述截止层30延伸至所述外延结构20的侧面，导致所述外延结构20的P型半导体层和N型半导体层短路。其中，所述导电层可以为金属层，也可以为无机化合物层。
需要说明的是，当所述截止层包括至少两层导电层时，这至少两层导电层中各导电层可以全为金属层，也可以全为无机化合物层，还可以为包括至少一层金属层和至少一层无机化合物层，本发明对此并不做限定，具体视情况而定。
下面以所述截止层仅由金属层构成或仅由无机化合物层构成为例进行描述。
在上述实施例的基础上，在本发明一个实施例中，所述截止层仅包括金属层，可选的，所述金属层为Zr层或Ti层，但本发明对此并不做限定，在本发明其他实施例中，所述金属层还可以为其他的金属材料层，具体视情况而定。
具体的，在上述实施例的基础上，在本发明一个实施例中，当所述截止层仅包括金属层时，在所述P型半导体层表面形成截止层，所述截止层覆盖所述P型半导体层表面的第三区域包括：
如图15所示，在所述P型半导体层23背离所述衬底10一侧表面涂抹一层光刻胶，形成第一光刻胶层31，所述第一光刻胶层31覆盖整个外延结构表面；
如图16所示，对所述第一光刻胶层31进行曝光、显影，形成第一光刻胶图形32；
如图17所示，在所述第一光刻胶图形32背离所述P型半导体层23一侧蒸镀截止结构33；
如图18所示，采用剥离工艺，去除所述第一光刻胶图形32和位于所述第一光刻胶图形32表面上的截止结构33，形成截止层30。
需要说明的是，在上述实施例中，当所述截止层仅包括金属层时，利用蒸镀、剥离工艺形成所述截止层，可以使所述截止层具有规则的形貌，而所述截止层位于后续形成的所述透明导电层的边缘区域与所述外延结构之间，以避免所述透明导电层的不规则边缘与所述外延结构直接接触而成为LED芯片的薄弱处，导致LED芯片被击穿，本发明对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本发明一个实施例中，所述截止层仅包括无机化合物层，可选的，所述无机化合物层为ZnO层，但本发明对此并不做限定，在本发明其他实施例中，所述无机化合物层还可以为其他的材料层，具体视情况而定。
具体的，在上述实施例的基础上，在本发明一个实施例中，当所述截止层仅包括无机化合物层时，在所述P型半导体层表面形成截止层，所述截止层覆盖所述P型半导体层表面的第三区域包括：
如图19所示，在所述P型半导体层23表面形成截止结构33，所述截止结构33覆盖整个外延结构的表面；
如图20所示，在所述截止结构33表面涂抹一层光刻胶，形成第二光刻胶层34；
如图21所示，对所述第二光刻胶层34进行曝光、显影，形成第二光刻胶图形35；
如图22所示，采用刻蚀工艺，以所述第二光刻胶图形35为掩膜，对所述截止结构33进行刻蚀，形成截止层30，再去除所述第二光刻胶图形。
需要说明的是，在上述实施例中，当所述截止层仅包括无机化合物层时，利用沉积、刻蚀工艺形成所述截止层，以使所述截止层具有规则的形貌，而所述截止层位于后续形成的所述透明导电层的边缘区域与所述外延结构之间，以避免所述透明导电层的不规则边缘与所述外延结构直接接触而成为LED芯片的薄弱处，导致LED芯片被击穿，本发明对此并不做限定，具体视情况而定。
在本发明的另一个实施例中，如图23和图24所示，其中，图23为本发明中所述LED芯片的另一种结构形式，图24为当该LED芯片只包括衬底、外延结构以及截止层时，该LED芯片的俯视图，与上一实施例不同的是，在上述实施例中，所述第一区域包围所述第二区域，在本发明实施例中，所述第二区域位于所述LED芯片的最右端，所述第一区域半包围所述第二区域，由于其形成工艺与上一实施例基本相同，本发明对此不再赘述。
在上述实施例的基础上，在本发明一个实施例中，如图25所示，如果所述截止层为导电层，所述截止层30还裸露所述P型半导体层23表面的第五区域24，在所述P型半导体层所在的平面内，所述第五区域24位于所述第三区域远离所述第四区域的一侧；所述第五区域远离所述第三区域一侧边界到所述第五区域靠近所述第三区域一侧的边界之间的距离不小于0.2微米，以避免后续形成的所述透明导电层通过所述截止层与后续形成的N电极电连接，进而降低所述LED芯片短路的风险。
如图26所示，在本发明另一个实施例中，所述截止层30包括第一截止层，所述第一截止层为绝缘层，所述截止层通过所述第一截止层与所述外延结构接触，具体的，在本实施例中，所述截止层30还延伸至覆盖所述外延结构20中连接所述第一区域和所述第二区域的侧面区域，以使得所述截止层对连接所述外延结构中所述第一区域和所述第二区域的侧面区域进行绝缘保护。
具体的，在上述实施例的基础上，在本发明一个实施例中，当所述截止层包括第一绝缘层时，在所述P型半导体层表面形成截止层，所述截止层30还延伸至覆盖所述外延结构20中连接第一区域和所述第二区域的侧面区域包括：
如图27所示，在所述P型半导体层23表面形成截止结构33，所述截止结构33覆盖整个外延结构的表面；
如图28所示，在所述截止结构33表面涂抹一层光刻胶，形成第三光刻胶层36；
如图29所示，对所述第三光刻胶层36进行曝光、显影，形成第三光刻胶图形37；
如图30所示，采用刻蚀工艺，以所述第三光刻胶图形37为掩膜，对所述截止结构33进行刻蚀，形成截止层30，再去除所述第三光刻胶图形。
在上述实施例的基础上，在本发明一个实施例中，所述截止层还包括位于所述第一截止层背离所述外延结构一侧的第二截止层，所述第二截止层包括至少一层非绝缘层和/或至少一层绝缘层，其中，所述非绝缘层的禁带宽度小于4.0V，以使得在室温的情况下，所述非绝缘层可以将电子从价带激发到导带，但本发明对此并不做限定，在本发明一个可选的实施例中，所述非绝缘层的禁带宽度为0，具体视情况而定。
在上述实施例的基础上，在本发明一个实施例中，所述非绝缘层的材料为高反射材料，可选的，所述非绝缘层为Ag层、Al层、Ti层、Pt层、Au层、Cu层或Mo层，但本发明对此并不做限定，具体视情况而定。
在上述任一实施例的基础上，在本发明一个实施例中，当所述截止层包括绝缘层时，所述绝缘层为MgF层、MgO层、BeO层、TiOx层、CrO2层、ZrO2层、HfO2层、Ni2O3层、SiO2层、Al2O3层、B2O3层、In2O3层、GeO2层、SnO2层或SiNx层，但本发明对此并不做限定，在本发明其他实施例中，所述绝缘层还可以为其他绝缘材料层，具体视情况而定。
S30：如图31所示，在所述截止层30背离所述外延结构20一侧形成透明导电层40，所述透明导电层40位于所述通孔中露出的外延结构20上和所述截止层30上，所述透明导电层40位于所述截止层30上的部分与所述外延结构20不接触，从而降低所述LED芯片承受瞬间大电压时，所述LED芯片被击穿的概率。
可选的，在上述实例的基础上，在本发明的一个实施例中，所述透明导电层的边缘部分位于所述截止层上，不直接与所述外延结构接触，避免电场集中在所述透明导电层边缘，而造成所述透明导电层边缘放电击穿所述LED芯片。
需要说明的是，在上述实施例中，在所述透明导电层的边缘区域与所述外延结构之间形成截止层，可以使得所述透明导电层的边缘部分不直接与所述外延结构接触，这样即使所述透明导电层经过刻蚀后边缘呈现不规则的形貌，所述透明导电层的不规则边缘也不会成为LED芯片的薄弱处，避免该LED芯片在承受瞬间大静电时，其电场集中在所述透明导电层边缘不规则区域的尖端处，造成尖端放电，使得LED芯片被击穿的现象。
在上述任一实施例的基础上，在本发明一个实施例中，所述截止层的厚度不大于所述透明导电层的厚度，避免所述截止层厚度太大导致所述透明导电层位于所述截止层侧面的部分出现断裂。
需要说明的是，在上述实施例的基础上，在本发明一个实施例中，所述LED芯片可以为倒装LED芯片，在本发明另一个实施例中，所述LED芯片还可以为正装LED芯片，但本发明对此并不做限定，具体视情况而。
具体的，在上述实施例的基础上，在本发明一个实施例中，当所述LED为倒装LED芯片时，如图32所示，所述制作方法还包括：
在所述透明导电层40背离所述外延结构20一侧形成电流扩展层50，所述电流扩展层50仅覆盖所述透明导电层40的部分表面；
在所述透明导电层40背离所述外延结构20一侧形成绝缘层80，所述绝缘层80具有第三通孔和第四通孔，所述第三通孔暴露所述电流扩展层50部分表面，所述第四通孔暴露所述N型半导体层21部分表面；
在所述第三通孔内形成P电极60，所述P电极60通过所述第三通孔电连接所述电流扩展层50；
在所述第四通孔内形成N电极70，所述N电极70通过所述第四通孔电连接所述N型半导体层21。
具体的，在上述实施例的基础上，在本发明另一个实施例中，当所述LED为正装LED芯片时，如图33所示，所述制作方法还包括：
在所述透明导电层40中形成第七通孔，所述第七通孔暴露所述P型半导体层23部分表面；
在透明导电层40背离所述P型半导体23一侧形成覆盖所述第七通孔的P电极60，所述P电极60通过所述第七通孔电连接所述P型半导体层23；
在所述第二区域形成与所述N型半导体层21裸露区域电连接的N电极70。
需要说明的是，在本发明实施例中，所述P电极与所述P型半导体层之间的电接触性能较差，因此，在本发明实施例中，所述P电极部分区域通过所述第七通孔直接与所述P型半导体层直接接触，部分区域直接与所述透明导电层直接接触，可以降低所述P电极中流出的电流在纵向的扩展性能，提高所述P电极中流出的电流在所述透明导电层中的横向扩展性能。
具体的，在上述实施例的基础上，在本发明另一个实施例中，当所述LED为正装LED芯片时，如图34所示，所述制作方法还包括：
在所述透明导电层40与所述P型半导体层23之间形成电流阻挡层90，所述电流阻挡层90位于后续形成P电极的正下方；
在所述透明导电层40背离所述电流扩展层50一侧形成P电极60；
在所述第二区域形成与所述N型半导体层21裸露区域电连接的N电极70。
可选的，在上述任一实施例中，所述P电极和所述N电极的材料为Au，但本发明对此并不做限定，在本发明其他实施例中，所述P电极和所述N电极的材料还可以为Sn，只需所述P电极和所述N电极能保证所述LED芯片的电性能即可，具体视情况而定。
在上述实施例的基础上，在本发明一个实施例中，继续参考图33或图34，当所述LED为正装LED芯片时，所述制作方法还包括：
在所述透明导电层40背离所述外延结构20一侧形成绝缘层80，所述绝缘层80完全覆盖所述外延结构20、所述透明导电层40以及所述截止层30，所述绝缘层80具有第五通孔和第六通孔，所述第五通孔暴露所述P电极60部分表面，所述第六通孔暴露所述N电极70部分表面；
通过所述第五通孔与所述P电极60电连接的P电极焊盘；
通过所述第六通孔与所述N电极70电连接的N电极焊盘。
综上所述，本发明实施例所提供的LED芯片的制作方法中，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构，所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，以使得所述透明导电层位于所述截止层上的部分与所述外延结构不接触，从而降低所述LED芯片承受瞬间大电压时，所述LED芯片被击穿的概率。
本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (16)
1.一种LED芯片，其特征在于，包括：
衬底及依次设于衬底上的外延结构、截止层和透明导电层；所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构；所述透明导电层设于所述通孔中露出的外延结构上和所述截止层上，所述透明导电层位于所述截止层上的部分与所述外延结构不接触；
所述外延结构包括依次层叠的N型半导体层、有源层和P型半导体层，所述外延结构包括第一区域和第二区域，其中，所述第一区域为所述P型半导体层所在区域，所述第二区域裸露所述N型半导体层表面；所述截止层位于所述P型半导体层表面，覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域；
当所述截止层包括导电层时，所述截止层还裸露所述P型半导体层表面的第五区域，在所述P型半导体层所在的平面内，所述第五区域位于所述第三区域远离所述第四区域的一侧；所述第五区域远离所述第三区域一侧边界到所述第五区域靠近所述第三区域一侧的边界之间的距离不小于0.2微米。
2.根据权利要求1所述的LED芯片，其特征在于，所述透明导电层的边缘部分位于所述截止层上，不直接与所述外延结构接触，避免电场集中在所述透明导电层边缘，而造成所述透明导电层边缘放电击穿所述LED芯片。
3.根据权利要求1或2所述的LED芯片，其特征在于，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
4.根据权利要求3的LED芯片，其特征在于，在所述P型半导体层所在的平面内，所述截止层覆盖所述P型半导体层第三区域的部分远离所述通孔一侧的边界到所述截止层覆盖所述P型半导体层第三区域的部分靠近所述通孔一侧边界之间的距离的取值范围为0.5μm～10μm，包括端点值。
5.根据权利要求3所述的LED芯片，其特征在于，所述截止层包括至少一层导电层，所述截止层仅位于所述P型半导体层表面。
6.根据权利要求5所述的LED芯片，其特征在于，所述导电层为金属层或无机化合物层。
7.根据权利要求6所述的LED芯片，其特征在于，所述金属层为Zr层或Ti层；所述无机化合物层为ZnO层。
8.根据权利要求3所述的LED芯片，其特征在于，所述截止层包括第一截止层，所述第一截止层为绝缘层，所述截止层通过所述第一截止层与所述外延结构接触。
9.根据权利要求8所述的LED芯片，其特征在于，所述截止层还延伸至覆盖所述外延结构中连接所述第一区域和所述第二区域的侧面区域。
10.根据权利要求8所述的LED芯片，其特征在于，所述截止层还包括位于所述第一截止层背离所述外延结构一侧的第二截止层，所述第二截止层包括至少一层非绝缘层和/或至少一层绝缘层，其中，所述非绝缘层的禁带宽度小于4.0V。
11.根据权利要求8或10所述的LED芯片，其特征在于，所述绝缘层为MgF层、MgO层、BeO层、TiOx层、CrO2层、ZrO2层、HfO2层、Ni2O3层、SiO2层、Al2O3层、B2O3层、In2O3层、GeO2层、SnO2层或SiNx层。
12.根据权利要求10所述的LED芯片，其特征在于，所述非绝缘层为Ag层、Al层、Ti层、Pt层、Au层、Cu层或Mo层。
13.根据权利要求1所述的LED芯片，其特征在于，所述截止层的厚度不大于所述透明导电层的厚度。
14.一种LED芯片的制作方法，其特征在于，包括：
在衬底表面形成外延结构；
在所述外延结构背离所述衬底一侧形成截止层，所述截止层具有贯穿所述截止层的通孔，以露出部分所述外延结构；
在所述截止层背离所述外延结构一侧形成透明导电层，所述透明导电层位于所述通孔中露出的外延结构上和所述截止层上，所述透明导电层位于所述截止层上的部分与所述外延结构不接触；
所述外延结构包括依次层叠的N型半导体层、有源层和P型半导体层，所述外延结构包括第一区域和第二区域，其中，所述第一区域为所述P型半导体层所在区域，所述第二区域裸露所述N型半导体层表面；所述截止层位于所述P型半导体层表面，覆盖所述P型半导体层表面的第三区域，所述截止层的通孔裸露所述P型半导体层表面的第四区域；
当所述截止层包括导电层时，所述截止层还裸露所述P型半导体层表面的第五区域，在所述P型半导体层所在的平面内，所述第五区域位于所述第三区域远离所述第四区域的一侧；所述第五区域远离所述第三区域一侧边界到所述第五区域靠近所述第三区域一侧的边界之间的距离不小于0.2微米。
15.根据权利要求14所述的制作方法，其特征在于，在所述P型半导体层所在的平面内，所述第四区域位于所述第三区域围成的闭合区域内。
16.根据权利要求14所述的制作方法，其特征在于，所述透明导电层的边缘部分位于所述截止层上，不直接与所述外延结构接触，避免电场集中在所述透明导电层边缘，而造成所述透明导电层边缘放电击穿所述LED芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010961831.0A CN114188448B (zh) | 2020-09-14 | 2020-09-14 | 一种led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010961831.0A CN114188448B (zh) | 2020-09-14 | 2020-09-14 | 一种led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114188448A CN114188448A (zh) | 2022-03-15 |
| CN114188448B true CN114188448B (zh) | 2024-05-28 |
Family
ID=80538998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010961831.0A Active CN114188448B (zh) | 2020-09-14 | 2020-09-14 | 一种led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114188448B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090058852A (ko) * | 2007-12-05 | 2009-06-10 | 우리엘에스티 주식회사 | 화합물 반도체를 이용한 발광소자 |
| KR20120053189A (ko) * | 2010-11-17 | 2012-05-25 | 엘지이노텍 주식회사 | 발광 소자 |
| KR20130119616A (ko) * | 2012-04-24 | 2013-11-01 | 엘지이노텍 주식회사 | 발광 소자 |
| CN106711302A (zh) * | 2015-11-18 | 2017-05-24 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管芯片及其制作方法 |
| CN108899404A (zh) * | 2018-07-05 | 2018-11-27 | 扬州乾照光电有限公司 | 一种发光二极管及其制备方法 |
| CN111653654A (zh) * | 2020-04-29 | 2020-09-11 | 厦门士兰明镓化合物半导体有限公司 | 倒装发光二极管芯片及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI591849B (zh) * | 2015-11-27 | 2017-07-11 | 隆達電子股份有限公司 | 半導體發光結構及其半導體封裝結構 |
| TWI778010B (zh) * | 2017-01-26 | 2022-09-21 | 晶元光電股份有限公司 | 發光元件 |
-
2020
- 2020-09-14 CN CN202010961831.0A patent/CN114188448B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090058852A (ko) * | 2007-12-05 | 2009-06-10 | 우리엘에스티 주식회사 | 화합물 반도체를 이용한 발광소자 |
| KR20120053189A (ko) * | 2010-11-17 | 2012-05-25 | 엘지이노텍 주식회사 | 발광 소자 |
| KR20130119616A (ko) * | 2012-04-24 | 2013-11-01 | 엘지이노텍 주식회사 | 발광 소자 |
| CN106711302A (zh) * | 2015-11-18 | 2017-05-24 | 上海博恩世通光电股份有限公司 | 一种倒装发光二极管芯片及其制作方法 |
| CN108899404A (zh) * | 2018-07-05 | 2018-11-27 | 扬州乾照光电有限公司 | 一种发光二极管及其制备方法 |
| CN111653654A (zh) * | 2020-04-29 | 2020-09-11 | 厦门士兰明镓化合物半导体有限公司 | 倒装发光二极管芯片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114188448A (zh) | 2022-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2024016213A (ja) | 半導体発光素子の製造方法 | |
| CN109216515B (zh) | 一种倒装led芯片及其制作方法 | |
| KR101237538B1 (ko) | 발광 디바이스 | |
| JP2017520925A (ja) | 発光素子 | |
| EP2210285A2 (en) | Light emitting device package and method for fabricating the same | |
| CN105531834A (zh) | 具有esd保护的led芯片 | |
| KR101490174B1 (ko) | 다중 접합 구조를 가지는 발광 다이오드 및 이의 형성방법 | |
| KR100946758B1 (ko) | 발광 다이오드 소자와 그 제조 방법 | |
| US9054288B2 (en) | Light emitting diode with high light extraction efficiency and method for manufacturing the same | |
| KR102091842B1 (ko) | 발광 다이오드 및 그것을 제조하는 방법 | |
| US11239392B2 (en) | Optoelectronic semiconductor chip, high-voltage semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| CN108110099B (zh) | 一种led芯片及其制作方法 | |
| CN114188448B (zh) | 一种led芯片及其制作方法 | |
| JP6248604B2 (ja) | 半導体発光素子及びその電極形成方法 | |
| KR101910556B1 (ko) | 질화갈륨 기판을 갖는 발광 다이오드 | |
| US20200111733A1 (en) | Chip part and manufacturing method thereof | |
| JP2021077749A (ja) | チップ部品およびその製造方法 | |
| TWI539625B (zh) | 半導體發光元件及其製造方法 | |
| CN104393138B (zh) | 一种具有电极出光的发光二极管 | |
| CN105990483A (zh) | 半导体发光元件 | |
| CN113363359A (zh) | 一种倒装发光二极管 | |
| US10573683B2 (en) | Light-emitting diode chip | |
| CN204257688U (zh) | 一种具有电极出光的发光二极管 | |
| CN219937069U (zh) | 一种抗静电的垂直结构led芯片 | |
| TWI704687B (zh) | 發光二極體 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |