CN109216515B - 一种倒装led芯片及其制作方法 - Google Patents
一种倒装led芯片及其制作方法 Download PDFInfo
- Publication number
- CN109216515B CN109216515B CN201810831587.9A CN201810831587A CN109216515B CN 109216515 B CN109216515 B CN 109216515B CN 201810831587 A CN201810831587 A CN 201810831587A CN 109216515 B CN109216515 B CN 109216515B
- Authority
- CN
- China
- Prior art keywords
- type
- layer
- semiconductor layer
- thimble
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 107
- 238000002161 passivation Methods 0.000 claims abstract description 55
- 238000003466 welding Methods 0.000 claims abstract description 48
- 239000007769 metal material Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 22
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 25
- 239000002184 metal Substances 0.000 abstract description 25
- 238000000034 method Methods 0.000 abstract description 21
- 230000008569 process Effects 0.000 abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 36
- 238000010586 diagram Methods 0.000 description 20
- 239000007772 electrode material Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 229910002601 GaN Inorganic materials 0.000 description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0091—Processes for devices with an active region comprising only IV-VI compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
- H01L33/60—Reflective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种倒装LED芯片及其制作方法，属于半导体技术领域。所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电薄膜、反光层、P型电极、N型电极、钝化层、P型焊盘、N型焊盘和防顶针层；P型焊盘设置在P型电极和P型电极所在区域周围的钝化层上，N型焊盘设置在N型电极和N型电极所在区域周围的钝化层上；防顶针层设置在P型焊盘和N型焊盘之间的钝化层上；防顶针层采用金属材料形成，防顶针层间隔设置在P型焊盘和N型焊盘之间。本发明通过采用金属材料形成防顶针层，金属材料具有良好的延展性，防顶针层可以有效释放金属顶针的作用力，对芯片工艺层形成很好的保护，有效避免金属顶针破坏芯片工艺层。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种倒装LED芯片及其制作方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种可以把电能转化成光能的半导体二极管。作为一种新型发光器件，LED的技术发展迅速、应用领域广泛、产业带动性强、节能潜力大，符合低碳与生态经济要求和当代新兴产业的发展趋势。与传统的电气照明方式相比，LED照明具有节能、环保、长寿和高效等优点，被各国公认为最有发展前景的高效照明产业。
芯片是LED的核心组件，分为正装结构、倒装结构和垂直结构三种。与传统的正装芯片相比，倒装芯片具有高电流、高可靠性和使用简便的特点，目前已得到大规模应用。倒装芯片在封装过程中，需要使用金属顶针作用在芯片正面的中心区域，以将芯片顶起进行固晶。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
芯片正面设置的是芯片工艺层(包括透明导电薄膜、反光层、电极和钝化层等芯片工艺中在制作焊盘之前形成的所有结构)，金属顶针作用在芯片正面，很容易造成芯片工艺层破裂，对芯片的后续使用造成隐患。为了避免金属顶针对芯片工艺层的破坏，通常会在金属顶针的作用区域采用二氧化硅、氮化硅等绝缘材料设置厚度在0.5μm以上的防顶针层。由于绝缘材料的延展性较差，无法有效释放金属顶针的作用力，因此金属顶针作用在芯片正面可能还是会造成芯片工艺层的破裂。
发明内容
本发明实施例提供了一种倒装LED芯片及其制作方法，能够解决现有技术无法有效保护芯片工艺层免受金属顶针损伤的问题。所述技术方案如下：
一方面，本发明实施例提供了一种倒装LED芯片，所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电薄膜、反光层、P型电极、N型电极、钝化层、P型焊盘、N型焊盘和防顶针层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽；所述透明导电薄膜和所述反光层依次铺设在所述P型半导体层上，所述透明导电薄膜和所述反光层中设有延伸到所述P型半导体层的通孔；所述P型电极设置在所述反光层上并通过所述通孔延伸到所述P型半导体层上，所述N型电极设置在所述凹槽内的N型半导体层上；所述钝化层设置在所述反光层除所述P型电极所在区域之外的区域上、以及所述N型半导体层上除所述N型电极所在区域之外的区域上；所述P型焊盘设置在所述P型电极和所述P型电极所在区域周围的钝化层上，所述N型焊盘设置在所述N型电极和所述N型电极所在区域周围的钝化层上；所述防顶针层设置在所述P型焊盘和所述N型焊盘之间的钝化层上；
所述防顶针层采用金属材料形成，所述防顶针层间隔设置在所述P型焊盘和所述N型焊盘之间。
可选地，所述防顶针层的厚度为0.5μm～2μm。
可选地，所述防顶针层采用的金属材料与形成所述P型焊盘和所述N型焊盘的材料相同。
优选地，所述防顶针层采用的金属材料包括Cr和Ti中的至少一种。
可选地，所述倒装LED芯片还包括绝缘层、P型焊接层和N型焊接层，所述绝缘层设置在所述防顶针层和所述钝化层除所述P型焊盘、所述N型焊盘和所述防顶针层所在区域之外的区域上，所述P型焊接层设置在所述P型焊盘上，所述N型焊接层设置在所述N型焊盘上。
优选地，所述绝缘层的厚度为0.15μm～0.45μm。
优选地，所述绝缘层的材料包括SiO2和SiN中的至少一种。
优选地，所述绝缘层的边缘与所述P型焊接层的边缘之间的距离为0.5μm～3μm，所述绝缘层的边缘与所述N型焊接层的边缘之间的距离为0.5μm～3μm。
另一方面，本发明实施例提供了一种倒装LED芯片的制作方法，所述制作方法包括：
在衬底上依次生长N型半导体层、有源层、P型半导体层；
在所述P型半导体层上开设从所述P型半导体层延伸至所述N型半导体层的凹槽；
在所述P型半导体层上依次形成透明导电薄膜和反光层，所述透明导电薄膜和所述反光层中设有延伸到所述P型半导体层的通孔；
在所述凹槽内的N型半导体层上设置N型电极，在所述反光层上设置P型电极，所述P型电极通过所述通孔延伸到所述P型半导体层上；
在所述反光层除所述P型电极所在区域之外的区域上、以及所述N型半导体层上除所述N型电极所在区域之外的区域上形成钝化层；
在所述P型电极和所述P型电极所在区域周围的钝化层上设置P型焊盘，在所述N型电极和所述N型电极所在区域周围的钝化层上设置N型焊盘，并在所述P型焊盘和所述N型焊盘之间的钝化层上设置防顶针层；所述防顶针层采用金属材料形成，所述防顶针层间隔设置在所述P型焊盘和所述N型焊盘之间。
可选地，所述制作方法还包括：
在所述防顶针层和所述钝化层除所述P型焊盘、所述N型焊盘和所述防顶针层所在区域之外的区域上形成绝缘层；
在所述P型焊盘上设置P型焊接层，在所述N型焊盘上设置N型焊接层。
本发明实施例提供的技术方案带来的有益效果是：
通过采用金属材料形成防顶针层，金属材料具有良好的延展性，因此防顶针层可以有效释放金属顶针的作用力，对芯片工艺层形成很好的保护，有效避免金属顶针对芯片工艺层的破坏。而且防顶针层间隔设置在P型焊盘和N型焊盘之间，不会造成芯片漏电等不良影响。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种倒装LED芯片的结构示意图；
图2是本发明实施例提供的图1所示的倒装LED芯片的俯视图；
图3是本发明实施例提供的另一种倒装LED芯片的结构示意图；
图4是本发明实施例提供的图3所示的倒装LED芯片的俯视图；
图5是本发明实施例提供的P型焊接层和N型焊接层一种设置方式的结构示意图；
图6是本发明实施例提供的图5所示的P型焊接层和N型焊接层的俯视图；
图7是本发明实施例提供的P型焊接层和N型焊接层另一种设置方式的结构示意图；
图8是本发明实施例提供的图7所示的P型焊接层和N型焊接层的俯视图；
图9是本发明实施例提供的一种倒装LED芯片的制作方法的流程图；
图10是本发明实施例提供的制作方法在执行步骤201之后形成的倒装LED芯片的结构示意图；
图11是本发明实施例提供的图10所示的倒装LED芯片的俯视图；
图12是本发明实施例提供的制作方法在执行步骤202之后形成的倒装LED芯片的结构示意图；
图13是本发明实施例提供的图12所示的倒装LED芯片的俯视图；
图14是本发明实施例提供的制作方法在执行步骤203之后形成的倒装LED芯片的结构示意图；
图15是本发明实施例提供的图14所示的倒装LED芯片的俯视图；
图16是本发明实施例提供的制作方法在执行步骤204之后形成的倒装LED芯片的结构示意图；
图17是本发明实施例提供的图16所示的倒装LED芯片的俯视图；
图18是本发明实施例提供的制作方法在执行步骤205之后形成的倒装LED芯片的结构示意图；
图19是本发明实施例提供的图18所示的倒装LED芯片的俯视图；
图20是本发明实施例提供的制作方法在执行步骤206之后形成的倒装LED芯片的结构示意图；
图21是本发明实施例提供的图20所示的倒装LED芯片的俯视图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种倒装LED芯片，图1为本发明实施例提供的一种倒装LED芯片的结构示意图，参见图1，该倒装LED芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、透明导电薄膜30、反光层40、P型电极51、N型电极52、钝化层60、P型焊盘53、N型焊盘54和防顶针层70。N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上，P型半导体层23上设有延伸至N型半导体层21的凹槽100。透明导电薄膜30和反光层40依次铺设在P型半导体层23上，透明导电薄膜30和反光层40中设有延伸到P型半导体层23的通孔200。P型电极51设置在反光层40上并通过通孔200延伸到P型半导体层23上，N型电极52设置在凹槽100内的N型半导体层21上。钝化层60设置在反光层40除P型电极51所在区域之外的区域上、以及N型半导体层21上除N型电极52所在区域之外的区域上。P型焊盘53设置在P型电极51和P型电极51所在区域周围的钝化层60上，N型焊盘54设置在N型电极52和N型电极52所在区域周围的钝化层60上，防顶针层70设置在P型焊盘53和N型焊盘54之间的钝化层60上。
在本实施例中，防顶针层70采用金属材料形成。图2为本发明实施例提供的图1所示的倒装LED芯片的俯视图，参见图1和图2，防顶针层70间隔设置在P型焊盘53和N型焊盘54之间。
本发明实施例通过采用金属材料形成防顶针层，金属材料具有良好的延展性，因此防顶针层可以有效释放金属顶针的作用力，对芯片工艺层形成很好的保护，有效避免金属顶针对芯片工艺层的破坏。而且防顶针层间隔设置在P型焊盘和N型焊盘之间，不会造成芯片漏电等不良影响。另外，金属材料的导热性也很好，采用金属材料形成的防顶针层，可以将局部区域的热量及时散发出去，避免局部区域温度过高，提高芯片的可靠性。制作简单，便于生产使用。
可选地，防顶针层70的厚度可以为0.5μm～2μm。一方面保证防顶针层具有一定的厚度，可以有效释放金属顶针的作用力；另一方面尽可能减小防顶针层的厚度，以配合芯片整体的结构。
优选地，防顶针层70的厚度可以与P型焊盘53的厚度相同。防顶针层和P型焊盘设置在同一表面上，两者厚度相同，最终达到的高度一致，可以方便芯片制作和封装。
可选地，防顶针层70采用的金属材料可以与形成P型焊盘53和N型焊盘54的材料相同。防顶针层、P型焊盘、N型焊盘采用相同的材料，三者可以同时制作，可以简化芯片的制作流程。
优选地，防顶针层70采用的金属材料可以包括Cr和Ti中的至少一种。Cr和Ti都属于粘附力较强的金属，防顶针层采用的金属材料包括Cr和Ti中的至少一种，可以加强防顶针层设置的牢固性，避免防顶针层从芯片上脱落。
图3为本发明实施例提供的另一种倒装LED芯片的结构示意图，图4为本发明实施例提供的图3所示的倒装LED芯片的俯视图。参见图3和图4，可选地，该倒装LED芯片还可以包括绝缘层80、P型焊接层55和N型焊接层56。绝缘层80设置在防顶针层70和钝化层60除P型焊盘53、N型焊盘54和防顶针层70所在区域之外的区域上，P型焊接层55设置在P型焊盘53上，N型焊接层56设置在N型焊盘54上。
在防顶针层的上面和侧面铺设绝缘层，可以加强防顶针层设置在芯片上的牢固性，有效避免防顶针层脱落。而且防顶针层和P型焊盘、N型焊盘之间设置有绝缘层，可以有效避免防顶针层将P型焊盘和N型焊盘连通而导致电源短路。此时中间区域被顶起，对阻止锡膏焊接时产生的连锡现象也有一定的消除作用。同时相应增设P型焊接层和N型焊接层，以便将电流注入芯片中。
优选地，绝缘层80的厚度可以为0.15μm～0.45μm。绝缘层的厚度在保证将防顶针层与P型焊盘、N型焊盘绝缘的情况下，尽可能减薄，以便影响防顶针层释放金属顶针的作用力，进而造成芯片破裂。
优选地，绝缘层80的材料可以包括SiO2和SiN中的至少一种。SiO2和SiN的绝缘性好，价格低廉，有利于控制芯片的实现成本。
在实际应用中，为了确保将防顶针层与P型焊盘、N型焊盘绝缘，绝缘层通常会延伸到P型焊盘和N型焊盘的上表面的边缘。
图5为本发明实施例提供的P型焊接层和N型焊接层一种设置方式的结构示意图，图6为本发明实施例提供的图5所示的P型焊接层和N型焊接层的俯视图。参见图5和图6，在本实施例的一种实现方式中，P型焊接层55设置在P型焊盘53的中部，N型焊接层56设置在N型焊盘54的中部。此时P型焊接层55和P型焊盘53上的绝缘层80间隔设置，N型焊接层56和N型焊盘54上的绝缘层80间隔设置。一方面绝缘层与N型焊接层、P型焊接层位于同一高度，可以采用一道光刻工艺完成，实现成本低，还可以方便芯片封装；另一方面绝缘层在受到金属顶针的作用力时有一定的延展空间，可以释放部分金属顶针的作用力，避免造成芯片破裂。
可选地，绝缘层80的边缘与P型焊接层55的边缘之间的距离可以为0.5μm～3μm，绝缘层80的边缘与N型焊接层56的边缘之间的距离可以为0.5μm～3μm。为绝缘层在金属顶针的作用下进行延展预留空间，同时将预留的空间大小限定在一定的范围内，方便芯片封装。
图7为本发明实施例提供的P型焊接层和N型焊接层另一种设置方式的结构示意图，图8为本发明实施例提供的图7所示的P型焊接层和N型焊接层的俯视图。参见图7和图8，在本实施例的另一种实现方式中，P型焊接层55设置在P型焊盘53除绝缘层80所在区域之外的区域上、以及P型焊盘53上的绝缘层80上，N型焊接层56设置在N型焊盘54除绝缘层80所在区域之外的区域上、以及N型焊盘54上的绝缘层80上。此时P型焊盘和N型焊盘被完全包裹在内部，可以得到很好的保护，提高LED芯片的可靠性。
具体地，衬底10的材料可以采用蓝宝石，优选为图形化蓝宝石衬底(英文：Patterned Sapphire S，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。透明导电薄膜30的材料可以采用氧化铟锡(英文：Indiumtin oxide，简称：ITO)。反光层40可以为银、铝等金属材料形成的金属反射层，也可以为分布式布拉格反射层(英文：Distributed Bragg Reflection，简称：DBR)。P型电极51、N型电极52、P型焊盘53、N型焊盘54、P型焊接层55和N型焊接层56的材料均可以采用金(Au)、铝(Al)、铜(Cu)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。钝化层60的材料可以包括SiO2和SiN中的至少一种
本发明实施例提供了一种倒装LED芯片的制作方法，适用于制作图1～图4任一所示的倒装LED芯片。图9为本发明实施例提供的一种倒装LED芯片的制作方法的流程图，参见图9，该制作方法包括：
步骤201：在衬底上依次生长N型半导体层、有源层、P型半导体层。
图10为本发明实施例提供的制作方法在执行步骤201之后形成的倒装LED芯片的结构示意图，图11为本发明实施例提供的图10所示的倒装LED芯片的俯视图。其中，10表示衬底，21表示N型半导体层，22表示有源层，23表示P型半导体层。参见图10和图11，N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上。
具体地，该步骤201可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、多量子阱层和P型半导体层。
步骤202：在P型半导体层上开设从P型半导体层延伸至N型半导体层的凹槽。
图12为本发明实施例提供的制作方法在执行步骤202之后形成的倒装LED芯片的结构示意图，图13为本发明实施例提供的图12所示的倒装LED芯片的俯视图。其中，100表示凹槽。参见图12和图13，凹槽100从P型半导体层23延伸至N型半导体层21。
具体地，该步骤202可以包括：
采用光刻技术在P型半导体层上形成第一图形的光刻胶；
在第一图形的光刻胶的保护下，干法刻蚀P型半导体层和反光层，形成从P型半导体层延伸到N型半导体层的凹槽；
去除第一图形的光刻胶。
在光刻技术具体实现时，首先铺设一层光刻胶；然后通过一定图形的掩膜版对光刻胶进行曝光；再将曝光后的光刻胶浸泡在显影液中，部分光刻胶溶解在显影液中，留下的光刻胶呈现所需的图形。
步骤203：在P型半导体层上依次形成透明导电薄膜和反光层，透明导电薄膜和反光层中设有延伸到P型半导体层的通孔。
图14为本发明实施例提供的制作方法在执行步骤203之后形成的倒装LED芯片的结构示意图，图15为本发明实施例提供的图14所示的倒装LED芯片的俯视图。其中，30表示透明导电薄膜，40表示反光层，200表示通孔。参见图14和图15，透明导电薄膜30和反光层40依次铺设在P型半导体层23上，透明导电薄膜30和反光层40中设有通孔200，通孔200从透明导电薄膜30延伸到P型半导体层23。
在本实施例的一种实现方式中，当反光层为金属反光层时，该步骤203可以包括：
采用物理气相沉积(英文：Physical Vapor Deposition，简称：PVD)技术在P型半导体层和凹槽内的N型半导体层上铺设透明导电材料；
在透明导电材料上形成第二图形的光刻胶；
在第二图形的光刻胶的保护下，干法刻蚀N型半导体上的透明导电材料，P型半导体层上的透明导电材料形成透明导电薄膜，透明导电薄膜中设有延伸到P型半导体层的通孔；
去除第二图形的光刻胶；
采用光刻技术在N型半导体层上和通孔内形成第三图形的光刻胶；
采用PVD技术在透明导电薄膜和第三图形的光刻胶上铺设金属反光材料；
去除第三图形的光刻胶和第三图形的光刻胶上的金属反光材料，透明导电薄膜上的金属反光材料形成反光层，反光层中设有延伸到P型半导体层的通孔。
在本实施例的另一种实现方式中，当反光层为DBR时，该步骤203可以包括：
采用PVD技术在P型半导体层和凹槽内的N型半导体层上依次铺设透明导电材料和DBR材料；
采用光刻技术在DBR材料上形成第四图形的光刻胶；
在第四图形的光刻胶的保护下，干法刻蚀N型半导体上的透明导电材料和DBR材料，P型半导体层上的透明导电材料形成透明导电薄膜，P型半导体层上的DBR材料形成反光层，透明导电薄膜和反光层中设有延伸到P型半导体层的通孔；
去除第四图形的光刻胶。
步骤204：在凹槽内的N型半导体层上设置N型电极，在反光层上设置P型电极，P型电极通过通孔延伸到P型半导体层上。
图16为本发明实施例提供的制作方法在执行步骤204之后形成的倒装LED芯片的结构示意图，图17为本发明实施例提供的图16所示的倒装LED芯片的俯视图。其中，51表示P型电极，52表示N型电极。参见图16和图17，N型电极52设置在凹槽100内的N型半导体层21上，P型电极51设置在反光层40上，并通过通孔200延伸到P型半导体层23上。
具体地，该步骤204可以包括：
采用光刻技术在反光层和N型半导体层上形成第五图形的光刻胶；
采用PVD技术在反光层、通孔内的P型半导体层、N型半导体层、以及第五图形的光刻胶上铺设电极材料；
去除第五图形的光刻胶和第五图形的光刻胶上的电极材料，反光层和通孔内的P型半导体层上的电极材料形成P型电极，N型半导体层上的电极材料形成N型电极。
步骤205：在反光层除P型电极所在区域之外的区域上、以及N型半导体层上除N型电极所在区域之外的区域上形成钝化层。
图18为本发明实施例提供的制作方法在执行步骤205之后形成的倒装LED芯片的结构示意图，图19为本发明实施例提供的图18所示的倒装LED芯片的俯视图。其中，60表示钝化层。参见图18和图19，钝化层60设置在反光层40除P型电极51所在区域之外的区域上、以及N型半导体层21上除N型电极52所在区域之外的区域上。
具体地，该步骤205可以包括：
在反光层、P型电极、N型半导体层和N型电极上铺设钝化材料；
采用光刻技术在钝化材料上形成第六图形的光刻胶；
在第六图形的光刻胶的保护下，干法刻蚀P型电极和N型电极上的钝化材料，反光层和N型半导体层上的钝化材料形成钝化层；
去除第六图形的光刻胶。
步骤206：在P型电极和P型电极所在区域周围的钝化层上设置P型焊盘，在N型电极和N型电极所在区域周围的钝化层上设置N型焊盘，并在P型焊盘和N型焊盘之间的钝化层上设置防顶针层。
在本实施例中，防顶针层采用金属材料形成，防顶针层间隔设置在P型焊盘和N型焊盘之间。
图20为本发明实施例提供的制作方法在执行步骤206之后形成的倒装LED芯片的结构示意图，图21为本发明实施例提供的图20所示的倒装LED芯片的俯视图。其中，53表示P型焊盘，54表示N型焊盘，70表示防顶针层。参见图20和图21，P型焊盘53设置在P型电极51和P型电极51所在区域周围的钝化层60上，N型焊盘54设置在N型电极52和N型电极52所在区域周围的钝化层60上，防顶针层70设置在P型焊盘53和N型焊盘54之间的钝化层60上。
具体地，该步骤206可以包括：
采用光刻技术在钝化层上形成第七图形的光刻胶；
在P型电极、N型电极和第七图形的光刻胶上铺设电极材料；
去除第七图形的光刻胶和第七图形的光刻胶上铺设电极材料，P型电极和P型电极所在区域周围的钝化层上的电极材料形成P型电极，N型电极和N型电极所在区域周围的钝化层上的电极材料形成N型电极，P型焊盘和N型焊盘之间的钝化层上的电极材料形成防顶针层。
步骤207：在防顶针层和钝化层除P型焊盘、N型焊盘和防顶针层所在区域之外的区域上形成绝缘层。
具体地，该步骤207可以包括：
采用等离子体增强化学气相沉积法(英文：Plasma Enhanced Chemical VaporDeposition，简称：PECVD)在钝化层、P型焊盘、N型焊盘和防顶针层上铺设绝缘材料；
采用光刻技术在绝缘材料上形成第八图形的光刻胶；
在第八图形的光刻胶的保护下，湿法腐蚀或者干法刻蚀P型焊盘和N型焊盘上的绝缘材料，钝化层和防顶针层上的绝缘材料形成绝缘层；
去除第八图形的光刻胶。
步骤208：在P型焊盘上设置P型焊接层，在N型焊盘上设置N型焊接层。
具体地，该步骤208可以包括：
采用光刻技术在绝缘层上形成第九图形的光刻胶；
在P型焊盘、N型焊盘和第九图形的光刻胶上铺设电极材料；
去除第九图形的光刻胶和第九图形的光刻胶上的电极材料，P型焊盘上的电极材料形成P型焊接层，N型焊盘上的电极材料形成N型焊接层。
在实际应用中，该步骤207～步骤208为可选步骤。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种倒装LED芯片，所述倒装LED芯片包括衬底、N型半导体层、有源层、P型半导体层、透明导电薄膜、反光层、P型电极、N型电极、钝化层、P型焊盘、N型焊盘和防顶针层；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述P型半导体层上设有延伸至所述N型半导体层的凹槽；所述透明导电薄膜和所述反光层依次铺设在所述P型半导体层上，所述透明导电薄膜和所述反光层中设有延伸到所述P型半导体层的通孔；所述P型电极设置在所述反光层上并通过所述通孔延伸到所述P型半导体层上，所述N型电极设置在所述凹槽内的N型半导体层上；所述钝化层设置在所述反光层除所述P型电极所在区域之外的区域上、以及所述N型半导体层上除所述N型电极所在区域之外的区域上；所述P型焊盘设置在所述P型电极和所述P型电极所在区域周围的钝化层上，所述N型焊盘设置在所述N型电极和所述N型电极所在区域周围的钝化层上；所述防顶针层设置在所述P型焊盘和所述N型焊盘之间的钝化层上；
其特征在于，所述防顶针层采用金属材料形成，所述防顶针层间隔设置在所述P型焊盘和所述N型焊盘之间；所述倒装LED芯片还包括绝缘层、P型焊接层和N型焊接层，所述绝缘层设置在所述防顶针层和所述钝化层除所述P型焊盘和所述N型焊盘所在区域之外的区域上，所述P型焊接层设置在所述P型焊盘上，所述N型焊接层设置在所述N型焊盘上；所述绝缘层的厚度为0.15μm～0.45μm。
2.根据权利要求1所述的倒装LED芯片，其特征在于，所述防顶针层的厚度为0.5μm～2μm。
3.根据权利要求1或2所述的倒装LED芯片，其特征在于，所述防顶针层采用的金属材料与形成所述P型焊盘和所述N型焊盘的材料相同。
4.根据权利要求3所述的倒装LED芯片，其特征在于，所述防顶针层采用的金属材料包括Cr和Ti中的至少一种。
5.根据权利要求1或2所述的倒装LED芯片，其特征在于，所述绝缘层的材料包括SiO2和SiN中的至少一种。
6.根据权利要求1或2所述的倒装LED芯片，其特征在于，所述绝缘层的边缘与所述P型焊接层的边缘之间的距离为0.5μm～3μm，所述绝缘层的边缘与所述N型焊接层的边缘之间的距离为0.5μm～3μm。
7.一种倒装LED芯片的制作方法，其特征在于，所述制作方法包括：
在衬底上依次生长N型半导体层、有源层、P型半导体层；
在所述P型半导体层上开设从所述P型半导体层延伸至所述N型半导体层的凹槽；
在所述P型半导体层上依次形成透明导电薄膜和反光层，所述透明导电薄膜和所述反光层中设有延伸到所述P型半导体层的通孔；
在所述凹槽内的N型半导体层上设置N型电极，在所述反光层上设置P型电极，所述P型电极通过所述通孔延伸到所述P型半导体层上；
在所述反光层除所述P型电极所在区域之外的区域上、以及所述N型半导体层上除所述N型电极所在区域之外的区域上形成钝化层；
在所述P型电极和所述P型电极所在区域周围的钝化层上设置P型焊盘，在所述N型电极和所述N型电极所在区域周围的钝化层上设置N型焊盘，并在所述P型焊盘和所述N型焊盘之间的钝化层上设置防顶针层；所述防顶针层采用金属材料形成，所述防顶针层间隔设置在所述P型焊盘和所述N型焊盘之间；
所述制作方法还包括：
在所述防顶针层和所述钝化层除所述P型焊盘和所述N型焊盘所在区域之外的区域上形成绝缘层；所述绝缘层的厚度为0.15μm～0.45μm；
在所述P型焊盘上设置P型焊接层，在所述N型焊盘上设置N型焊接层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810831587.9A CN109216515B (zh) | 2018-07-26 | 2018-07-26 | 一种倒装led芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810831587.9A CN109216515B (zh) | 2018-07-26 | 2018-07-26 | 一种倒装led芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109216515A CN109216515A (zh) | 2019-01-15 |
| CN109216515B true CN109216515B (zh) | 2020-07-07 |
Family
ID=64990638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810831587.9A Active CN109216515B (zh) | 2018-07-26 | 2018-07-26 | 一种倒装led芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109216515B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022000474A1 (zh) * | 2020-07-03 | 2022-01-06 | 天津三安光电有限公司 | 一种半导体发光元件 |
| CN112054104B (zh) * | 2020-07-30 | 2021-10-08 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制备方法 |
| CN112216782B (zh) * | 2020-08-26 | 2021-10-08 | 华灿光电（浙江）有限公司 | 发光二极管芯片及其制作方法 |
| CN113302758B (zh) * | 2020-12-28 | 2024-04-23 | 厦门三安光电有限公司 | 高压倒装发光二极管芯片及其制备方法 |
| CN112802953B (zh) * | 2020-12-28 | 2022-10-28 | 厦门三安光电有限公司 | 一种发光二极管及制备方法 |
| CN113363364B (zh) * | 2021-04-29 | 2022-09-09 | 厦门三安光电有限公司 | 一种发光二极管、光电模块及显示装置 |
| CN114068775B (zh) * | 2021-10-18 | 2023-08-15 | 厦门三安光电有限公司 | 一种倒装led芯片、led封装模组及显示装置 |
| CN113903836B (zh) * | 2021-09-07 | 2022-11-22 | 厦门三安光电有限公司 | 倒装发光二极管和发光装置 |
| US20230231092A1 (en) * | 2022-01-18 | 2023-07-20 | Excellence Opto. Inc. | Small-sized vertical light emitting diode chip with high energy efficiency |
| CN115050878A (zh) * | 2022-07-27 | 2022-09-13 | 淮安澳洋顺昌光电技术有限公司 | 一种倒装led芯片及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN202930422U (zh) * | 2012-11-05 | 2013-05-08 | 金木子 | 倒装结构的led高压芯片 |
| CN204315621U (zh) * | 2014-12-30 | 2015-05-06 | 广州市鸿利光电股份有限公司 | 一种led倒装晶片 |
-
2018
- 2018-07-26 CN CN201810831587.9A patent/CN109216515B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109216515A (zh) | 2019-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109216515B (zh) | 一种倒装led芯片及其制作方法 | |
| US8154046B2 (en) | Semiconductor light emitting device including bonding layer and semiconductor light emitting device package | |
| KR101150861B1 (ko) | 멀티셀 구조를 갖는 발광다이오드 및 그 제조방법 | |
| CN204792880U (zh) | 发光二极管 | |
| US9190569B2 (en) | Flip-chip light emitting diode and fabrication method | |
| CN108922950B (zh) | 一种高亮度倒装led芯片及其制作方法 | |
| KR101756333B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN102044609B (zh) | 半导体发光器件及其制造方法 | |
| US20120007121A1 (en) | Light emitting device | |
| JP2011507234A (ja) | 改善されたｌｅｄ構造 | |
| KR100878326B1 (ko) | 칩스케일 패키징 발광소자 및 그의 제조방법 | |
| US20070010035A1 (en) | Light emitting diode and manufacturing method thereof | |
| CN103378244A (zh) | 发光二极管器件及其制造方法 | |
| JP6133076B2 (ja) | 半導体発光素子及び発光装置 | |
| CN104638069A (zh) | 垂直型led芯片结构及其制作方法 | |
| CN205488192U (zh) | 氮化镓基倒装led芯片 | |
| KR100999701B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| KR20180000032A (ko) | 반도체 발광소자 패키지 | |
| KR20090044311A (ko) | 발광 소자 및 그의 제조 방법 | |
| CN212750919U (zh) | 倒装led芯片 | |
| CN116779634B (zh) | 一种高压倒装结构的紫外led芯片及其制作方法 | |
| CN109638125B (zh) | 一种倒装led芯片及其制作方法 | |
| KR20110069953A (ko) | 분할된 전극구조를 갖는 발광다이오드 | |
| CN108110116B (zh) | 一种发光二极管芯片及其制作方法 | |
| CN109616564B (zh) | 一种倒装led芯片及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20231123 Address after: Room 203, Zone Z, 2nd Floor, No. 28 Jinhai Avenue West, Sanzao Town, Jinwan District, Zhuhai City, Guangdong Province, 519000 Patentee after: Huacan Optoelectronics (Guangdong) Co.,Ltd. Address before: 430223 No. 8, Binhu Road, East Lake New Technology Development Zone, Wuhan, Hubei Patentee before: HC SEMITEK Corp. |
|
| TR01 | Transfer of patent right |