CN102044609B - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN102044609B
CN102044609B CN201010250358.1A CN201010250358A CN102044609B CN 102044609 B CN102044609 B CN 102044609B CN 201010250358 A CN201010250358 A CN 201010250358A CN 102044609 B CN102044609 B CN 102044609B
Authority
CN
China
Prior art keywords
layer
light emitting
conductive
alloy
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010250358.1A
Other languages
English (en)
Other versions
CN102044609A (zh
Inventor
丁焕熙
李尚烈
宋俊午
崔光基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102044609A publication Critical patent/CN102044609A/zh
Application granted granted Critical
Publication of CN102044609B publication Critical patent/CN102044609B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

本发明提供一种半导体发光器件及其制造方法，所述半导体发光器件可包括：电极层；在所述电极层上的包括化合物半导体层的发光结构和在所述发光结构上的电极，其中所述电极包括与化合物半导体层接触的欧姆接触层、在所述欧姆接触层上的第一阻挡层、在所述第一阻挡层上的包括铜的导电层、在所述导电层上的第二阻挡层和在所述第二阻挡层上的接合层。

Description

半导体发光器件及其制造方法
技术领域
本申请公开了一种半导体发光器件及其制造方法。
背景技术
半导体发光器件及其制造方法是已知的。然而，它们具有各种缺点。
发明内容
本申请涉及如下所述的半导体发光器件以及半导体发光器件封装。
1.一种半导体发光器件，包括：
电极层；
设置在所述电极层上的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的有源层和设置在所述有源层上的第二导电型半导体层，和
设置在所述发光结构上的电极，其中所述电极包括：
与所述第二导电型半导体层的顶表面接触的欧姆接触层；
设置在所述欧姆接触层上的第一阻挡层；
设置在所述第一阻挡层上的包括铜的导电层；
设置在所述导电层上的第二阻挡层；和
设置在所述第二阻挡层上的接合层。
2.根据1所述的半导体发光器件，其中在所述第二导电型半导体层的顶表面形成有粗糙图案。
3.根据2所述的半导体发光器件，其中所述欧姆接触层形成为对应于所述粗糙图案。
4.根据1所述的半导体发光器件，其中所述欧姆接触层包括Cr、Cr合金、Al、Al-合金、Ti、Ti-合金、Ag、Ag-合金、Ni或Ni-合金中的至少一种。
5.根据1所述的半导体发光器件，其中所述欧姆接触层由具有反射 金属作为上层的多层结构形成。
6.根据1所述的半导体发光器件，其中所述第一阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。
7.根据6所述的半导体发光器件，其中所述第一阻挡层形成为约10nm至约500nm的厚度。
8.根据1所述的半导体发光器件，其中所述导电层由Cu或Cu-合金形成。
9.根据8所述的半导体发光器件，其中所述导电层形成为约500nm至约5000nm的厚度。
10.根据1所述的半导体发光器件，其中所述第二阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。
11.根据1所述的半导体发光器件，其中所述接合层为由Au、Al、Cu或Cu-合金形成的单层或多层结构。
12.根据1所述的半导体发光器件，其中所述接合层形成为约500nm至约3000nm的厚度。
13.一种半导体发光器件封装，包括根据1所述的发光器件。
14.根据13所述的半导体发光器件封装，包括：
所述半导体发光器件设置在其中的主体；
与所述半导体发光器件电连接的多个引线电极；和
配置为模制所述半导体发光器件的模制元件。
15.一种半导体发光器件，包括：
电极层；
设置在所述电极层上的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的第二导电型半导体层、设置在所述第二导电型半导体层上的有源层和设置在所述有源层上的第一导电类型的第三半导体层，和
设置在所述发光结构上的电极，其中所述电极包括：
与所述第三半导体层的顶表面接触的欧姆接触层；
设置在所述欧姆接触层上的第一阻挡层；
设置在第一阻挡层上的包括铜的导电层；
设置在所述导电层上的第二阻挡层；和
设置在所述第二阻挡层上的接合层。
16.根据15所述的半导体发光器件，其中在所述第三半导体层的顶表面上形成有粗糙图案。
17.根据16所述的半导体发光器件，其中所述欧姆接触层形成为对应于所述粗糙图案。
18.根据15所述的半导体发光器件，其中所述欧姆接触层包括Cr、Cr-合金、Al、Al-合金、Ti、Ti-合金、Ag、Ag-合金、Ni和Ni-合金中的至少一种；所述第一阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成为约10nm至约500nm的厚度；所述导电层由Cu或Cu-合金形成为约500nm至约5000nm的厚度；所述第二阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成；并且所述接合层为由Au、Al、Cu或Cu-合金中的至少一种形成的单层或多层结构且形成为约500nm至约3000nm的厚度。
19.一种半导体发光器件封装，包括根据15所述的发光器件。
20.根据19所述的半导体发光器件封装，包括：
所述半导体发光器件设置在其中的主体；
与所述半导体发光器件电连接的多个引线电极；和
配置为模制所述半导体发光器件的模制元件。
附图说明
将参考以下附图详细描述实施方案，其中相同附图标记表示相同元件，其中：
图1A是根据一个实施方案的半导体发光器件的截面图；
图1B是根据另一实施方案的半导体发光器件的截面图；
图2是沿着图1A的线II-II截取的半导体发光器件的截面图；
图3是图1A的半导体发光器件的电极结构的视图；
图4至14是说明根据一个实施方案的半导体发光器件的制造方法的截面图；
图15是根据另一实施方案的半导体发光器件的截面图；
图16是根据另一实施方案的半导体发光器件的截面图；
图17是根据另一实施方案的半导体发光器件的截面图；
图18是沿着图17的线XVIII-XVIII截取的半导体发光器件的截面图；和
图19是根据一个实施方案的半导体发光器件封装的截面图。
具体实施方式
以下，将具体参考实施方案，其实例将在附图中说明。可能的话，相同附图标记表示相同元件。
在实施方案的描述中，应理解，当层(或膜)、区域、图案或结构称为在衬底、层(或膜)、区域、垫或图案“上/下”时，其可以直接在所述衬底、层(或膜)、区域、垫或图案“上/下”，或者也可以存在中间层。此外，关于各层的“上”或“下”可基于附图进行参考。在附图中，为了说明清楚，可以将各元件的尺寸放大，并且各元件尺寸可能不同于各元件的实际尺寸。
下文中将参考附图描述根据实施方案的半导体发光器件。
由于其物理和化学特性，所以第III～V族氮化物半导体用作发光器件如发光二极管(LED)或者激光二极管(LD)的芯材料。第III～V族氮化物半导体的一个实例是组成式为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的氮化物半导体。
LED是用作光源或者利用化合物半导体的特性将电转化成光从而变换信号的一种半导体器件。基于氮化物半导体的LED或LD广泛地用于发光器件中并用作各种产品例如移动电话的键盘发光单元、电光板和照明器件的光源。
图1A是根据一个实施方案的半导体发光器件的截面图。图2是沿着 图1A的线II-II截取的半导体发光器件的截面图。
参考图1A和2，根据一个实施方案的半导体发光器件100可包括：发光结构135、沟道层140、欧姆层150、电极层160、粘合层170和导电支撑构件175。
半导体发光器件100可利用化合物半导体如第III-V族化合物半导体形成。半导体发光器件100可发射可见光区域的光如蓝色光、绿色光和红色光，并且可发射紫外区域的光。半导体发光器件100在实施方案的技术范围内可改变形状和结构。
发光结构135可包括第一导电型半导体层110、有源层120和第二导电型半导体层130。第一导电型半导体层110可利用掺杂有第一导电型掺杂剂的第III-V族化合物半导体实现。例如，第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第一导电型半导体层110由N型半导体形成，则第一导电型掺杂剂可选自第V族元素。第一导电型半导体层110可形成为具有单层或多层结构；但是实施方案不限于此。
在第一导电型半导体层110上可设置电极115。电极115可形成为例如分支形状；但是实施方案不限于此。第一导电型半导体层110的顶表面可形成为具有粗糙图案112，以改善光提取效率；但是实施方案不限于此。
电极115可与第一导电型半导体层110的顶表面接触。如果第一导电型半导体层110为N型，则电极115可与N面表面接触。而且，电极115可形成为包括至少一个垫以及与所述垫连接的图案化的金属层。
在第一导电型半导体层110下可设置有源层120。有源层120可形成为具有例如单量子阱或多量子阱结构。有源层120可由例如第III-V族化合物半导体形成以具有阱层和势垒层的周期结构。例如，有源层120可形成为具有InGaN阱层/GaN势垒层或InGaN阱层/AlGaN势垒层。
在有源层120上和/或下可形成导电覆层(clad layer)(未示出)。例如导电覆层可由基于AlGaN的半导体形成。
在有源层120下可设置第二导电型半导体层130。第二导电型半导体层130可利用例如掺杂有第二导电型掺杂剂的第III-V族化合物半导体形成。例如，所述第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第二导电型半导体层130由P型半导体形成，则第二导电型掺杂剂可选自第III族元素。第二导电型半导体层130可形成为具有例如单层或多层结构；但是实施方案不限于此。
如图1B所示，发光结构135可还包括设置于第二导电型半导体层130下的第三导电型半导体层134，所述第三导电型半导体层134可以是第一导电类型。第三导电型半导体层134可与第二导电型半导体层130的极性相反。而且，第一导电型半导体层110可为P型半导体层，第二导电型半导体层130可为N型半导体层。因此，发光结构135可包括N-P结结构、P-N结结构、N-P-N结结构或P-N-P结结构中的至少一种。
在第二导电型半导体层130或第三导电型半导体层134下可设置沟道层140和欧姆层150。下文中，为方便描述，假定第二导电型半导体层130设置为发光结构135的最底层。
沟道层140可沿着粘合层170和第二导电型半导体层130的外边缘形成。发光结构135的边缘区域105可为其中沟道层140和/或绝缘层180可以暴露出的沟道区域。
沟道层140的内侧区域D0可与第二导电型半导体层130的底边缘接触，沟道层140的外侧部可延伸到发光结构135的外边缘。沟道层140可以沿着第二导电型半导体层130的底边缘形成为例如圈、环或框形。另外，沟道层140可形成为闭环形。
沟道层140可由例如氧化物、氮化物和绝缘材料中的至少一种形成。例如，沟道层140可由选自ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3或TiO2的至少一种形成。
沟道层140在即使发光结构135的外壁暴露于湿气时也可防止发生电短路，由此使得半导体发光器件耐受高湿度。当沟道层140由透明材料形 成时，在激光划片工艺中辐射激光束可透过，从而防止金属材料由于激光辐射而发生碎裂。因此，可防止发光结构135的侧壁中的层间短路。沟道层140可在粘合层170和发光结构135的各层110/120/130的外壁之间提供预定间隔。
在沟道层140内侧和第二导电型半导体层130下可设置欧姆层150。欧姆层150可与第二导电型半导体层130欧姆接触。例如，欧姆层150可形成为ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO或ATO。即，欧姆层150可选择性地使用导电氧化物和金属。例如，欧姆层150可利用ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/Au或Ni/IrOx/Au/ITO中的至少一种形成为单层或多层结构。
欧姆层150的端部152可与沟道层140的内底部接触。欧姆层150的端部152通过与粘合层170的外壁间隔开预定距离D1从而可不暴露于半导体发光器件100的外部。因此可以防止欧姆层150和其他层之间界面处的剥落。而且，欧姆层150的端部152可形成在沟道层140的内端部下，从而保护沟道层140的内端部(内表面)。
而且，在第二导电型半导体层130下可设置电流阻挡层145。电流阻挡层145可在欧姆层150中、在欧姆层150和第二导电型半导体层130之间、或者在电极层160和欧姆层150之间形成。电流阻挡层145可形成为具有比电极层160或粘合层170低的电导率。例如，电流阻挡层145可包括ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种。此处，如果电极层160由Ag形成，则电流阻挡层145可由例如ITO、ZnO或SiO2形成。
电流阻挡层145可形成为对应于电极115图案的形状。而且，电流阻挡层145可在对应于电极115的区域中形成。电流阻挡层145的尺寸可根据电流分布变化。
电极层160可设置在欧姆层150下并可用作反射层。电极层160可例如由选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的一种形成。而且，电极层160可利用金属材料和导电氧化物材料如 IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO形成为例如多层结构。例如，电极层160可由IZO/Ni、AZO/Ag、IZO/Ag/Ni或AZO/Ag/Ni形成。
电极层160可在欧姆层150下形成，使得其端部162不与沟道层140接触。因此，由于沟道层140的氧化物材料(例如ITO和SiO2)和电极层160的金属(例如Ag)之间的接触引起相关技术半导体发光器件中粘合力下降的问题可以减少，并且还可改善芯片可靠性。电极层160可反射由发光结构135入射的光，从而提高光提取效率。
在电极层160下可设置粘合层170。粘合层170可包括阻挡金属或接合金属(bonding metal)。例如，粘合层170可包括Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag和Ta中的至少一种。
在电极层160和沟道层140下可设置粘合层170。粘合层170可在半导体发光器件100的外壁或边缘处暴露。粘合层170可接触电极层160、欧姆层150的端部152和沟道层140以提高其间的粘合力。
在粘合层170下可设置导电支撑构件175。导电支撑构件175可以是利用例如铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)或者载体晶片(例如Si、Ge、GaAs、ZnO、SiC、GaN和SiGe)形成的基础衬底。导电支撑构件175也可利用例如导电片材形成。
发光结构135的外边缘可以是倾斜的。绝缘层180可以沿着发光结构135的外边缘形成。绝缘层180可具有设置在沟道层140上的底部182和设置在第一导电型半导体层110周围的顶部184。因此，对绝缘层180的粘合力可提高并且可防止发光结构135的层间短路。
参考图2，沟道层140的内侧部可设置在半导体区域E1中。另外，沟道层140的外侧部可设置在半导体区域E1之外的区域C1和C2中。电流阻挡层145可设置在欧姆层150的内侧区域中，例如在对应于图1A的电极115的区域中。
图3是图1A的电极115的视图。电极115可包括垫或与所述垫连接的金属图案。垫和金属图案通过例如溅射工艺、电子束沉积工艺或镀敷工艺形成为小于几个μm的厚度。垫和金属图案可由相同金属形成。
例如，电极115可通过光刻工艺形成。即，可涂覆、曝光和显影光刻 胶以使其图案化从而暴露出所选区域，然后可形成金属层。而且，图案化工艺可在形成金属层之后实施。该光刻工艺可在本发明构思的技术范围内变化。
电极115可包括：欧姆接触层L1、第一阻挡层L2、导电层L3、第二阻挡层L4和接合层L5。欧姆接触层L1可在图1A的第一导电型半导体层110上欧姆接触。即，欧姆接触层L1可与第一导电型半导体层110的顶表面即N面表面接触。而且，如果在第一导电型半导体层110的顶表面上形成粗糙图案，则欧姆接触层L1可形成为对应该粗糙图案。
欧姆接触层L1可由与图1A的第一导电型半导体层110具有良好欧姆接触的金属形成。例如，欧姆接触层L1可包括Cr、Cr-合金、Al、Al-合金、Ti、Ti-合金、Ag、Ag-合金、Ni或Ni-合金中的至少一种。欧姆接触层L1可形成为约0.5nm至约100nm的厚度。为了光反射，欧姆接触层L1可通过在上层上形成反射金属如Al来形成多层结构。
在欧姆接触层L1上可设置第一阻挡层L2。第一阻挡层L2可防止在高温环境中通过导电层L3导致欧姆接触层L1的电学特性降低。第一阻挡层L2可由例如Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。第一阻挡层L2可形成为约10nm至约500nm的厚度。
在第一阻挡层L2上可设置导电层L3。导电层L3可由例如Cu或Cu-合金形成。导电层L3可形成为约500nm至约5000nm的厚度。导电层L3可由例如Cu或Cu-合金形成为比其他层更厚从而提供低操作电压。如果导电层L3由Cu或Cu-合金形成，则其厚度易于增大并且制造成本降低。而且，即使在高电流模式下，导电层L3也可提供稳定的操作特性。导电层L3可具有比接合材料(例如Au)更好的电阻率，从而改善电学特性。
在导电层L3上可设置第二阻挡层L4。第二阻挡层L4可防止在高温环境中通过导电层L3导致接合层L5电学特性的降低。第二阻挡层L4可由例如Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。第二阻挡层L4可形成为约10nm至约500nm的厚度。
根据实施方案，第一阻挡层L2和第二阻挡层L4可分别在导电层L3下和上形成，从而防止欧姆接触层L1和接合层L5的电学特性的降低。接合层L5可设置在第二阻挡层L4上。接合层L5可利用例如Au、Al、Cu 和Cu-合金中的至少一种形成为单层或多层结构。考虑到用于引线接合的粘合力，可形成接合层L5。接合层L5可形成为约500nm至约3000nm的厚度。
根据实施方案，电极115可形成为具有欧姆接触层L1、第一阻挡层L2、导电层L3、第二阻挡层L4和接合层L5的堆叠结构。例如，电极115可形成为例如具有Cr/Ni/Cu/Ni/Au的堆叠结构。具有这种堆叠结构的电极115在高功率芯片的制造中易于通过Cu增加导电层L3的厚度，从而在高功率芯片中提供低操作电压和稳定的垫特性。而且，电极115可形成为例如具有Cr/Al/Ni/Cu/Ni/Au的堆叠结构。
图4至图14是说明根据一个实施方案的半导体发光器件的制造方法的截面图。参考图4和5，可将衬底101装载到生长设备上，并且第II-VI族化合物半导体可在其上形成为层或图案形状。生长设备可以是例如PVD(物理气相沉积)设备、CVD(化学气相沉积)设备、PLD(等离子体激光沉积)设备、双型热蒸发器、溅射设备和MOCVD(金属有机化学气相沉积)设备中的一种，但实施方案不限于此。
衬底101可由选自蓝宝石(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3、导电材料和GaAs中的至少一种形成。在衬底101的顶表面中可形成粗糙图案。而且，在衬底101上可形成基于第II-VI族化合物半导体的层或图案，例如ZnO层(未示出)、缓冲层(未示出)和未掺杂的半导体层(未示出)中的至少一种。缓冲层或未掺杂的半导体层可利用第III-V族化合物半导体形成。缓冲层可以减小与衬底101的晶格常数差，未掺杂的半导体层可由例如未掺杂的基于GaN的半导体形成。
在衬底101上可形成第一导电型半导体层110。在第一导电型半导体层110上可形成有源层120。在有源层120上可形成第二导电型半导体层130。
第一导电型半导体层110可利用例如掺杂有第一导电型掺杂剂的第III-V族化合物半导体形成。例如，第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第一导电型半导体层110由N型半导体形成，则第一导电型掺杂剂可选自第V族元素。第一导电型半导体层110可形成为具有例如单层或多层结构；但实施方 案不限于此。
在第一导电型半导体层110上可形成有源层120。有源层120可形成为具有例如单量子阱或多量子阱结构。有源层120可由例如第III-V族化合物半导体形成为具有阱层和势垒层的周期结构，例如InGaN阱层/GaN势垒层或InGaN阱层/AlGaN势垒层的周期结构。
在有源层120上和/或下可形成导电覆层。例如导电覆层可由基于AlGaN的半导体形成。
在有源层120上可形成第二导电型半导体层130。第二导电型半导体层130可由例如掺杂有第二导电型掺杂剂的第III-V族化合物半导体形成。例如，第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第二导电型半导体层130由P型半导体形成，则第二导电型掺杂剂可选自第III族元素。第二导电型半导体层130可形成为具有例如单层或多层结构；但是实施方案不限于此。
第一导电型半导体层110、有源层120和第二导电型半导体层130可构成发光结构135。而且，在第二导电型半导体层130上可形成第三导电型半导体层例如N型半导体层或P型半导体层。因此，发光结构135可形成为包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。
在各芯片边界区域(沟道区域)中可形成沟道层140。沟道层140可通过利用例如掩模图案在各芯片区域周围形成。沟道层140可以形成为例如圈、环或框形。沟道层140可由例如氧化物、氮化物或绝缘材料中的至少一种形成。例如，沟道层140可由选自ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。例如，沟道层140可通过例如溅射工艺或沉积工艺形成。
参考图5和6，在第二导电型半导体层130上可形成电流阻挡层145。电流阻挡层145可利用例如掩模图案来形成。电流阻挡层145可由与沟道层140相同的材料或不同的材料形成。形成的顺序可以根据这种材料差异 而改变。
电流阻挡层145可形成为具有比半导体层低的电导率。例如，电流阻挡层145可由ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3或TiO2中的至少一种形成。电流阻挡层145可利用例如掩模图案形成。电流阻挡层145可形成为对应于电极的区域。此外，电流阻挡层145可形成为与电极图案相同的形状；但实施方案不限于此。
参考图6和7，在第二导电型半导体层130上可形成欧姆层150，以与第二导电型半导体层130欧姆接触。欧姆层150可在第二导电型半导体层130和电流阻挡层145上形成以减小接触电阻。与相邻区域相比，电流阻挡层145可具有小的电流流经其中，从而以扩散形式供给电流。
可形成欧姆层150的端部152以覆盖沟道层140的顶部。在一个芯片区域中，欧姆层150的端部152可与沟道层140的内端部交叠预定宽度D2，由此保护沟道层140的内端部。欧姆层150的端部152通过与半导体发光器件的外壁间隔开预定距离D1从而可不暴露于半导体发光器件的外部。
参考图7和8，在欧姆层150上可形成电极层160。电极层160可具有反射功能并可以反射入射光，从而改善光提取效率。电极层160可由例如选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的一种形成。而且，电极层160例如可使用金属材料和导电氧化物材料如IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO形成为多层结构。例如，电极层160可由IZO/Ni、AZO/Ag、IZO/Ag/Ni或AZO/Ag/Ni形成。
在欧姆层150上可形成电极层160，以使其端部162不与沟道层140接触。因此，由于沟道层140的氧化物材料(例如ITO和SiO2)和电极层的金属(例如Ag)之间的接触引起相关技术半导体发光器件中粘合力下降的问题可以减少。而且，根据实施方案的半导体发光器件可改善芯片可靠性。
参考图8和9，在电极层160上可形成粘合层170。粘合层170可包括例如阻挡金属或接合金属。例如，粘合层170可包括例如Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag或Ta中的至少一种。
在电极层160和沟道层140上可形成粘合层170。粘合层170可在芯 片的边界区域中形成。粘合层170可与电极层160、欧姆层150的端部152和沟道层140接触以提高层间粘合力。
在粘合层170上可形成导电支撑构件175。导电支撑构件175可以是利用例如铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)或者载体晶片(例如Si、Ge、GaAs、ZnO、SiC、GaN和SiGe)形成的基础衬底。导电支撑构件175可以例如与粘合层170接合，可以由镀层形成，或者可以以导电片材形式来附着。
参考图9至11，导电支撑构件175可成为基底，并移除衬底101。例如，衬底101可通过例如激光剥离(LLO)工艺移除。LLO工艺可向衬底101辐射预定波长的激光束以移除衬底101。如果在衬底101和第一导电型半导体层110之间存在另一半导体层(例如缓冲层)或气隙，则可使用例如湿蚀刻剂移除衬底101。
如果沟道层140由透明材料形成，则当激光器发射激光束到衬底101和半导体层之间的界面或者两个半导体层之间的界面时，辐射的激光束可穿过沟道层140，从而防止由于激光辐射而在沟道区域中产生金属碎片。可对已移除衬底101的第一导电型半导体层110的表面实施基于ICP/RIE(感应耦合等离子体/反应性离子蚀刻)的抛光工艺。
参考图11和12，可通过例如隔离蚀刻工艺移除芯片间边界区域(例如沟道区域)的发光结构135。可蚀刻通过隔离蚀刻工艺移除的区域105以暴露出在芯片边界区域中的沟道层140，但是实施方案不限于此。发光结构135的侧表面A1可以是倾斜的。
然后，可对第一导电型半导体层110的顶表面实施蚀刻工艺以形成粗糙图案112。粗糙图案112可改善光提取效率。
参考图12至14，在发光结构135周围可形成绝缘层180。绝缘层180可在芯片周围形成，其中底部182在沟道层140上形成，顶部184在第一导电型半导体层110的顶表面周围形成。绝缘层180可在发光结构135周围形成，防止层110、120和130之间的短路。而且，绝缘层180和沟道层140可防止湿气渗透到芯片中。
在第一导电型半导体层110上可形成电极115。电极115可形成为预定图案。绝缘层180和电极115的形成可在芯片分离之前或之后进行， 但实施方案不限于此。在电极115的顶表面中可形成粗糙图案，但实施方案不限于此。
如图3所示，电极115可形成为具有欧姆接触层L1、第一阻挡层L2、导电层L3、第二阻挡层L4和接合层L5的堆叠结构。如图3所示，电极115包括垫和与所述垫连接的金属图案。所述垫和金属图案通过例如溅射工艺、电子束沉积工艺或镀敷工艺形成为小于几个μm厚度的多层结构。
作为一个实例，电极115可通过光刻工艺形成。即，可涂覆、曝光和显影光刻胶以使其图案化从而暴露出所选区域，然后可形成各金属层。而且，图案化工艺可在形成各金属层之后进行。光刻工艺可在本发明构思的技术范围内变化。
欧姆接触层L1可接触第一导电型半导体层110的顶表面即N面表面。例如，欧姆接触层L1可由Cr、Cr-合金、Al、Al-合金、Ti、Ti-合金、Ag、Ag-合金、Ni或Ni-合金中的至少一种形成。欧姆接触层L1可形成为约0.5nm至约100nm的厚度。为了光反射，欧姆接触层L1可通过在上层上形成反射金属如Al来形成多层结构。
在欧姆接触层L1上可形成第一阻挡层L2。第一阻挡层L2可防止在高温环境中通过导电层L3导致欧姆接触层L1的电学特性降低。第一阻挡层L2可由例如Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。第一阻挡层L2可形成为约10nm至约500nm的厚度。
在第一阻挡层L2上可形成导电层L3。导电层L3可由例如Cu或Cu-合金形成。导电层L3可形成为约500nm至约5000nm的厚度。导电层L3可由例如含Cu金属形成为比其他层更厚从而提供低操作电压和即使在高电流模式下的稳定的操作特性。
在导电层L3上可形成第二阻挡层L4。第二阻挡层L4可防止在高温环境中通过导电层L3导致接合层L5电学特性的降低。第二阻挡层L4可由例如Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。第二阻挡层L4可形成为约10nm至约500nm的厚度。
根据一些实施方案，第一阻挡层L2和第二阻挡层L4分别可在导电层L3下和上形成，从而阻止欧姆接触层L1和接合层L5的电学特性的降低。
接合层L5可在第二阻挡层L4上形成。接合层L5可利用例如Au、Al、Cu和Cu-合金中的至少一种形成单层或多层结构。考虑到用于引线接合的粘合力，可形成接合层L5。接合层L5可形成为约500nm至约3000nm的厚度。
根据一些实施方案，电极115可形成为具有欧姆接触层L1、第一阻挡层L2、导电层L3、第二阻挡层L4和接合层L5的堆叠结构。例如，电极115可形成为例如具有Cr/Ni/Cu/Ni/Au的堆叠结构。具有这种堆叠结构的电极115在高功率芯片的制造中易于通过Cu增加导电层L3的厚度，从而在高功率芯片中提供低操作电压和稳定的垫特性。而且，电极115可形成为例如Cr/Al/Ni/Cu/Ni/Au的堆叠结构。
通过芯片边界可将所得的结构分割为单独的芯片单元。芯片分离可利用例如激光或断裂工艺来实施。
图15是根据另一实施方案的半导体发光器件的截面图。参考图15，半导体发光器件100A可包括设置于沟道层140和结合层170之间的电极层160A。电极层160A可形成为具有比发光结构135大的直径和/或宽度，从而改善光反射效率。
而且，电极层160A可在欧姆层150和沟道层140下形成，并且可暴露于芯片或者半导体发光器件100A的外部。欧姆层150可形成为具有比半导体层小的直径和/或宽度，电极层160A可形成为具有比半导体层大的直径和/或宽度。与前述实施方案不同，该实施方案可将电极层160A延伸到芯片的外壁，从而改善光反射效率。
图16是根据另一实施方案的半导体发光器件的截面图。参考图16，半导体发光器件100B可包括设置在发光结构135下的欧姆层150A、沟道层140、电极层160A、粘合层170和导电支撑构件175。
欧姆层150A可与第二导电型半导体层130的底部欧姆接触，并且可延伸到芯片外壁。欧姆层150A可从第二导电型半导体层130延伸到沟道层140的底部。
欧姆层150A可在电极层160A下形成。因此，欧姆层150A和电极层160A可在沟道层140下形成为堆叠结构，并且在芯片的外部暴露出。
图17是根据另一实施方案的半导体发光器件的截面图。图18是沿着线XVIII-XVIII截取的图17的半导体发光器件的截面图。参考图17和18，半导体发光器件100C可包括设置于沟道层140和电极层160B之间的盖层(capping layer)155。盖层155可由对沟道层140的材料具有良好粘合力的材料形成，例如选自Ti、Ni、Pt、Pd、Cu、Al、Ir和Rh中的一种或更多种的混合金属。即，盖层155可用作粘合层以改善金属与氧化物之间的粘合力，从而减小芯片外部的剥离。
盖层155可在沟道层140和电极层160B之间形成，从而增加对电极层160B的粘合力。而且，盖层155的内侧端可通过沟道层140和欧姆层150B之间的间隔与第二导电型半导体层130的底表面接触。因此，第二导电型半导体层130可与欧姆层150B、沟道层140、电流阻挡层145和盖层155接触。因此，可以通过芯片外的沟道层140保护第二导电型半导体层130，并且可通过在芯片中的欧姆层150B和盖层155提供电流。
盖层155可具有比欧姆层150B高的电导率，从而扩散电流到芯片外部。盖层155可与欧姆层150B间隔开，或者形成为与欧姆层150B的底部交叠，但是实施方案不限于此。而且，电极层160B和/或粘合层170可与盖层155的底表面接触。
参考图18，盖层155可沿着欧姆层150B和沟道层140之间的区域形成为例如圈、环或框形。盖层155的内侧端可形成为具有粗糙图案。在这种情况下，欧姆层150B可与沟道层140B和盖层155交替接触。
图19是根据一个实施方案的半导体发光器件封装的截面图。参考图19，发光器件封装可包括主体20、第一引线电极31、第二引线电极32、半导体发光器件100和模制元件40。第一引线电极31和第二引线电极32可设置在主体20处。半导体发光器件100可与第一引线电极31和第二引线电极32电连接。模制元件40可配置为模制半导体发光器件100。
主体20可形成为包括例如硅材料、合成树脂或金属材料，并且可在半导体发光器件100周围形成倾斜表面。第一引线电极31和第二引线电极32可彼此电断开，并可对半导体发光器件100供电。而且，第一引线电极31和第二引线电极32可反射从半导体发光器件 100发射的光，从而提高光效率。而且，第一引线电极31和第二引线电极32可用于将由半导体发光器件100产生的热排出。
半导体发光器件100可设置在主体20上，或者设置在第一引线电极31或第二引线电极32上。半导体发光器件100可通过例如导线与第一引线电极31电连接，并且可以例如以芯片焊接结构与第二引线电极32连接。
模制元件40可模制半导体发光器件100，以保护半导体发光器件100。而且，在模制元件40中可包含荧光材料以改变从半导体发光器件100中发射的光的波长。
根据实施方案的半导体发光器件可封装在例如半导体衬底、绝缘衬底或陶瓷衬底(如树脂材料或硅)中，并且可以用作例如指示装置、照明装置或显示装置的光源。而且，每个实施方案不限于此并且可选择性地应用于其他实施方案。
如上所述，本文公开的实施方案可改善光提取效率。而且，本文公开的实施方案根据在半导体层下的金属层之间以及金属和非金属层之间的结合可改善可靠性。而且，本文公开的实施方案可改善设置在半导体层上的电极的电学特性。
另外，本文公开的实施方案可提供垂直型芯片的低操作电压和在高电流模式下的稳定操作。而且，本文公开的实施方案可改善芯片可靠性。
本文公开的实施方案可应用于提供光的任意发光器件。
本文公开的实施方案提供能够改善形成在化合物半导体层上的电极的电特性的半导体发光器件及其制造方法。
根据本文公开的一个实施方案，提供一种半导体发光器件，其可包括：包括化合物半导体层的发光结构；在发光结构上的电极；在发光结构下的电极层，其中所述电极包括在化合物半导体层上接触的欧姆接触层；在欧姆接触层上的第一阻挡层；在第一阻挡层上的包括铜的导电层；在导电层上的第二阻挡层；和在第二阻挡层上的接合层。
根据本文公开的另一实施方案，提供一种制造半导体发光器件的方法，其可包括：在衬底上形成包括化合物半导体层的发光结构；在发光结构上形成电极层；移除衬底；蚀刻化合物半导体层；和在化合物半导体层 上形成电极，其中形成所述电极包括在化合物半导体层上形成欧姆层；在欧姆接触层上形成第一阻挡层；在第一阻挡层上形成包括铜的导电层；在导电层上形成第二阻挡层；和在第二阻挡层上形成接合层。
在本说明书中对″一个实施方案″、″实施方案″、″示例性实施方案″等的任何引用，是指与该实施方案相关描述的具体的特征、结构或特性包含于本发明的至少一个实施方案中。在说明书不同地方出现的这些措辞不必都指的是相同的实施方案。此外，当结合任何实施方案描述具体的特征、结构或特性时，认为将这种特征、结构或特性与实施方案的其它特征、结构或特性相关联均在本领域技术人员的范围之内。
虽然已经参考若干说明性实施方案描述了实施方案，但是应理解本领域技术人员可设计出很多的其它改变和实施方案，这些也将落入本公开的原理的精神和范围内。更具体地，在公开、附图和所附的权利要求的范围内，在本发明的组合排列的构件和/或结构中可能具有各种的变化和改变。除构件和/或结构的变化和改变之外，对本领域技术人员而言，可替代的用途也会是显而易见的。

Claims (18)

1.一种半导体发光器件，包括：
电极层；
在所述电极层上的欧姆层；
设置在所述欧姆层上的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的有源层和设置在所述有源层上的第二导电型半导体层；
沿着所述第一导电型半导体层的外边缘设置的沟道层；
设置在所述发光结构的周围的绝缘层；
在所述第二导电型半导体层的顶表面上并且包括化合物半导体材料的粗糙图案；
设置在所述发光结构上的电极，
其中所述欧姆层的最外边缘与所述沟道层的外边缘间隔开，
其中所述欧姆层的端部与所述沟道层的内底部接触并且设置在所述沟道层的内端部下，
其中所述电极层设置在所述欧姆层下，使得所述电极层的端部不与所述沟道层接触，以及
其中所述电极包括：
与所述第二导电型半导体层的所述顶表面接触并且包含Ti的欧姆接触层；
设置在所述欧姆接触层上的第一阻挡层；
设置在所述第一阻挡层上的包含铜的导电层；
设置在所述导电层上的第二阻挡层；和
设置在所述第二阻挡层上的接合层。
2.根据权利要求1所述的半导体发光器件，其中所述欧姆接触层的底表面形成为对应于所述粗糙图案。
3.根据权利要求1所述的半导体发光器件，其中所述欧姆接触层还包括Cr、Cr合金、Al、Al-合金、Ti-合金、Ag、Ag-合金、Ni或Ni-合金中的至少一种。
4.根据权利要求1所述的半导体发光器件，其中所述欧姆接触层由具有反射金属作为上层的多层结构形成。
5.根据权利要求1所述的半导体发光器件，其中所述第一阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。
6.根据权利要求5所述的半导体发光器件，其中所述第一阻挡层形成为10nm至500nm的厚度。
7.根据权利要求1所述的半导体发光器件，其中所述导电层由Cu或Cu-合金形成。
8.根据权利要求7所述的半导体发光器件，其中所述导电层形成为500nm至5000nm的厚度。
9.根据权利要求1所述的半导体发光器件，其中所述第二阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成。
10.根据权利要求1所述的半导体发光器件，其中所述接合层为由Au、Al、Cu或Cu-合金形成的单层或多层结构。
11.根据权利要求1所述的半导体发光器件，其中所述接合层形成为500nm至3000nm的厚度。
12.一种半导体发光器件封装，包括根据权利要求1所述的发光器件。
13.根据权利要求12所述的半导体发光器件封装，包括：
所述半导体发光器件设置在其中的主体；
与所述半导体发光器件电连接的多个引线电极；和
配置为模制所述半导体发光器件的模制元件。
14.一种半导体发光器件，包括：
粘合层；
在所述粘合层上的电极层；
在所述电极层上的欧姆层；
设置在所述欧姆层上的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的第二导电型半导体层、设置在所述第二导电型半导体层上的有源层和设置在所述有源层上的第一导电类型的第三半导体层；
沿着所述第一导电型半导体层的外边缘设置的沟道层；
设置在所述发光结构的周围的绝缘层；
在所述第一导电类型的第三半导体层的顶表面上并且包括化合物半导体材料的粗糙图案；
设置在所述发光结构上的电极，
其中所述粘合层与所述电极层的底表面和所述沟道层的底表面接触，
其中所述欧姆层的端部与所述沟道层的内底部接触并且设置在所述沟道层的内端部下，
其中所述电极层设置在所述欧姆层下，使得所述电极层的端部不与所述沟道层接触，以及
其中所述电极包括：
与所述第一导电类型的所述第三半导体层的顶表面接触并且包含Ti的欧姆接触层；
设置在所述欧姆接触层上的第一阻挡层；
设置在所述第一阻挡层上的包含铜的导电层；
设置在所述导电层上的第二阻挡层；和
设置在所述第二阻挡层上的接合层。
15.根据权利要求14所述的半导体发光器件，其中所述欧姆接触层的底表面形成为对应于所述粗糙图案。
16.根据权利要求14所述的半导体发光器件，其中所述欧姆接触层还包括Cr、Cr-合金、Al、Al-合金、Ti-合金、Ag、Ag-合金、Ni和Ni-合金中的至少一种；所述第一阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成为10nm至500nm的厚度；所述导电层由Cu或Cu-合金形成为500nm至5000nm的厚度；所述第二阻挡层由Ni、Ni-合金、Ti或Ti-合金中的至少一种形成；并且所述接合层为由Au、Al、Cu或Cu-合金形成的单层或多层结构且形成为500nm至3000nm的厚度。
17.一种半导体发光器件封装，包括根据权利要求14所述的发光器件。
18.根据权利要求17所述的半导体发光器件封装，还包括：
所述半导体发光器件设置在其中的主体；
与所述半导体发光器件电连接的多个引线电极；和
配置为模制所述半导体发光器件的模制元件。
CN201010250358.1A 2009-10-15 2010-08-05 半导体发光器件及其制造方法 Active CN102044609B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090098355A KR101014013B1 (ko) 2009-10-15 2009-10-15 반도체 발광소자 및 그 제조방법
KR10-2009-0098355 2009-10-15

Publications (2)

Publication Number Publication Date
CN102044609A CN102044609A (zh) 2011-05-04
CN102044609B true CN102044609B (zh) 2015-07-08

Family

ID=42646456

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010250358.1A Active CN102044609B (zh) 2009-10-15 2010-08-05 半导体发光器件及其制造方法

Country Status (6)

Country Link
US (1) US8772803B2 (zh)
EP (1) EP2312654B1 (zh)
JP (1) JP2011086910A (zh)
KR (1) KR101014013B1 (zh)
CN (1) CN102044609B (zh)
TW (1) TWI514625B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101818771B1 (ko) * 2011-08-09 2018-01-15 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101830719B1 (ko) 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
KR101842594B1 (ko) * 2011-09-06 2018-03-27 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101888652B1 (ko) * 2011-09-06 2018-08-14 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US9076923B2 (en) * 2012-02-13 2015-07-07 Epistar Corporation Light-emitting device manufacturing method
US8686398B2 (en) 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
EP2722889B1 (en) * 2012-10-18 2018-03-21 LG Innotek Co., Ltd. Light emitting diode with improved efficiency though current spreading
DE102012111358A1 (de) * 2012-11-23 2014-05-28 Osram Opto Semiconductors Gmbh Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip
JP6013931B2 (ja) 2013-02-08 2016-10-25 株式会社東芝 半導体発光素子
DE102014223003B4 (de) * 2014-11-11 2018-12-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit Streustrahlung
TWI772253B (zh) 2015-11-13 2022-08-01 晶元光電股份有限公司 發光元件
KR102515622B1 (ko) * 2016-03-11 2023-03-30 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
CN113206179B (zh) * 2021-03-31 2022-09-09 厦门士兰明镓化合物半导体有限公司 发光二极管及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183699A (zh) * 2000-06-30 2008-05-21 株式会社东芝 半导体发光元件

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128165B2 (ja) 1992-06-26 2001-01-29 シャープ株式会社 化合物半導体素子の電極形成方法
JP2940455B2 (ja) 1995-12-15 1999-08-25 サンケン電気株式会社 化合物半導体素子
DE19829197C2 (de) 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
JP2000174345A (ja) 1998-12-07 2000-06-23 Rohm Co Ltd 光半導体装置及びその製造方法
JP2000261042A (ja) 1999-03-05 2000-09-22 Toshiba Corp 半導体発光素子及びその製造方法
JP4207781B2 (ja) 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
JP4159865B2 (ja) 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP4547933B2 (ja) 2003-02-19 2010-09-22 日亜化学工業株式会社 窒化物半導体素子
JP4572597B2 (ja) 2003-06-20 2010-11-04 日亜化学工業株式会社 窒化物半導体素子
KR100580634B1 (ko) * 2003-12-24 2006-05-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP2007517378A (ja) 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
JP4868709B2 (ja) 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
US7772607B2 (en) * 2004-09-27 2010-08-10 Supernova Optoelectronics Corporation GaN-series light emitting diode with high light efficiency
TWI257714B (en) * 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
EP2426743B1 (en) 2004-10-22 2019-02-20 Seoul Viosys Co., Ltd GaN compound semiconductor light emitting element and method of manufacturing the same
KR101203137B1 (ko) 2004-10-22 2012-11-20 학교법인 포항공과대학교 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
JP4597653B2 (ja) 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
TWI247441B (en) 2005-01-21 2006-01-11 United Epitaxy Co Ltd Light emitting diode and fabricating method thereof
JP4718852B2 (ja) 2005-02-04 2011-07-06 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4839714B2 (ja) 2005-07-25 2011-12-21 セイコーエプソン株式会社 シーケンシャルアクセスメモリ
US7939845B2 (en) 2005-09-20 2011-05-10 Showa Denko K.K. Nitride semiconductor light-emitting device and production method thereof
JP5032017B2 (ja) 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP5016808B2 (ja) 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR100640496B1 (ko) 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR100721147B1 (ko) 2005-11-23 2007-05-22 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
JP5385614B2 (ja) * 2005-12-16 2014-01-08 三星ディスプレイ株式會社 光学素子およびその製造方法
JP2007258326A (ja) 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
KR101144557B1 (ko) * 2006-03-27 2012-05-11 엘지이노텍 주식회사 발광 다이오드 조명장치 및 그 제조방법
JP4946195B2 (ja) 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
CN101361203B (zh) 2006-10-13 2012-05-02 三洋电机株式会社 半导体发光元件、照明装置和半导体发光元件的制造方法
KR100856251B1 (ko) 2006-11-29 2008-09-03 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 제조방법
US7795054B2 (en) 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
US8053789B2 (en) 2006-12-28 2011-11-08 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
KR101272706B1 (ko) * 2006-12-28 2013-06-10 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
KR101165254B1 (ko) 2006-12-28 2012-07-19 서울옵토디바이스주식회사 다수의 절연층이 적층된 산란 중심을 구비하는 수직형 발광다이오드 및 그 제조방법
JP4770785B2 (ja) 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
JP5012187B2 (ja) 2007-05-09 2012-08-29 豊田合成株式会社 発光装置
JP5123573B2 (ja) 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP5278317B2 (ja) 2007-06-29 2013-09-04 豊田合成株式会社 発光ダイオードの製造方法
KR100910964B1 (ko) * 2007-08-09 2009-08-05 포항공과대학교 산학협력단 오믹 전극 및 이의 형성 방법
KR101371511B1 (ko) 2007-10-04 2014-03-11 엘지이노텍 주식회사 수직형 발광 소자
KR101449005B1 (ko) 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US20090141502A1 (en) 2007-11-30 2009-06-04 The Regents Of The University Of California Light output enhanced gallium nitride based thin light emitting diode
JP2009212357A (ja) 2008-03-05 2009-09-17 Sharp Corp 窒化物系半導体発光素子とその製造方法
EP2257997A4 (en) 2008-03-25 2014-09-17 Lattice Power Jiangxi Corp SEMICONDUCTOR LIGHT ARRANGEMENT WITH DOUBLE-SIDED PASSIVATION
KR101438818B1 (ko) 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
KR100974776B1 (ko) * 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR100969126B1 (ko) 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
JP5021693B2 (ja) 2009-04-14 2012-09-12 スタンレー電気株式会社 半導体発光素子
KR101072034B1 (ko) 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101183699A (zh) * 2000-06-30 2008-05-21 株式会社东芝 半导体发光元件

Also Published As

Publication number Publication date
EP2312654B1 (en) 2018-12-26
EP2312654A3 (en) 2014-01-29
JP2011086910A (ja) 2011-04-28
US20110089451A1 (en) 2011-04-21
EP2312654A2 (en) 2011-04-20
CN102044609A (zh) 2011-05-04
TW201114064A (en) 2011-04-16
KR101014013B1 (ko) 2011-02-10
US8772803B2 (en) 2014-07-08
TWI514625B (zh) 2015-12-21

Similar Documents

Publication Publication Date Title
CN102044613B (zh) 半导体发光器件及其制造方法
CN102044609B (zh) 半导体发光器件及其制造方法
CN102044611B (zh) 半导体发光器件及其制造方法
EP2518782B1 (en) Light emitting device and light emitting device package
CN101834246B (zh) 发光器件、制造发光器件的方法以及发光装置
CN101807638B (zh) 半导体发光器件
CN101740701B (zh) 半导体发光器件
KR101500027B1 (ko) 반도체 발광소자
CN104868031A (zh) 一种发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210824

Address after: 168 Changsheng North Road, Taicang City, Suzhou, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right