CN102044613B - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN102044613B
CN102044613B CN201010250596.2A CN201010250596A CN102044613B CN 102044613 B CN102044613 B CN 102044613B CN 201010250596 A CN201010250596 A CN 201010250596A CN 102044613 B CN102044613 B CN 102044613B
Authority
CN
China
Prior art keywords
layer
light emitting
emitting semiconductor
reflector
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010250596.2A
Other languages
English (en)
Other versions
CN102044613A (zh
Inventor
丁焕熙
李尚烈
宋俊午
文智炯
崔光基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Priority to CN201210274146.6A priority Critical patent/CN102820399B/zh
Publication of CN102044613A publication Critical patent/CN102044613A/zh
Application granted granted Critical
Publication of CN102044613B publication Critical patent/CN102044613B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Abstract

本发明提供一种半导体发光器件及其制造方法。所述半导体发光器件可包括：发光结构、电极、反射层、导电支撑构件和沟道层。所述发光结构可包括多个化合物半导体层。所述电极可设置在所述化合物半导体层之上。所述反射层可设置在所述化合物半导体层之下。所述导电支撑构件可设置在所述反射层之下。所述沟道层可沿所述化合物半导体层的底部边缘设置。

Description

半导体发光器件及其制造方法
技术领域
本文公开一种半导体发光器件及其制造方法。
背景技术
半导体发光器件及其制造方法是已知的。然而，它们存在各种缺点。
发明内容
本发明涉及如下所述的半导体发光器件。
1.一种半导体发光器件，包括：
导电支撑构件；
设置在所述导电支撑构件上的反射层；
设置在所述反射层上并与其接触的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的有源层和设置在所述有源层上的第二导电型半导体层；
设置在所述发光结构上的电极；和
沿所述发光结构的底部边缘设置的沟道层。
2.根据1所述的半导体发光器件，其中所述反射层与所述发光结构的底表面欧姆接触并包括反射性金属。
3.根据1所述的半导体发光器件，其中所述沟道层的内侧端与所述反射层的外侧端接触。
4.根据1所述的半导体发光器件，其中所述反射层延伸为部分位于所述沟道层的底表面之下。
5.根据4所述的半导体发光器件，其中所述反射层形成于所述沟道层的部分底表面之下，直至小于所述沟道层的宽度的约80％的宽度。
6.根据1所述的半导体发光器件，还包括与所述沟道层的底表面接触的盖层。
7.根据6所述的半导体发光器件，其中所述反射层延伸为部分位于所述盖层的底表面之下。
8.根据6所述的半导体发光器件，其中所述反射层延伸为位于所述盖层的整个底表面之下。
9.根据6所述的半导体发光器件，其中所述盖层的内侧端形成为与所述沟道层的内侧端对应。
10.根据6所述的半导体发光器件，其中所述盖层的内侧端与所述发光结构的底表面接触。
11.根据6所述的半导体发光器件，其中所述盖层由选自Ti、Ni、Pt、Pd、Cu、Al、Ir和Rh中的至少一种形成。
12.根据1所述的半导体发光器件，还包括与所述电极对应的电流阻挡层。
13.根据12所述的半导体发光器件，其中所述电流阻挡层形成于所述反射层和所述导电支撑构件中之一上。
14.根据12所述的半导体发光器件，其中所述电流阻挡层由选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。
15.根据1所述的半导体发光器件，还包括在所述反射层和所述导电支撑构件之间的粘合层。
16.根据1所述的半导体发光器件，其中所述沟道层包括透明氮化物、透明氧化物或透明绝缘材料中的至少一种。
17.根据1所述的半导体发光器件，其中所述沟道层由选自ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。
18.根据1所述的半导体发光器件，还包括沿所述发光结构的外边缘设置的绝缘层。
19.根据1所述的半导体发光器件，还包括在所述发光结构上形成的粗糙图案。
20.根据1所述的半导体发光器件，包括在所述沟道层的顶表面或底表面的至少之一中形成的粗糙图案。
21.根据1所述的半导体发光器件，其中粗糙图案形成于所述沟道层的底表面中，并且所述粗糙图案形成为具有等于或者小于所述沟道层厚度的厚度。
22.根据1所述的半导体发光器件，其中粗糙图案形成于所述沟道层的顶表面中，并且所述粗糙图案的内侧部与所述发光结构的底部外侧部接触。
23.根据1所述的半导体发光器件，其中粗糙图案形成于所述沟道层或所述反射层的至少之一的表面中，并且所述粗糙图案包括锯齿波图案、方波图案、凹凸图案或条带图案中的至少一种。
24.根据1所述的半导体发光器件，其中所述发光结构包括利用第III-V族化合物半导体的P-N结、N-P结、P-N-P结和N-P-N结中的至少一种。
25.一种半导体发光器件，包括：
导电支撑构件；
设置在所述导电支撑构件上的反射层；
设置在所述反射层上的欧姆层；
设置在所述欧姆层上并与其接触的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的有源层和设置在所述有源层上的第二导电型半导体层；
设置在所述发光结构上的电极；和
沿所述发光结构的底部边缘设置的沟道层。
26.根据25所述的半导体发光器件，其中所述欧姆层延伸为部分位于所述沟道层的底表面之下。
27.根据25所述的半导体发光器件，其中所述欧姆层延伸为位于所述沟道层的整个底表面之下。
28.根据27所述的半导体发光器件，其中所述反射层延伸为部分位于所述欧姆层的底表面之下。
29.根据27所述的半导体发光器件，其中所述反射层延伸为位于所述欧姆层的整个底表面之下。
30.根据25所述的半导体发光器件，还包括设置在所述沟道层下的盖层，其中所述盖层形成于所述欧姆层和所述反射层之间。
31.根据30所述的半导体发光器件，其中所述盖层的内侧端向上延伸朝向所述发光结构。
32.根据30所述的半导体发光器件，其中所述盖层的一部分与所述沟道层的底表面接触，并且所述盖层的一部分与所述欧姆层接触。
33.根据30所述的半导体发光器件，其中所述反射层延伸为部分位于所述盖层的底表面之下。
34.根据30所述的半导体发光器件，其中所述反射层延伸为位于所述盖层的整个底表面之下。
35.根据25所述的半导体发光器件，其中所述欧姆层由选自ITO、IZO、IZTO、IAZO、IGZO、AZO、GZO及其组合中的导电氧化物材料形成。
36.根据25所述的半导体发光器件，还包括在所述欧姆层中形成的粗糙图案。
附图说明
下面将参照附图详细描述实施方案，附图中相同的附图标记表示相同的元件，并且其中：
图1是根据一个实施方案的半导体发光器件的截面图；
图1A是根据另一实施方案的半导体发光器件的截面图；
图2是沿图1的线II-II截取的半导体发光器件的截面图；
图3至13是示出根据一个实施方案的半导体发光器件的制造方法的截面图；
图14是根据另一实施方案的半导体发光器件的截面图；
图15是根据另一实施方案的半导体发光器件的截面图；
图16是根据另一实施方案的半导体发光器件的截面图；
图17是根据另一实施方案的半导体发光器件的截面图；
图18是沿图17的线XVIII-XVIII截取的半导体发光器件的截面图；
图19是示出图18的半导体发光器件的一个修改方案的截面图；
图20是根据另一实施方案的半导体发光器件的截面图；
图21是根据另一实施方案的半导体发光器件的截面图；
图22是根据另一实施方案的半导体发光器件的截面图；
图23是沿图22的线XXIII-XXIII截取的半导体发光器件的截面图；
图24是根据另一实施方案的半导体发光器件的截面图；
图25是根据另一实施方案的半导体发光器件的截面图；
图26是根据另一实施方案的半导体发光器件的截面图；
图27是根据另一实施方案的半导体发光器件的截面图；
图28是根据另一实施方案的半导体发光器件的截面图；
图29是根据另一实施方案的半导体发光器件的截面图；
图30是根据另一实施方案的半导体发光器件的截面图；
图31是根据另一实施方案的半导体发光器件的截面图；
图32是根据另一实施方案的半导体发光器件的截面图；
图33是根据另一实施方案的半导体发光器件的截面图；
图34至42是根据其它一些实施方案的半导体发光器件的截面图；和
图43是根据一个实施方案的发光器件封装的截面图。
具体实施方式
下面将详细参照实施方案，其实施例在附图中示出。在实施方案的说明中，应当理解，当层(或膜)、区域、图案或结构称为在衬底、层(或膜)、区域、垫、或图案“上/下”时，它可以直接在所述衬底、层(或膜)、区域、垫、或图案上/下，或者也可以存在中间层。此外，各层的“上”和“下”可参照附图。在附图中，为了清楚显示，可以将每个元件的尺寸放大，并且每个元件的尺寸可以与每个元件的实际尺寸不同。
在下文，将参照附图描述实施方案。在可能的情况下，相同的附图标记用于表示相同的元件。
由于其物理和化学特性，所以使用第III-V族氮化物半导体作为发光器件例如发光二极管(LED)和激光二极管(LD)的核心材料。第III-V族氮化物半导体的一个实例是组成式为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的氮化物半导体。
LED是一种用作光源的或使用化合物半导体的特性将电转化成光以变换信号的半导体器件。基于氮化物半导体的LED或LD广泛用于发光器件，并且作为光源用于各种产品，例如移动电话的键盘发光单元、电光板和照明装置。
图1是根据一个实施方案的半导体发光器件的截面图。图2是沿图1的线II-II截取的半导体发光器件的截面图；
参照图1和2，根据一个实施方案的半导体发光器件100可包括具有化合物半导体层的发光结构135、沟道层140、反射层150、粘合层160和导电支撑构件170。半导体发光器件100可利用化合物半导体例如第III-V族化合物半导体制成。半导体发光器件100可以发射可见光区域的光，例如蓝光、绿光和红光，并且可以发射紫外区域的光。半导体发光器件100的形状和结构可以在实施方案的技术范围内变化。
发光结构135可包括第一导电型半导体层110、有源层120和第二导电型半导体层130。第一导电型半导体层110可利用例如掺杂有第一导电型掺杂剂的第III-V族化合物半导体形成。例如，所述第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第一导电型半导体层110由N型半导体形成，则第一导电型掺杂剂可选自第V族元素。第一导电型半导体层110可形成为具有例如单层或多层结构；然而，实施方案不限于此。第一导电型半导体层110的顶表面可形成为具有用于光提取效率的光提取结构，例如粗糙图案112。此外，可形成透明电极层和绝缘层以用于电流扩散和光提取；然而，实施方案不限于此。
在第一导电型半导体层110上可设置电极115。电极115可以为例如垫或可包括与所述垫连接的分支型金属图案；然而，实施方案不限于此。电极115的顶表面可形成为具有粗糙图案；然而，实施方案不限于此。
电极115可与第一导电型半导体层110的顶表面欧姆接触。电极115可通过利用选自Cr、Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Cu和Au中的一种或更多种形成为例如单层或多层结构。考虑到与第一导电型半导体层110的欧姆接触、金属层之间的粘合力、反射特性和导电特性，电极115可由例如选自上述材料的至少一种形成。
在第一导电型半导体层110下可设置有源层120。有源层120可形成为具有例如单量子阱或多量子阱结构。有源层120可由例如第III-V族化合物半导体形成为具有周期性的阱层和势垒层。例如，有源层120可形成为具有InGaN阱层/GaN势垒层或InGaN阱层/AlGaN势垒层。
在有源层120上和/或下可形成导电覆层(clad layer)。例如，导电覆层可由基于AlGaN的半导体形成。
在有源层120下可设置第二导电型半导体层130。第二导电型半导体层130可利用例如掺杂有第二导电型掺杂剂的第III-V族化合物半导体形成。例如，所述第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第二导电型半导体层110由P型半导体形成，则第二导电型掺杂剂可选自第III族元素。第二导电型半导体层130可形成为具有例如单层或多层结构；然而，实施方案不限于此。
发光结构135还可以包括：设置在第二导电型半导体层130下的第三导电型半导体层134，其可以是第一导电类型，如图1A所示。第三导电型半导体层的极性可与第二导电型半导体层130的极性相反。此外，第一导电型半导体层110可以为P型半导体层，第二导电型半导体层130可以为N型半导体层。因此，发光结构135可包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。
在第二导电型半导体层130或第三导电型半导体层134下可设置沟道层140和反射层150。在下文，为了便于说明，假定第二导电型半导体层130设置为发光结构135的最底层。
反射层150可接触第二导电型半导体层130的底部内侧，沟道层140可接触第二导电型半导体层130的底部边缘。沟道层140可设置在沟道区105上。沟道区105可以为芯片间的边界区域，例如半导体发光器件的边缘区域。沟道层140的顶部外侧可暴露于外部，或者可以被绝缘层190覆盖。沟道层140的顶部内侧可接触第二导电型半导体层130的底部外侧。
沟道层140可以沿第二导电型半导体层130的底部边缘形成为例如圈、环或框图案。沟道层140可包括例如连续图案形状或不连续的图案形状。此外，沟道层140可形成于在制造工艺过程中辐照到沟道区上的激光束的路径上。
沟道层140可由例如氧化物、氮化物或绝缘材料中的至少一种形成。例如，沟道层140可由选自ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。
沟道层140可防止出现电短路，甚至在发光结构135的外壁暴露于湿气时也是如此，由此使发光器件耐受高湿度。当沟道层140由透明材料形成时，在激光划片过程中辐照的激光束可以透过，由此防止金属材料在沟道区105中因激光辐照而碎裂。因此，可以防止发光结构135的侧壁中产生层间短路。
沟道层140可在反射层150和发光结构135的每层110/120/130的外壁之间提供预定间隔。沟道层140可形成为约0.02μm至约5μm的厚度。沟道层140的厚度可根据芯片尺寸变化。
反射层150可与第二导电型半导体层130的底表面欧姆接触，并且可包括反射金属。反射层150可包括例如用于镀覆工艺的籽金属(seedmetal)。因此，反射层150可选择性地包括欧姆层、籽层和/或反射层；然而，实施方案不限于此。
反射层150可延伸至沟道层140的底表面，并且可以形成为与沟道层140的整个底表面接触。反射层150可形成为具有比发光结构135大的宽度和/或长度，由此有效地反射入射光。因此，可以改善光提取效率。
反射层150可通过利用选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的一种形成为例如单层或多层结构。反射层150可通过利用上述材料以及导电氧化物材料如IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO形成为例如多层结构。例如，反射层150可形成为例如IZO/Ni、AZO/Ag、IZO/Ag/Ni和AZO/Ag/Ni的结构。
在反射层150和第二导电型半导体层130之间的部分区域中可以形成电流阻挡层145。电流阻挡层145可由具有比反射层150低的导电率的非金属材料形成。例如，电流阻挡层145可由选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。在此，如果反射层150由Ag形成，则电流阻挡层145可由ITO、ZnO或SiO2形成。
电流阻挡层145可由与沟道层140相同或不同的材料形成。如果电流阻挡层145和沟道层140由相同的材料形成，则它们可以利用相同的工艺形成。
电流阻挡层145可形成为与电极115的位置和图案相对应。电流阻挡层145的尺寸可根据电流扩散的程度变化。
电流阻挡层145可设置成与电极115对应的结构，由此将电流扩散到芯片的整个区域中。此外，电流阻挡层145可以在反射层150和粘合层160之间的界面处形成，或者在第二导电型半导体层130和粘合层160之间的界面处形成；然而，实施方案不限于此。
粘合层160可形成为与反射层150的底面接触而不与沟道层140的底面接触。粘合层160可包括例如阻挡金属或接合金属。例如，粘合层160可由选自Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag和Ta中的至少一种形成。
在粘合层160下可设置导电支撑构件170。导电支撑构件170可以通过例如镀覆或片材粘合至反射层150而不形成粘合层160。
导电支撑构件170可以为利用例如铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)、或载体晶片(例如、Si、Ge、GaAs、ZnO、SiC、GaN和SiGe)形成的基础衬底。此外，导电支撑构件170可以不利用或可以利用导电片材形成。
发光结构135的外侧可以是倾斜的，并且可以在其上形成绝缘层190。绝缘层190可具有设置在沟道层140上的底部和设置在第一导电型半导体层110周围的顶部194。因此，绝缘层190可以与沟道层140紧密接触并可在发光结构135周围形成，由此防止在发光结构135的外表面上发生层间短路。
参照图2，沟道层140可以形成为芯片周围的带。沟道层140的内部区域C3和C4可以对应于半导体区域A1，沟道层140的外部区域C1和C2可以在半导体区域A1的外侧处暴露于芯片之外。沟道层140的内部区域140A可设置在半导体区域A1的一部分处。
反射层150的欧姆区A2可设置在半导体区域A1的内侧，并且反射层150的宽度D1可以小于半导体区域A1的宽度D2。欧姆区A2可形成为具有与发光区域对应的尺寸。
电流阻挡层145可形成为与半导体区域A1中的电极115的位置和图案对应。电流阻挡层145可设置在欧姆区A2和半导体区域A1的内侧。电流阻挡层145的尺寸B1可根据垫或电极图案变化。
图3至13是示出根据一个实施方案的半导体发光器件的制造方法的截面图。参照图3和4，可将衬底101加载于生长设备上，并且可以在其上形成例如层或图案形状的第II至VI族化合物半导体。生长设备可以为例如PVD(物理气相沉积)设备、CVD(化学气相沉积)设备、PLD(等离子体激光沉积)设备、双型热蒸发器、溅射设备和MOCVD(金属有机化学气相沉积)设备中的一种；然而，实施方案不限于此。
衬底101可由例如选自蓝宝石(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3、导电材料和GaAs中的至少一种形成。在衬底101的顶表面中可以形成粗糙图案。此外，在衬底101上可形成基于第II至VI族化合物半导体的层或图案，例如ZnO层(未示出)、缓冲层(未示出)和未掺杂的半导体层(未示出)中的至少一种。缓冲层或未掺杂的半导体层可利用例如第III-V族化合物半导体形成。缓冲层可降低与衬底101的晶格常数差，并且未掺杂的半导体层可由未掺杂的基于GaN的半导体形成。
在衬底101上可形成第一导电型半导体层110。在第一导电型半导体层110上可形成有源层120。在有源层120上可形成第二导电型半导体层130。
第一导电型半导体层110可利用例如掺杂有第一导电型掺杂剂的第III-V族化合物半导体形成。例如，第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第一导电型半导体层110由N型半导体形成，则第一导电型掺杂剂可选自第V族元素。第一导电型半导体层110可形成为具有例如单层或多层结构；然而，实施方案不限于此。
在第一导电型半导体层110上可形成有源层120。有源层120可形成为具有例如单量子阱或多量子阱结构。有源层120可由例如第III-V族化合物半导体形成以具有周期性的阱层和势垒层，例如，周期性的InGaN阱层/GaN势垒层或InGaN阱层/AlGaN势垒层。
在有源层120的上和/或下可形成导电覆层。例如，导电覆层可由基于AlGaN的半导体形成。
在有源层120上可形成第二导电型半导体层130。第二导电型半导体层130可利用例如掺杂有第二导电型掺杂剂的第III-V族化合物半导体形成。例如，第III-V族化合物半导体可包括选自GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种。例如，如果第二导电型半导体层110由P型半导体形成，则第二导电型掺杂剂可选自第III族元素。第二导电型半导体层130可形成为具有例如单层或多层结构；然而，实施方案不限于此。
第一导电型半导体层110、有源层120和第二导电型半导体层130可以构成发光结构135。此外，在第二导电型半导体层130上可形成第三导电型半导体层134，例如N型半导体层。因此，发光结构135可形成为包括N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。
在每个芯片边界区域(沟道区域)中可以形成沟道层140。沟道层140可通过利用例如掩模图案在每个芯片区域周围形成。沟道层140可形成为例如圈、环或框图案。沟道层140可由例如氧化物、氮化物或绝缘材料中的至少一种形成。例如，沟道层140可由选自ITO(铟锡氧化物)、IZO(铟锌氧化物)、IZTO(铟锌锡氧化物)、IAZO(铟铝锌氧化物)、IGZO(铟镓锌氧化物)、IGTO(铟镓锡氧化物)、AZO(铝锌氧化物)、ATO(锑锡氧化物)、GZO(镓锌氧化物)、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。
例如，沟道层140可利用例如光刻工艺形成。沟道层140可利用例如溅射工艺或沉积工艺由上述材料形成。如果沟道层140由导电氧化物材料形成，则其可用作电流扩散或注入层。
参照图4至6，在第二导电型半导体层130上可形成电流阻挡层145。电流阻挡层145可利用例如掩模图案形成。电流阻挡层145可由与沟道层140相同的材料或不同的材料形成。形成顺序可根据该材料差异而变化。例如，如果沟道层140和电流阻挡层145由相同的材料形成，则它们可以利用同一工艺形成。
电流阻挡层145可由具有比半导体层的导电率低的材料形成，或者可形成为具有比半导体层低的导电率。例如，电流阻挡层145可由选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2中的至少一种形成。电流阻挡层145可通过例如利用掩模图案形成于期望的区域中。电流阻挡层145可形成为与用于电极115的区域位置和图案对应。电流阻挡层145可形成为与电极图案相同的形状；然而，实施方案不限于此。
电流阻挡层145可形成为与垫的位置和/或电极图案对应。电流阻挡层145可设置在反射层150内侧。因此，与相邻区域相比，电流阻挡层145可几乎没有电流流过其中，由此使得可以以扩散的方式供给电流。电流阻挡层145可形成为例如多边形或圆形图案，或者可以不形成。
参照图5和7，在第二导电型半导体层130上可形成反射层150以与第二导电型半导体层130欧姆接触。在第二导电型半导体层130和电流阻挡层145上可形成反射层150以降低接触电阻。
反射层150可通过利用选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf及其组合中的至少一种形成为例如单层或多层结构。此外，反射层150可以通过利用上述材料和导电氧化物材料如IZO、IZTO、IAZO、IGZO、IGTO、AZO和ATO形成为多层结构。例如，反射层150可由IZO/Ni、AZO/Ag、IZO/Ag/Ni或AZO/Ag/Ni形成。例如，反射层150可利用E束(电子束)工艺或溅射工艺形成；然而，实施方案不限于此。
例如，反射层150可形成为具有第一粘合层/反射层/第二粘合层/籽层的堆叠结构。第一和第二粘合层可包含Ni，反射层可包含Ag，籽层可包含Cu。第一粘合层可形成为小于几纳米的厚度，反射层可形成为小于几百纳米的厚度，第二粘合层可形成为小于几十纳米的厚度，籽层可形成为小于1μm的厚度；然而，实施方案不限于此。
反射层150可形成为覆盖直至沟道层140的底部。反射层150可用作电极，这是因为它可以由反射性金属形成。此外，反射层150和其上的金属材料可用作电极。
参照图7和8，在反射层150上可形成粘合层160。粘合层160可包括阻挡金属或接合金属。例如，粘合层160可由选自Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag和Ta中的至少一种形成。
在粘合层160上可形成导电支撑构件170。导电支撑构件170可以为利用例如铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)、或载体晶片(例如Si、Ge、GaAs、ZnO、SiC、GaN和SiGe)形成的基础衬底。导电支撑构件170可以接合至粘合层160，可由镀敷层形成，或者可以通过导电片材粘合。在一个实施方案中，可以不形成粘合层160。在该情况下，导电支撑构件170可形成于反射层150上。
参照图9和10，导电支撑构件170可翻转变成基底，并将发光结构135上的衬底101移除。例如，衬底101可以利用例如激光剥离(LLO)工艺移除。LLO工艺可将预定波长的激光束辐照到衬底101上以移除衬底101。在此，如果在衬底101和第一导电型半导体层110之间存在另一半导体层(例如，缓冲层)或气隙，则可以利用湿蚀刻剂移除衬底101。
可以对移除衬底101的第一导电型半导体层110的表面实施基于ICP/RIE(感应耦合等离子体/反应性离子蚀刻)的抛光工艺。
参照图10和11，可以利用例如隔离蚀刻工艺移除发光结构135的沟道区105。也就是说，可以对芯片间边界区域实施隔离蚀刻工艺。通过隔离蚀刻工艺，沟道层140可暴露于沟道区105并且发光结构135的侧面可以是倾斜的。
如果沟道层140由透明材料形成，则在隔离蚀刻工艺或激光划片工艺中辐照的激光束可以透过其中，由此抑制下方的金属材料(例如，反射层150、粘合层160和导电支撑构件170的材料)在激光辐照方向上碎裂或突出。沟道层140可透过激光束，由此使得能够防止激光束在沟道区105中产生金属碎片，并且保护发光结构135的每层的外壁。
随后，可以对第一导电型半导体层110的顶表面实施蚀刻工艺以在其上形成粗糙图案。粗糙图案可改善光提取效率。
参照图12和13，在发光结构135周围可形成绝缘层190，其中底部可形成于沟道层140上，顶部194可形成于第一导电型半导体层110的顶表面周围。绝缘层190可形成于发光结构135周围，由此能够防止层110、120和130之间短路。此外，绝缘层190和沟道层140可防止湿气渗入芯片中。
在第一导电型半导体层110上可形成电极115。电极115可形成为预定图案。绝缘层190和电极115的形成可以在芯片分离之前或之后实施；然而，实施方案不限于此。电极115可形成为与电流阻挡层145的位置对应，并且在电极115的顶表面中可形成粗糙图案；然而，实施方案不限于此。
在下文，通过芯片边界可以将所得结构分离成单独的芯片单元。芯片分离可以通过例如激光或断裂工艺来进行。沿图13的线II-II截取的截面图与图2的相同。
图14是根据另一实施方案的半导体发光器件的截面图。在描述图14的实施方案时，与图1实施方案重叠的重复说明已被省略。
参照图14，半导体发光器件100A可包括设置在第二导电型半导体层130下的沟道层140、电流阻挡层145和反射层151。沟道层140、电流阻挡层145和反射层151可形成为彼此不交叠。
在沟道层140、反射层151和电流阻挡层145下可形成粘合层160和/或导电支撑构件170。粘合层160可接触沟道层140、反射层151和电流阻挡层145的底部。沟道层140可以在粘合层160和发光结构135的外侧或外壁之间提供预定间隔。反射层151可以在沟道层140内部区域中与第二导电型半导体层130欧姆接触。电流阻挡层145可在反射层151中形成为与电极115对应的图案。反射层151可仅在欧姆接触区中形成，使得欧姆接触区和反射区可形成为具有相同的尺寸。
图15是根据另一实施方案的半导体发光器件的截面图。在描述图15的实施方案时，与图1实施方案重叠的重复说明已被省略。
参照图15，半导体发光器件100B可以具有在发光结构135下的反射层152和沟道层140的改变粘合结构。反射层152的外侧端152A可与沟道层140的内侧端140A交叠预定的量或距离(或宽度)D3。此外，反射层152的外侧端152A可与芯片的外壁间隔开预定距离D2。因此，它可以不在芯片的外壁处暴露出，由此使得能够克服在芯片外壁处剥落的问题。
反射层152与沟道层140底部的交叠距离D3可以小于沟道层140的底部宽度(D2+D3)的约80％。因为反射层152的交叠距离减小，所以可以减少因反射层152的材料引起的粘合力降低的问题。例如，如果沟道层140的宽度(D2+D3)为约75μm，则交叠距离D3可以小于约6μm。
图16是根据另一实施方案的半导体发光器件的截面图。在描述图16的实施方案时，与图1实施方案重叠的重复说明已被省略。
参照图16，半导体发光器件100C可以具有沟道区105中的沟道层141和盖层(capping layer)155的堆叠结构。沟道层141的内侧可与第二导电型半导体层130的底部接触，沟道层141的外侧可暴露于芯片的外部。在该实施方案中，沟道层141可由例如基于氧化物的材料形成。例如，沟道层141可由选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、SiO2、SiOx、Al2O3和TiO2中的至少一种形成。
盖层155可由例如与氧化物具有良好粘合力的金属如选自Ti、Ni、Pt、Pd、Cu、Al、Ir和Rh中的至少一种形成。也就是说，盖层155可以为例如利用上述材料的单层或多层粘合层，其可以增加金属和氧化物材料之间的粘合力，由此减少在芯片外壁处剥落的问题。盖层155可形成为小于几百纳米的厚度。盖层155可利用例如电子束沉积工艺或溅射工艺形成；然而，实施方案不限于此。
盖层155可形成于反射层150和沟道层141的底表面之间以增加反射层150的粘合力，由此减少在芯片外壁处剥落的问题。
图17是根据另一实施方案的半导体发光器件的截面图。图18是沿图17的线XVIII-XVIII截取的截面图。在描述图17的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图17和18，半导体发光器件100D可具有环绕沟道层141底部边缘的盖层155。沟道层141可以在发光结构135的底部外侧处形成，盖层155可设置在沟道层141下。沟道层141可形成为例如沿芯片具有预定宽度的环状或带状图案。盖层155可形成于沟道层141的底表面和内表面中。如图18所示，盖层155的内侧端155A可沿反射层150和沟道层141之间的区域形成为例如环状或带状图案。在图18中，′E1′代表半导体区域。
第二导电型半导体层130可接触反射层150、沟道层141、电流阻挡层145和盖层155。因此，第二导电型半导体层130可由芯片外侧的沟道层141保护，并且可以通过芯片内侧的反射层150和盖层155供给有电流。
图19是图18的修改方案。参照图17和19，盖层155的端部155B可形成为具有多个图案(不是单个图案)。也就是说，盖层155的端部155B可以以规则的间隔或不规则的间隔分开以粗糙结构接触第二导电型半导体层130的底表面。这种粘合结构可以增加盖层155和反射层150与沟道层141的粘合力。部分或全部盖层155可形成为具有多个图案。
图20是根据另一实施方案的半导体发光器件的截面图。在描述图20的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图20，半导体发光器件100E可具有设置于沟道区105中的沟道层141、盖层155和反射层150的改进粘合结构。反射层150可形成为比图16的反射层窄。反射层150的外侧端152可与盖层155的内侧端143的底部交叠预定的量或距离(或宽度)D5。交叠距离D5可以小于盖层155的宽度(D4+D5)的约80％，反射层150的外侧端可与芯片的外壁间隔开预定距离D4。盖层155可形成于沟道层141下以具有与沟道层144相同的宽度(D4+D5)，或者可以形成为比沟道层141窄。
图21是根据另一实施方案的半导体发光器件的截面图。在描述图21的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图21，半导体发光器件100F可包括形成于发光结构135底部周围的沟道层141、盖层155和反射层150。沟道层141的内侧顶表面可与第二导电型半导体层130的底表面接触，沟道层141的底表面和内侧表面可利用盖层155覆盖。盖层155的内侧端155A可与第二导电型半导体层130的底表面接触以供给电流。反射层150的外侧或外边缘可与盖层155接触而可以不与沟道层141接触，由此改善对反射层150外侧的粘合力。
此外，反射层150的端部152可设置为与盖层155的底部交叠预定距离D6。在此处，交叠距离D6可以小于沟道层141宽度的约80％。因为反射层150的端部152可设置为与盖层155的底部交叠，所以可以增加反射层150的端部152的粘合力。
图22是根据另一实施方案的半导体发光器件的截面图。在描述图22的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图22，半导体发光器件200可包括发光结构135、沟道层240、电流阻挡层245、反射层250、粘合层260、导电支撑构件270和欧姆层280。沟道层240可设置在第二导电型半导体层130的底部周围，欧姆层280和电流阻挡层245可设置在第二导电型半导体层130内侧。沟道层240可以与图1实施方案的相同。电流阻挡层245可形成于第二导电型半导体层130和欧姆层280之间以扩散电流。
欧姆层280可形成于反射层250和发光结构135的第二导电型半导体层130之间。欧姆层280可由例如选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO及其组合中的导电氧化物材料形成。也就是说，欧姆层280可与第二导电型半导体层130的底部表面接触。欧姆层280可利用例如溅射工艺(例如，射频磁控溅射)或沉积工艺形成；然而，实施方案不限于此。欧姆层280可形成为小于几个纳米的厚度；然而，实施方案不限于此。
欧姆层280可与沟道层240、第二导电型半导体层130和电流阻挡层245的底面接触，以对第二导电型半导体层130供给通过粘合层260施加的电流。例如，反射层250可形成为具有第一粘合层/反射层/第二粘合层/籽层的堆叠结构。第一和第二粘合层可包含Ni，反射层可包含Ag，籽层可包含Cu。第一粘合层可形成为小于几纳米的厚度，反射层可形成为小于几百纳米的厚度，第二粘合层可形成为小于几十纳米的厚度，籽层可形成为小于1μm的厚度；然而，实施方案不限于此。
图23是沿图22的线XXIII-XXIII截取的截面图。参照图23，沟道层240的内侧区域240A可设置在半导体区域A1的外侧，欧姆层280的欧姆区A4和电流阻挡层245的区域可设置在半导体区域A1内侧。半导体区域A1的宽度D12可比欧姆层280的宽度D11大。沟道层240的内侧区域和外侧区域的距离D14和D13可以彼此相同或不同；然而，实施方案不限于此。
图24是根据另一实施方案的半导体发光器件的截面图。在描述图24的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图24，半导体发光器件201可具有改进的反射层250。反射层250可以只设置在欧姆层280的非沟道区105的区域中(也就是说，只在欧姆区域中)以反射入射光。反射层250的外侧端251可以不暴露于芯片外部。
图25是根据另一实施方案的半导体发光器件的截面图。在描述图25的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图25，半导体发光器件201A可具有形成为与发光结构135的底部欧姆接触的基于导电氧化物的欧姆层280，以及在发光结构135外侧处形成的透明沟道层240。
反射层250的端部251可形成为与沟道区105交叠预定距离D16。在此处，交叠距离D16可以小于沟道层240的底部宽度(D15+D16)的约80％。也就是说，如图24和26所示，部分或整个反射层250可与沟道层240区域下的欧姆层280接触。
图26是根据另一实施方案的半导体发光器件的截面图。在描述图26的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图26，半导体发光器件202可具有形成为与发光结构135的底部欧姆接触的基于导电氧化物的欧姆层280，以及形成于发光结构135外侧处的透明沟道层240。反射层250可形成于欧姆层280下，盖层255可形成于欧姆层280和反射层250之间。
盖层255可由例如与氧化物具有良好粘合力的金属如选自Ti、Ni、Pt、Pd、Cu、Al、Ir和Rh中的一种或更多种形成。也就是说，盖层255可以为例如利用上述材料的单层或多层粘合层，其可以增加金属和氧化物材料之间的粘合力，由此减少芯片外壁处剥落的问题。
盖层255可形成于欧姆层240的外侧底表面和反射层250的外侧顶表面之间以增加反射层250与外侧的粘合力，由此减少芯片外壁处的层间剥落问题。反射层250的外侧可形成为沿盖层255的底表面延伸至芯片的外侧。
图27是根据另一实施方案的半导体发光器件的截面图。在描述图27的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图27，半导体发光器件203可包括：形成于沟道层240下的欧姆层280、形成于欧姆层280下的盖层255、以及形成于沟道区105中的盖层255下的反射层250。盖层255可在欧姆层280的外边缘周围形成以减少和反射层250的接触面积。欧姆层280可由例如导电氧化物材料形成。盖层255可形成于欧姆层280和反射层250之间的外侧沟道区105中。盖层255可由例如与氧化物材料具有良好粘合力的金属形成。
盖层255的内侧端255A可形成为延伸至欧姆层280的欧姆接触区的部分。在此处，欧姆层280的外侧可覆盖沟道层240的边缘，并且盖层255可延伸至欧姆层280的相对于沟道层240的覆盖区域。
图28是根据另一实施方案的半导体发光器件的截面图。在描述图28的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图28，半导体发光器件204可具有沟道层240、盖层255和沟道区105中设置在沟道层240下的欧姆层280的外侧端281的堆叠结构。欧姆层280的外侧端281可延伸至沟道层240的内侧底部侧，并且可以不暴露于芯片的外侧。盖层255可形成于沟道层240的底部外侧下和欧姆层280的外侧端下。盖层255可与欧姆层280和沟道层240的底部接触，由此改善反射层250的粘合力。
图29是根据另一实施方案的半导体发光器件的截面图。在描述图29的实施方案时，与上述实施方案重叠的重复说明已被省略。
参照图29，半导体发光器件204A可具有与图28的半导体发光器件相比改变的沟道区105的盖层255。盖层255可形成于沟道层240的底部外侧下和欧姆层280的外侧端281下，并且其内侧端255A可形成为延伸至欧姆层280的欧姆接触区域的部分。欧姆层280的欧姆接触区可以为与第二导电型半导体层130接触的区域，并且欧姆层280可设置在盖层255的端255A和第二导电型半导体层130之间。
反射层250可接触盖层255的底部，并且可以暴露于芯片的外壁处。盖层255可接触欧姆层280和沟道层240的外侧底部，由此改善反射层250的粘合力。
图30是根据另一实施方案的半导体发光器件的截面图。在描述图30的实施方案时，与图29的实施方案重叠的重复说明已被省略。
参照图30，半导体发光器件205可包括形成于沟道层240底表面处的欧姆层280、形成于欧姆层280外侧下的盖层255和形成于盖层255底部的一部分处的反射层250。反射层250的端部250A可延伸至盖层255的底部内侧，并且可以不暴露于芯片的外壁处。因此，可以防止反射层250的端部250A中的粘合力降低。
图31是根据另一实施方案的半导体发光器件的截面图。在描述图31的实施方案时，与图30的实施方案重叠的重复说明已被省略。
参照图31，半导体发光器件205A可包括形成于沟道层240底表面处的欧姆层280、形成于欧姆层280外侧下的盖层255和延伸至盖层255的底部内侧的反射层250。反射层250可形成于欧姆层280下。反射层250的端部250A可延伸至盖层255的底部内侧，并且可以不暴露于芯片的外壁处。因此，可以防止反射层250的端部250A中的粘合力降低。
盖层255的内侧端255A可以形成为延伸至欧姆层280的欧姆接触区以增加欧姆层280和反射层250之间的接触面积。反射层250的端部250A可设置为与沟道层240的底部交叠，并且可形成为具有小于沟道层240宽度的约80％的宽度。
图32是根据另一实施方案的半导体发光器件的截面图。在描述图32的实施方案时，与图31的实施方案重叠的重复说明已被省略。
参照图32，半导体发光器件206可包括形成于发光结构135外侧下的沟道层240、形成于第二导电型半导体层130下和沟道层240内侧的欧姆层280、以及形成于沟道层240外侧下和欧姆层280外侧下的盖层255。反射层250可形成于欧姆层280下和盖层255内侧。
反射层250可延伸至盖层255的内侧底部。延伸部250A可具有与沟道层240交叠的区域，并且交叠区域的宽度可以小于沟道层240的底部宽度的约80％。
粘合层260和反射层250外侧可与盖层255的底部接触，由此改善反射层250和粘合层260的粘合力。
图33是根据另一实施方案的半导体发光器件的截面图。在描述图33的实施方案时，与图32的实施方案重叠的重复说明已被省略。
参照图33，半导体发光器件206A可包括形成于发光结构135外侧下的沟道层240、形成于第二导电型半导体层130下和沟道层240内侧的欧姆层280、以及形成于沟道层240外侧下和欧姆层280外侧281下的盖层255。反射层250可形成于欧姆层280下和盖层255内侧。
反射层250可延伸至盖层255的内侧底部。延伸部250A可具有与沟道层240在空间上交叠的区域，并且交叠区域的宽度可以小于沟道层240的底部宽度的约80％。
粘合层260和反射层250外侧可与盖层255的底部接触，由此改善反射层250和粘合层260的粘合力。
盖层255的端部255A可延伸至欧姆层280的欧姆接触区以减少反射层250和所述欧姆层280之间的接触面积。因此，盖层255可改善反射层250、欧姆层280和粘合层260之间的粘合力。
图34至42是根据其它一些实施方案的半导体发光器件的截面图。在描述图34的实施方案时，与图1的实施方案重叠的重复说明已被省略。
参照图34，在半导体发光器件100G中，粗糙图案P1和P2形成于沟道层140的顶表面和底表面上以随接触面积的增加而增加粘合力。沟道层140的顶部粗糙图案P1与第二导电型半导体层130接触，沟道层140的底部粗糙图案P2与反射层150的顶表面接触。因此，可以改善第二导电型半导体层130和反射层150之间的接触面积和粘合力。沟道层140的顶部和底部粗糙图案P1和P2可以改变通过表面的光输出/输入的临界角。
粗糙图案P1和P2可具有例如棱镜、条带、凹凸或三角形截面形状，其可以在本发明构思的技术范围内变化。顶部粗糙图案P1可通过例如将第二导电型半导体层130的底表面蚀刻成图案形状来形成。底部粗糙图案P2可通过例如蚀刻沟道层140的底表面来形成。
在描述图35的实施方案时，与图1和34的实施方案重叠的重复描述已被省略。参照图35，在半导体发光器件100H中，粗糙图案P2可形成于沟道层140的底表面上以随与反射层150的接触面积的增加而增加粘合力。沟道层140的粗糙图案P2可以改变通过表面光的输出/输入的临界角。
在描述图36的实施方案时，与图1和34的实施方案重叠的重复描述已被省略。参照图36，在半导体发光器件100I中，粗糙图案P2可形成于反射层150的外侧顶表面和/或底表面上以随与靠近反射层150的沟道层140和粘合层160的接触面积增加而增加粘合力。沟道层140的顶部粗糙图案P2可以改变通过表面光的输出/输入的临界角，底部粗糙图案P3可以改善与粘合层160的粘合力。
在描述图37的实施方案时，与图1和34的实施方案重叠的重复描述已被省略。参照图37，在半导体发光器件100J中，可以蚀刻沟道层140A的底部以形成锯齿波形粗糙图案，并且反射层150的外侧150A可形成为沿沟道层140的底表面具有凹凸粗糙图案。在此处，蚀刻深度可以等于大约沟道层140A的厚度，并且蚀刻角度可以是倾斜的或垂直的。
在描述图38的实施方案时，与图1和34的实施方案重叠的重复描述已被省略。参照图38，在半导体发光器件100M中，可以蚀刻沟道层140的底部以形成凹凸形或方波形粗糙图案P5，并且反射层150的外侧可形成为沿沟道层140的底表面具有凹凸形或方波形粗糙图案P6。在此处，蚀刻深度可以小于沟道层140的厚度，并且蚀刻形状可以是多边形或半球形。
在描述图39的实施方案时，与图1和34的实施方案重叠的重复描述已被省略。参照图39，在半导体发光器件100N中，可以蚀刻沟道层140B的底部以形成凹凸形或方波形粗糙图案P7，并且反射层150的外侧150B可形成为沿沟道层140B的底表面具有凹凸形或方波形粗糙图案。因此，可以将沟道层140B分割成多个区域；然而，实施方案不限于此。蚀刻深度可以小于沟道层140B的厚度，并且蚀刻形状可以是多边形或半球形，凹形间隔和/或凸形间隔可以彼此相等或不同。
在描述图40的实施方案时，与图22的实施方案重叠的重复描述已被省略。参照图40，在半导体发光器件207中，可以蚀刻沟道层240A的底部以形成粗糙图案P8，并且欧姆层280的外侧可形成为沿粗糙图案P8具有粗糙图案。粗糙图案P8可以增加相邻两层之间的接触面积以改善粘合力。
在描述图41的实施方案时，与图22的实施方案重叠的重复描述已被省略。参照图41，在半导体发光器件207A中，可以蚀刻沟道层240的底部以形成锯齿波形粗糙图案，并且欧姆层280的外侧280A可形成为沿沟道层240的底表面具有粗糙图案。蚀刻深度可以小于沟道层140A的厚度，并且蚀刻角度可以是倾斜的或垂直的。
在描述图42的实施方案时，与图22的实施方案重叠的重复描述已被省略。参照图42，在半导体发光器件207B中，粗糙图案P11和P12可形成于沟道层240的顶表面和底表面上。沟道层140的顶部粗糙图案P11可与第二导电型半导体层130的底部外侧接触，沟道层140的底部粗糙图案P12可与欧姆层280的顶表面接触。因此，可以改善第二导电型半导体层130和欧姆层280之间的接触面积和粘合力。
粗糙图案P11和P12可具有例如棱镜、条带、凹凸和锯齿波(例如，三角形截面)形状，其可以在本发明构思的技术范围内变化。顶部粗糙图案P11可通过例如将第二导电型半导体层130的底表面蚀刻成图案形状来形成。底部粗糙图案P12可通过例如蚀刻沟道层240的底表面来形成。反射层250的外侧底表面可具有由欧姆层280导致的粗糙图案P13，由此改变输入/输出光的临界角。反射层250和沟道层240的粗糙图案P12和P13可形成于上每个层的部分或整个表面上。
图43是包括根据一个实施方案的发光器件封装的截面图。参照图43，根据一个实施方案的发光器件封装28包括主体20、第一引线电极31、第二引线电极32、半导体发光器件100和模制件40。第一引线电极31和第二引线电极32可设置在主体20上。设置在主体20上的半导体发光器件100可与第一引线电极31和第二引线电极32电连接。模制件40可配置为模制半导体发光器件100。
主体20可形成为包括硅材料、合成树脂或金属材料。半导体发光器件100周围可形成倾斜表面。
第一引线电极31和第二引线电极32彼此电断开，并且可以对半导体发光器件100供电。此外，第一引线电极31和第二引线电极32可反射由半导体发光器件100发射的光，由此改善光效率。此外，第一引线电极31和第二引线电极32可用于将由半导体发光器件100产生的热排出。
半导体发光器件100可设置在主体20上，或者可设置在第一引线电极31或第二引线电极32上。半导体发光器件100可通过例如导线与第一引线电极31电连接，并且可以以芯片键合结构与第二引线电极32连接。
模制件40可模制半导体发光器件100以保护半导体发光器件100。此外，在模制件40中可包含荧光材料以改变从半导体发光器件100发射的光的波长。
每个实施方案均不限于其，而是可以选择性地应用于其他实施方案。此外，根据本文公开的实施方案的半导体发光器件可以封装在半导体衬底、绝缘衬底或陶瓷衬底(例如树脂材料或硅材料)中，并且可用作指示装置、照明装置或显示装置的光源。
如上所述，本文公开的实施方案可改善光提取效率。此外，本文公开的实施方案可克服设置在发光结构下的层间粘合问题。
此外，本文公开的实施方案可克服发光结构下沟道区中的金属和非金属之间的粘合问题。而且，本文公开的实施方案可通过改善发光结构下的反射材料和氧化物之间的粘合力来克服沟道区中的层间剥落问题。此外，本文公开的实施方案可改善半导体发光器件的可靠性。
本文公开的实施方案可适用于提供光的任意发光器件。
本文公开的实施方案提供一种能够改善设置在包括化合物半导体层的发光结构下的层间粘合力的半导体发光器件及其制造方法。
根据本文公开的一个实施方案，提供一种半导体发光器件，其可包括：具有多个化合物半导体层的发光结构；在所述所述化合物半导体层上的电极；在所述化合物半导体层下的反射层；在所述反射层下的导电支撑构件；和沿所述化合物半导体层底部边缘的沟道层。
根据本文公开的另一实施方案，提供一种制造半导体发光器件的方法，其可包括：在衬底上形成多个化合物半导体层；沿所述化合物半导体层的顶部边缘形成沟道层；在所述化合物半导体层上形成反射层；将所述反射层变为基底层并移除所述衬底；蚀刻所述化合物半导体层以暴露出所述沟道层；和在所述化合物半导体层上形成电极。
该说明书中提及的“一个实施方案”、“实施方案”、“示例性实施方案”等是指关于该实施方案所描述的具体特征、结构或特性包含在本发明的至少一个实施方案中。说明书中各处使用的这类措辞不必都是指相同的实施方案。此外，当结合任意实施方案描述具体特征、结构或特性时，将这种特征、结构或特性与实施方案的其它特征、结构或特性结合也在本领域技术人员的范围内。
虽然已经参照本发明的若干示例性实施方案描述本发明，但是应理解，本领域的技术人员可以设计出多种其它修改方案和实施方案，它们也在本公开内容的原理的精神和范围内。更具体地，可以对本公开内容、附图和所附权利要求中的主题组合布置的组成部件和/或布置进行各种变化和修改。除了对组成部件和/或布置进行变化和修改之外，可替代使用对本领域的技术人员而言也是明显的。

Claims (36)

1.一种半导体发光器件，包括：
导电支撑构件；
设置在所述导电支撑构件上的反射层；
设置在所述反射层上并与其接触的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的有源层和设置在所述有源层上的第二导电型半导体层；
设置在所述发光结构上的电极；和
沿所述发光结构的底部边缘设置的沟道层，
其中所述反射层的外侧端与所述沟道层的外壁间隔开预定距离，以及
所述反射层的所述外侧端不暴露出。
2.根据权利要求1所述的半导体发光器件，其中所述反射层与所述发光结构的底表面欧姆接触并包括反射性金属。
3.根据权利要求1所述的半导体发光器件，其中所述沟道层的内侧端与所述反射层的外侧端接触。
4.根据权利要求1所述的半导体发光器件，其中所述反射层延伸为部分位于所述沟道层的底表面之下。
5.根据权利要求4所述的半导体发光器件，其中所述反射层形成于所述沟道层的部分底表面之下，直至小于所述沟道层的宽度的80％的宽度。
6.根据权利要求1所述的半导体发光器件，还包括与所述沟道层的底表面接触的盖层。
7.根据权利要求6所述的半导体发光器件，其中所述反射层延伸为部分位于所述盖层的底表面之下。
8.根据权利要求6所述的半导体发光器件，其中所述反射层延伸为位于所述盖层的整个底表面之下。
9.根据权利要求6所述的半导体发光器件，其中所述盖层的内侧端形成为与所述沟道层的内侧端对应。
10.根据权利要求6所述的半导体发光器件，其中所述盖层的内侧端与所述发光结构的底表面接触。
11.根据权利要求6所述的半导体发光器件，其中所述盖层由选自Ti、Ni、Pt、Pd、Cu、Al、Ir和Rh中的至少一种形成。
12.根据权利要求1所述的半导体发光器件，还包括与所述电极对应的电流阻挡层。
13.根据权利要求12所述的半导体发光器件，其中所述电流阻挡层形成于所述反射层和所述导电支撑构件中之一上。
14.根据权利要求12所述的半导体发光器件，其中所述电流阻挡层由选自铟锡氧化物、铟锌氧化物、铟锌锡氧化物、铟铝锌氧化物、铟镓锌氧化物、铟镓锡氧化物、铝锌氧化物、锑锡氧化物、镓锌氧化物、SiOx、SiOxNy、Al2O3和TiO2中的至少一种形成。
15.根据权利要求1所述的半导体发光器件，还包括在所述反射层和所述导电支撑构件之间的粘合层，
其中所述粘合层接触所述反射层的所述外侧端的侧表面和所述沟道层的底表面。
16.根据权利要求1所述的半导体发光器件，其中所述沟道层包括透明氮化物、透明氧化物或透明绝缘材料中的至少一种。
17.根据权利要求1所述的半导体发光器件，其中所述沟道层由选自铟锡氧化物、铟锌氧化物、铟锌锡氧化物、铟铝锌氧化物、铟镓锌氧化物、铟镓锡氧化物、铝锌氧化物、锑锡氧化物、镓锌氧化物、SiOx、SiOxNy、Al2O3和TiO2中的至少一种形成。
18.根据权利要求1所述的半导体发光器件，还包括沿所述发光结构的外边缘设置的绝缘层。
19.根据权利要求1所述的半导体发光器件，还包括在所述发光结构上形成的粗糙图案。
20.根据权利要求1所述的半导体发光器件，包括在所述沟道层的顶表面或底表面的至少之一中形成的粗糙图案。
21.根据权利要求1所述的半导体发光器件，其中粗糙图案形成于所述沟道层的底表面中，并且所述粗糙图案形成为具有等于或者小于所述沟道层厚度的厚度。
22.根据权利要求1所述的半导体发光器件，其中粗糙图案形成于所述沟道层的顶表面中，并且所述粗糙图案的内侧部与所述发光结构的底部外侧部接触。
23.根据权利要求1所述的半导体发光器件，其中粗糙图案形成于所述沟道层或所述反射层的至少之一的表面中，并且所述粗糙图案包括锯齿波图案、方波图案、凹凸图案或条带图案中的至少一种。
24.根据权利要求1所述的半导体发光器件，其中所述发光结构包括利用第1II-V族化合物半导体的P-N结、N-P结、P-N-P结和N-P-N结中的至少一种。
25.一种半导体发光器件，包括：
导电支撑构件；
设置在所述导电支撑构件上的反射层；
设置在所述反射层上的欧姆层；
设置在所述欧姆层上并与其接触的发光结构，所述发光结构包括：第一导电型半导体层、设置在所述第一导电型半导体层上的有源层和设置在所述有源层上的第二导电型半导体层；
设置在所述发光结构上的电极；和
沿所述发光结构的底部边缘设置的沟道层，
其中所述反射层的外侧端与所述沟道层的外壁间隔开预定距离，以及
所述反射层的所述外侧端不暴露出。
26.根据权利要求25所述的半导体发光器件，其中所述欧姆层延伸为部分位于所述沟道层的底表面之下。
27.根据权利要求25所述的半导体发光器件，其中所述欧姆层延伸为位于所述沟道层的整个底表面之下。
28.根据权利要求27所述的半导体发光器件，其中所述反射层延伸为部分位于所述欧姆层的底表面之下。
29.根据权利要求27所述的半导体发光器件，其中所述反射层延伸为位于所述欧姆层的整个底表面之下。
30.根据权利要求25所述的半导体发光器件，还包括设置在所述沟道层下的盖层，以及
在所述反射层和所述导电支撑构件之间的粘合层，
其中所述盖层形成于所述欧姆层和所述反射层之间，以及
其中所述粘合层接触所述反射层的所述外侧端的侧表面、所述反射层的底表面、以及所述盖层的底表面。
31.根据权利要求30所述的半导体发光器件，其中所述盖层的内侧端向上延伸朝向所述发光结构。
32.根据权利要求30所述的半导体发光器件，其中所述盖层的一部分与所述沟道层的底表面接触，并且所述盖层的一部分与所述欧姆层接触。
33.根据权利要求30所述的半导体发光器件，其中所述反射层延伸为部分位于所述盖层的底表面之下。
34.根据权利要求30所述的半导体发光器件，其中所述反射层延伸为位于所述盖层的整个底表面之下。
35.根据权利要求25所述的半导体发光器件，其中所述欧姆层由选自铟锡氧化物、铟锌氧化物、铟锌锡氧化物、铟铝锌氧化物、铟镓锌氧化物、铝锌氧化物、镓锌氧化物及其组合中的导电氧化物材料形成。
36.根据权利要求25所述的半导体发光器件，还包括在所述欧姆层中形成的粗糙图案。
CN201010250596.2A 2009-10-15 2010-08-05 半导体发光器件及其制造方法 Active CN102044613B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210274146.6A CN102820399B (zh) 2009-10-15 2010-08-05 半导体发光器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0098363 2009-10-15
KR1020090098363A KR101072034B1 (ko) 2009-10-15 2009-10-15 반도체 발광소자 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210274146.6A Division CN102820399B (zh) 2009-10-15 2010-08-05 半导体发光器件

Publications (2)

Publication Number Publication Date
CN102044613A CN102044613A (zh) 2011-05-04
CN102044613B true CN102044613B (zh) 2015-07-08

Family

ID=42984903

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201010250596.2A Active CN102044613B (zh) 2009-10-15 2010-08-05 半导体发光器件及其制造方法
CN201210274146.6A Active CN102820399B (zh) 2009-10-15 2010-08-05 半导体发光器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210274146.6A Active CN102820399B (zh) 2009-10-15 2010-08-05 半导体发光器件

Country Status (7)

Country Link
US (1) US8513679B2 (zh)
EP (1) EP2312655B1 (zh)
JP (1) JP5650446B2 (zh)
KR (1) KR101072034B1 (zh)
CN (2) CN102044613B (zh)
DE (1) DE202010017388U1 (zh)
TW (1) TW201138155A (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014013B1 (ko) 2009-10-15 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101081193B1 (ko) * 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101055003B1 (ko) * 2010-03-09 2011-08-05 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법
KR101047655B1 (ko) * 2010-03-10 2011-07-07 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR101000311B1 (ko) * 2010-07-27 2010-12-13 (주)더리즈 반도체 발광소자 및 그 제조방법
JP5258853B2 (ja) * 2010-08-17 2013-08-07 株式会社東芝 半導体発光素子及びその製造方法
JP5658604B2 (ja) * 2011-03-22 2015-01-28 スタンレー電気株式会社 半導体発光素子の製造方法
JP2012231000A (ja) * 2011-04-26 2012-11-22 Toshiba Corp 半導体発光装置
EP2528114A3 (en) * 2011-05-23 2014-07-09 LG Innotek Co., Ltd. Light emitting device, light emitting device package, and light unit
KR101983773B1 (ko) * 2011-06-17 2019-05-29 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지
KR101973608B1 (ko) * 2011-06-30 2019-04-29 엘지이노텍 주식회사 발광소자
KR101880445B1 (ko) * 2011-07-14 2018-07-24 엘지이노텍 주식회사 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101826983B1 (ko) * 2011-09-21 2018-03-22 엘지이노텍 주식회사 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법
KR101865923B1 (ko) * 2011-10-12 2018-06-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR101906851B1 (ko) * 2011-11-15 2018-10-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 발광 모듈
CN104025319B (zh) * 2011-12-14 2016-12-14 首尔伟傲世有限公司 半导体装置和制造半导体装置的方法
US9209358B2 (en) 2011-12-14 2015-12-08 Seoul Viosys Co., Ltd. Semiconductor device and method of fabricating the same
US8686398B2 (en) 2012-03-02 2014-04-01 Kabushiki Kaisha Toshiba Semiconductor light emitting device
KR101908656B1 (ko) * 2012-04-09 2018-10-16 엘지이노텍 주식회사 발광 소자 패키지
KR20130120615A (ko) * 2012-04-26 2013-11-05 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5816127B2 (ja) * 2012-04-27 2015-11-18 株式会社東芝 半導体発光装置およびその製造方法
KR101916144B1 (ko) * 2012-05-16 2018-11-08 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
US9306124B2 (en) * 2012-05-17 2016-04-05 Epistar Corporation Light emitting device with reflective electrode
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
KR20140043635A (ko) * 2012-10-02 2014-04-10 엘지이노텍 주식회사 발광소자
KR101976446B1 (ko) * 2012-10-18 2019-05-09 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102042540B1 (ko) * 2012-10-18 2019-11-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR102087933B1 (ko) * 2012-11-05 2020-04-14 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 어레이
JP5818031B2 (ja) * 2013-03-21 2015-11-18 ウシオ電機株式会社 Ｌｅｄ素子
TWI604632B (zh) * 2013-04-25 2017-11-01 晶元光電股份有限公司 發光二極體裝置
DE102013104953B4 (de) 2013-05-14 2023-03-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
KR102053415B1 (ko) * 2013-07-12 2019-12-06 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US9442613B2 (en) * 2013-07-12 2016-09-13 Lg Innotek Co., Ltd. Touch window
TWI591848B (zh) 2013-11-28 2017-07-11 晶元光電股份有限公司 發光元件及其製造方法
CN104701435A (zh) * 2013-12-06 2015-06-10 晶元光电股份有限公司 发光元件及其制造方法
KR102187487B1 (ko) * 2014-04-03 2020-12-08 엘지이노텍 주식회사 발광소자 및 이를 구비한 조명 장치
DE102014111482A1 (de) * 2014-08-12 2016-02-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US10236413B2 (en) 2015-04-20 2019-03-19 Epistar Corporation Light-emitting device and manufacturing method thereof
CN106067497B (zh) * 2015-04-22 2019-09-17 新世纪光电股份有限公司 发光元件及其制造方法
JP5996045B2 (ja) * 2015-06-22 2016-09-21 シチズンホールディングス株式会社 半導体発光素子
CN105609596A (zh) * 2015-09-11 2016-05-25 映瑞光电科技(上海)有限公司 具有电流阻挡结构的led垂直芯片及其制备方法
WO2017154973A1 (ja) 2016-03-08 2017-09-14 株式会社 東芝 半導体発光素子およびその製造方法
KR101890691B1 (ko) * 2016-03-09 2018-09-28 유태경 반도체 발광 소자
JP6668863B2 (ja) 2016-03-22 2020-03-18 日亜化学工業株式会社 発光素子
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
TWI759289B (zh) * 2017-03-21 2022-04-01 晶元光電股份有限公司 發光元件
US10396248B2 (en) 2017-04-17 2019-08-27 Lumens Co., Ltd. Semiconductor light emitting diode
DE102017123154A1 (de) * 2017-10-05 2019-04-11 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102018103291A1 (de) * 2018-02-14 2019-08-14 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
JP7009627B2 (ja) * 2018-11-13 2022-01-25 廈門市三安光電科技有限公司 発光ダイオード
US11152540B2 (en) 2019-07-29 2021-10-19 Lextar Electronics Corporation Light emitting diode structure and method of manufacturing thereof
CN112670391A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049635B2 (en) * 2002-01-28 2006-05-23 Nichia Corporation Opposed terminal structure having a nitride semiconductor element
CN101427392A (zh) * 2006-04-27 2009-05-06 奥斯兰姆奥普托半导体有限责任公司 光电子半导体芯片

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US108457A (en) * 1870-10-18 Improvement in folding bedsteads
US145962A (en) * 1873-12-30 Improvement in system of steam and water piping for buildings
JP3128165B2 (ja) 1992-06-26 2001-01-29 シャープ株式会社 化合物半導体素子の電極形成方法
JP2940455B2 (ja) 1995-12-15 1999-08-25 サンケン電気株式会社 化合物半導体素子
JP2000174345A (ja) 1998-12-07 2000-06-23 Rohm Co Ltd 光半導体装置及びその製造方法
JP4024994B2 (ja) * 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
JP4159865B2 (ja) 2002-12-11 2008-10-01 シャープ株式会社 窒化物系化合物半導体発光素子の製造方法
JP2007517378A (ja) 2003-12-24 2007-06-28 松下電器産業株式会社 半導体発光装置、照明モジュール、照明装置、表示素子、および半導体発光装置の製造方法
KR100580634B1 (ko) 2003-12-24 2006-05-16 삼성전자주식회사 질화물계 발광소자 및 그 제조방법
JP4868709B2 (ja) * 2004-03-09 2012-02-01 三洋電機株式会社 発光素子
US7772607B2 (en) 2004-09-27 2010-08-10 Supernova Optoelectronics Corporation GaN-series light emitting diode with high light efficiency
TWI257714B (en) 2004-10-20 2006-07-01 Arima Optoelectronics Corp Light-emitting device using multilayer composite metal plated layer as flip-chip electrode
EP1810351B1 (en) * 2004-10-22 2013-08-07 Seoul Opto Device Co., Ltd. Gan compound semiconductor light emitting element
KR101203137B1 (ko) 2004-10-22 2012-11-20 학교법인 포항공과대학교 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
JP4597653B2 (ja) 2004-12-16 2010-12-15 住友電工デバイス・イノベーション株式会社 半導体装置、それを備える半導体モジュールおよび半導体装置の製造方法。
TWI247441B (en) * 2005-01-21 2006-01-11 United Epitaxy Co Ltd Light emitting diode and fabricating method thereof
JP4718852B2 (ja) 2005-02-04 2011-07-06 パナソニック株式会社 窒化物半導体装置及びその製造方法
JP4839714B2 (ja) 2005-07-25 2011-12-21 セイコーエプソン株式会社 シーケンシャルアクセスメモリ
JP5032017B2 (ja) * 2005-10-28 2012-09-26 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP5016808B2 (ja) 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
KR100721147B1 (ko) 2005-11-23 2007-05-22 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
KR100640496B1 (ko) 2005-11-23 2006-11-01 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
WO2007069871A1 (en) * 2005-12-16 2007-06-21 Samsung Electronics Co., Ltd. Optical device and method of fabricating the same
JP2007258326A (ja) 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
JP4946195B2 (ja) * 2006-06-19 2012-06-06 サンケン電気株式会社 半導体発光素子及びその製造方法
JP5126875B2 (ja) * 2006-08-11 2013-01-23 シャープ株式会社 窒化物半導体発光素子の製造方法
KR101329908B1 (ko) 2006-10-13 2013-11-14 퓨처 라이트 리미티드 라이어빌러티 컴퍼니 반도체 발광 소자, 조명 장치 및 반도체 발광 소자의 제조방법
KR100856251B1 (ko) 2006-11-29 2008-09-03 삼성전기주식회사 수직구조 질화물 반도체 발광 소자 제조방법
US7795054B2 (en) * 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
KR101165254B1 (ko) 2006-12-28 2012-07-19 서울옵토디바이스주식회사 다수의 절연층이 적층된 산란 중심을 구비하는 수직형 발광다이오드 및 그 제조방법
WO2008082097A1 (en) * 2006-12-28 2008-07-10 Seoul Opto Device Co., Ltd. Light emitting device and fabrication method thereof
KR101272706B1 (ko) 2006-12-28 2013-06-10 서울옵토디바이스주식회사 양극 알루미늄산화층을 이용하여 패턴된 반도체층을 갖는수직형 발광 다이오드 및 그 제조방법
JP4770785B2 (ja) 2007-04-25 2011-09-14 日立電線株式会社 発光ダイオード
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
KR100872717B1 (ko) 2007-06-22 2008-12-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
US8097478B2 (en) * 2007-06-29 2012-01-17 Showa Denko K.K. Method for producing light-emitting diode
KR100910964B1 (ko) 2007-08-09 2009-08-05 포항공과대학교 산학협력단 오믹 전극 및 이의 형성 방법
KR101371511B1 (ko) 2007-10-04 2014-03-11 엘지이노텍 주식회사 수직형 발광 소자
KR101449005B1 (ko) * 2007-11-26 2014-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2009070808A1 (en) * 2007-11-30 2009-06-04 The Regents Of The University Of California Light output enhanced gallium nitride based thin light emitting diode
JP2009212357A (ja) 2008-03-05 2009-09-17 Sharp Corp 窒化物系半導体発光素子とその製造方法
KR20110006652A (ko) 2008-03-25 2011-01-20 라티스 파워(지앙시) 코포레이션 양면 패시베이션을 갖는 반도체 발광 소자
KR101438818B1 (ko) 2008-04-01 2014-09-05 엘지이노텍 주식회사 발광다이오드 소자
KR100974776B1 (ko) 2009-02-10 2010-08-06 엘지이노텍 주식회사 발광 소자
KR100969126B1 (ko) 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
KR101072034B1 (ko) 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049635B2 (en) * 2002-01-28 2006-05-23 Nichia Corporation Opposed terminal structure having a nitride semiconductor element
CN101427392A (zh) * 2006-04-27 2009-05-06 奥斯兰姆奥普托半导体有限责任公司 光电子半导体芯片

Also Published As

Publication number Publication date
EP2312655A1 (en) 2011-04-20
CN102820399A (zh) 2012-12-12
US8513679B2 (en) 2013-08-20
CN102820399B (zh) 2015-11-18
KR101072034B1 (ko) 2011-10-10
JP5650446B2 (ja) 2015-01-07
DE202010017388U1 (de) 2011-10-17
KR20110041272A (ko) 2011-04-21
US20110089452A1 (en) 2011-04-21
JP2011086909A (ja) 2011-04-28
EP2312655B1 (en) 2016-12-07
CN102044613A (zh) 2011-05-04
TW201138155A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
CN102044613B (zh) 半导体发光器件及其制造方法
CN102044611B (zh) 半导体发光器件及其制造方法
CN101834246B (zh) 发光器件、制造发光器件的方法以及发光装置
EP2518782B1 (en) Light emitting device and light emitting device package
CN102044609B (zh) 半导体发光器件及其制造方法
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
CN103400917B (zh) 半导体发光器件
CN101807638B (zh) 半导体发光器件
CN101740701B (zh) 半导体发光器件
CN102124579B (zh) 半导体发光器件及其制造方法
KR101500027B1 (ko) 반도체 발광소자
CN101807641A (zh) 半导体发光器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210825

Address after: 168 Changsheng North Road, Taicang City, Suzhou, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right