JP2000174345A - 光半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 電極パターン形成時のアラインメントずれに
よりＰＮ接合間がショートされるといったトラブルを起
こさず、光取出効率の向上とボンディング工程の効率化
を両立させる大きさの電極パッド面を持つ光半導体装置
及びその製造方法を提供する。 【解決手段】 半導体層上に電流拡散層５を設け、その
上に保護膜６を設ける。電流拡散層５上に設けた保護膜
６の一部を取除き、そこにｐ側電極８を素子の最外層と
して設け、表面をボンディングパッドとする。電極面全
体をパッド面としているので、発光を遮光する面積は、
パッド面によるもののみである。よって、パッド面とし
て必要な面積を確保するために半導体層上を覆い形成さ
れる電極の面積を小さくでき、光取り出し効率を高め
る。電極は、保護膜６上に延在するため、青色ＬＥＤの
ように素子面上偏った配置をとる電極でも作成過程でＰ
Ｎ接合間ショートが起きない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光半導体装置に関
し、より詳細には、ｐ型及びｎ型半導体層を含む発光層
をもつ光半導体素子上に設ける電極の構造及びその電極
作成法に関する。

【０００２】

【従来の技術】光半導体素子のうちでも例えば面発光す
るＬＥＤ（発光ダイオード）において、発光した光の放
出面上に形成される電極は、光の取り出し効率を高める
ために、出来るだけ小さくすることが必要である。しか
しながら、電極が小さすぎるとワイヤーボンディング不
良を起こす。従来、電極は、こうした点を考慮して作ら
れるが、特に、青色ＬＥＤは、光半導体素子のうちでも
比較的厳しい条件で電極が形成されるものとして知られ
ている。

【０００３】図７は、青色ＬＥＤの素子構造の一例を示
す。図７において、ウェハ状のサファイア基板２１上に
ｎ型のＧａＮからなるｎ型層（クラッド層）２２とバン
ドギャップエネルギーがクラッド層のそれよりも小さく
なる材料、例えばＩｎＧａＮからなる活性層２３とｐ型
のＧａＮからなるｐ型層（クラッド層）２４とが順次エ
ピタキシャル成長により積層され、上層のｐ型層２４に
接してｐ側電極２８が、また、この半導体の積層体の一
部がｐ型層２４側からエッチングされて露出するｎ型層
２２に接してｎ側電極２９が設けられることにより、Ｌ
ＥＤチップが形成されている。なお、ｐ側電極２８から
の電流をＬＥＤチップの全体に広げるためにｐ型層２４
の表面に光を通す薄い金属膜からなる電流拡散層（図示
せず）が設けられることもある。

【０００４】この種のＬＥＤの半導体層上には、その表
面に通常、保護膜（パッシベーション膜）を設けるとと
もに、上記したＬＥＤチップのｐ側電極２８或いはｎ側
電極２９には、ワイヤボンディングにより導電接続を行
うためのパッド面を形成する。この電極形成工程を行う
方法として、従来、成層を終えた半導体面に電極を形成
してから上層に保護膜を形成し、その後、電極上の保護
膜を除去し電極面を露出させる方法を採っていた。次
に、この方法について説明する。図８は、上記したサフ
ァイア基板上のＧａＮ系のＬＥＤを例にとり、従来法に
よる電極パッド面及び保護膜形成工程を説明するもので
あり、図８（Ａ）〜図８（Ｄ）に示す順序に従い各工程
が実施されることを示している。図８（Ａ）では、サフ
ァイア基板（図では背景部分）上にＬＥＤ素子（それぞ
れが図７の素子を構成する）を形成した状態を示してい
る。次に、図８（Ｂ）に示すように、素子のｐ型層２４
とｎ型層２２の半導体層それぞれの表面に、ｐ側電極２
８及びｎ側電極２９を設ける。両電極は、図８（Ｂ）に
示すように、均一な面発光を得るため、素子面の対角線
上に偏った配置をとる必要があり、そのため電極を作成
する場合にマスクパターンのアラインメントに高精度が
求められることになる。電極が形成された半導体素子表
面には、次に、図８(Ｃ)に示すように、全面に保護膜２
６を形成し、その後、形成した保護膜のうち電極上の一
部を除去して、図８(Ｄ)に示すように、電極面を露出さ
せる（図中、白抜き部分）。図９は、図８（Ｄ）のＡ−
Ａ断面であり、電極２９上の保護膜２６を除去した状態
を示す。ここに示すように、電極の一部が保護膜２６を
除去することにより露出しており、この露出部を電極パ
ッド面として用い、ワイヤボンディングがなされる。こ
の方法によると、パッド面として必要な面積を確保する
ためには、保護膜を付ける前に形成する電極の面積はパ
ッド面より大きくせざるを得ない。

【０００５】

【発明が解決しようとする課題】上記した従来技術にお
いては、半導体面上に先ず電極が形成されるが、上述の
ように、電極は素子面の対角線上に偏った配置をとる必
要があることから、電極形成工程において、電極のマス
クパターンのアラインメントのずれが起きた場合（図４
参照）、半導体のＰＮジャンクションの間がショートさ
れ不良品が発生する。また、電極は発光した光を遮断す
ることから、電極の大きさ（面積）は、光取りだし効率
から見れば小さい程良いが、ワイヤボンディング性の面
から見れば大きい程良く、両者はトレードオフの関係に
ある。つまり、光取りだし効率を優先させると、従来法
では上記したように保護膜を着ける前に形成する電極面
の一部がパッド面となるので、ボンディングにとって十
分な大きさを確保すことが困難となり、ボンディング装
置に対する制御条件は厳しくならざるを得ない。また、
ワイヤボンディングに用いる面が保護膜を除去して露出
させるという処理によって得られた電極面であることか
ら、ボンディング不良を起こす原因となるという点でも
問題があった。

【０００６】本発明は、上述の従来技術の問題点に鑑み
てなされたものであって、その目的は、電極パターン形
成時のアラインメントずれによりＰＮジャンクションの
間がショートされるといったトラブルを起こすことな
く、光取り出し効率の高度化とボンディング工程の効率
化の両立につながる電極パッド面の大きさを持つ光半導
体装置及びその製造方法を提供することである。

【０００７】

【課題を解決するための手段】本発明は上記した課題を
解決するために、保護層を先に積層し、その後に電極層
を設けることを基本的な手法とするもので、各請求項の
発明は、以下のように構成される。なお、本発明におい
て、半導体発光素子層とは、発光部を構成するｐ型、ｎ
型半導体層、及び前記ｐ型、ｎ型半導体層上に電流拡散
層及び／又は金属薄膜を設ける場合にはそれらを含めた
層構造をいう。請求項１の発明は、半導体発光素子層上
に保護膜と電極を有する光半導体装置であって、前記電
極が前記保護膜の一部を除去して設けられた窓部を介し
て前記半導体発光素子層に電気的に接続されていること
を特徴とする光半導体装置である。

【０００８】請求項２の発明は、基板上に設られたｐ型
及びｎ型のＧａＮ系化合物半導体層を含む半導体発光素
子層と、該半導体素子層上に設けられた保護膜と、前記
ｐ型及びｎ型ＧａＮ系化合物半導体層のそれぞれと電気
的に接続されるｐ側及びｎ側の電極とを有する光半導体
装置であって、前記ｐ側及びｎ側の電極が、前記保護層
の一部を除去して設けられた窓部を介して前記ｐ型及び
ｎ型のＧａＮ系化合物半導体層に電気的に接続されてい
ることを特徴とする半導体装置である。

【０００９】請求項３の発明は、半導体発光素子層に保
護膜を積層し、積層した保護膜の一部を除去し、除去さ
れた保護膜の部分を覆うように電極層を積層することを
特徴とする光半導体装置の製造方法を構成する。

【００１０】請求項４の発明は、半導体発光素子層に保
護膜を積層し、積層した保護層の一部をフォトレジスト
法により除去し、除去された保護膜の部分と残存するレ
ジスト膜を含む全体に電極層を積層し、電極層積層後に
レジスト膜上の電極層をリフトオフ法により除去し電極
を形成することを特徴とする光半導体装置の製造方法を
構成する。

【００１１】請求項５の発明は、半導体発光素子層に保
護膜を積層し、積層した保護膜の一部をフォトレジスト
法により除去し、除去された保護膜の部分及び周辺の保
護膜部分以外にレジスト膜を残存させるようにさらにフ
ォトレジスト法を用いた後に、除去された保護膜の部分
及び周辺の保護膜部分ならびに残存するレジスト膜を含
む全体に電極層を積層し、電極層積層後にレジスト膜上
の電極層をリフトオフ法により除去し電極を形成するこ
とを特徴とする光半導体装置の製造方法を構成する。

【００１２】請求項６の発明は、半導体発光素子層に保
護膜を積層し、積層した保護膜の一部をフォトレジスト
法により除去し、除去された保護膜の部分と保護膜を含
む全体に電極層を積層し、電極層積層後に積層した電極
層の一部をさらにフォトレジスト法により除去し電極を
形成することを特徴とする光半導体装置の製造方法を構
成する。

【００１３】

【発明の実施の形態】以下、本発明による光半導体装置
とその製造方法の実施の形態を添付する図面に基づいて
説明する。まず、本発明による光半導体装置の実施形態
ついて説明する。図１乃至３は、青色ＬＥＤを例に本実
施形態の構造を示し、図２は、図１のＡ−Ａ断面、図３
は、図１のＢ−Ｂ断面で、図４は、電極部に関する構造
の説明図である。この青色ＬＥＤチップの構造は、図１
乃至３に示すように、ウェハ状のサファイア基板１上に
エピタキシャル成長により積層したｎ型のＧａＮからな
るｎ型層（クラッド層）２とバンドギャップエネルギー
がクラッド層のそれよりも小さくなる材料、例えばＩｎ
ＧａＮからなる活性層３とｐ型のＧａＮからなるｐ型層
（クラッド層）４と、ｐ型層４上に電流拡散層５を介し
保護膜６と、保護膜６を取り除いた部分（窓部）にｐ側
電極８とを設け、また、積層した半導体層の一部をｐ型
層４側からエッチングし、露出したｎ型層２上に保護膜
６と保護膜６を取り除いた部分に金属薄膜７とを設け、
金属薄膜７上にｎ側電極９を設け構成するものである。

【００１４】この実施形態が上記従来例（図７或いは図
９参照）と構造上異なる点は、保護膜６とｐ側電極８、
ｎ側電極９との関連構成であり、この点について、次に
詳述する。ｐ側では、図２に示すように、半導体層上に
電流拡散層５（例えば、Ｎｉ、Ａｕを蒸着、シンターし
て形成）を設け、その上層として保護膜６を設ける。ま
た、電流拡散層５上に設けた保護膜６の一部を取り除き
窓部とし、そこにｐ側電極８（例えば、ＴｉとＡｕとの
積層体からなる）を素子の最外層として設け、表面をボ
ンディングパッドとしている。なお、この例では、電極
は保護膜６上にも延在する。このように、形成する電極
面全体をパッド面として利用する構成を採っているの
で、パッド面として必要な面積を確保するために半導体
層上に形成される電極の面積（発光を遮光する面積に相
当する）は、従来法、即ち、先に半導体層上に電極を設
け、その後電極面上の保護膜を除去し露出する電極部分
をパッド面とする方法、によるよりも小さくできる。従
って、その分、電極による遮光を低減できる。また、ｎ
側では、図３に示すように、半導体層上の一部にＴｉ／
Ａｌ合金もしくは積層体からなる金属薄膜７を設け、そ
れらの上層として保護膜６を設ける。また、金属薄膜７
上に設けた保護膜６の一部を取り除き窓部とし、そこに
ｎ側電極９を素子の最外層として設け、表面をボンディ
ングパッドとしている。なお、この例では、電極は保護
膜６上にも延在する。ここでも、ｐ側と同様に、パッド
面として必要な面積を確保するために半導体層上を覆い
形成される電極の面積を従来法によるよりも小さくでき
る。

【００１５】この素子構造は、上記した従来例のように
電極が保護膜の下層になることがないため、図４に示す
ように、電極パターンのアラインメントのずれが起き、
電極がＰＮジャンクションにかかった場合にも、保護膜
でＰＮジャンクションがカバ−されているので、ＰＮ間
のショートが起きることがない。こうしたことから、素
子自体に不良品が発生することが少なくなり、歩留まり
が向上する。また、本発明によると、電極が半導体層を
覆う面積（発光を遮断する面積に相当する）は、パッド
面によるもののみであるから、電極が半導体層を覆う全
体の面積を同じにした場合、パッド面を従来法によるよ
り大きくとれるので、ボンディング装置に高度な制御性
能が要求されず、ボンディング工程における効率化にも
つながる。

【００１６】次に、上記の構造を持つ光半導体素子を作
成するための本発明による製造方法の実施形態を以下に
説明する。図５は、本発明の製造方法による工程の実施
形態についてその概要を示すフロー図である。また、図
６は、本発明の製造方法の各工程における素子の状態を
順に表す図である。なお、図６において、処理される素
子の構造は図１に示される素子と基本的に同じものであ
り、同じ構成要素については、同じ参照番号を付してい
る。図５及び図６に基づき、以下に、電極形成工程の実
施形態について、詳細に説明する。

【００１７】ここでは、保護膜及び電極の形成工程につ
いてのみ説明し、それ以前の製造工程は通常の製造過程
を行うことにより、完了した状態にあるという前提で説
明をする。つまり、図６の（Ａ）に示されるように、こ
の段階の素子表面には、半導体のｎ型ＧａＮ層２上の電
極を設けるべき場所には、既にＴｉ／Ａｌ合金もしくは
積層体からなる金属薄膜が形成され、また、ｐ型ＧａＮ
層４上にはすでにＮｉ、Ａｕを蒸着、シンターした電流
拡散層５が形成されている。この状態の半導体発光素子
層に保護膜６を積層し、積層した保護膜６の一部を除去
し、除去後に露出した前記半導体発光素子層表面に電極
層を積層する処理を加え、最終的に図６（Ｄ）に示され
る電極８，９の形成後の素子チップを得る。ここでは、
その製造方法について、具体的に以下の３通りの方法を
説明する。まず、図５に示されるように３通りの方法に
共通する工程（図６では（Ａ）〜（Ｃ）の工程）につい
て説明する。

【００１８】図６（Ａ）の状態の素子表面に、保護膜
６、例えばＳｉＯ２もしくはＳｉＮ膜を図６（Ｂ）に示
すように素子面全体に形成する（図５、工程Ｐ１）。次
に保護膜６表面にレジストを塗布し（工程Ｐ２）、除去
すべき保護膜パターンに応じたパターンをもつマスクを
用い塗布されたレジスト膜を露光しその現像を行う（工
程Ｐ３）。現像後に、露出された除去すべき保護膜部分
にエッチング液を作用させることにより保護膜６の一部
を除去する（工程Ｐ４）。なお、レジスト膜は保護膜６
に対するエッチング液の作用を阻止するマスクとして機
能しているので、工程Ｐ４を終了した時点では、保護膜
６の除去された部分以外の部分にはレジスト膜が存在し
ている。前記工程を終了した時点においては、次工程で
電極層が形成される箇所、すなわち、ｐ側電極について
は電流拡散層上、また、ｎ側電極についてはＴｉ／Ａｌ
合金もしくは積層体からなる金属薄膜７上において保護
膜６が除去され、図６（Ｃ）の状態となる。

【００１９】次に、上記した工程で保護膜６が除去さ
れ、露出した部分に接触する電極層を形成する方法につ
いて、それぞれ異なる３通りの方法を図５で（製法１）
〜（製法３）として示される実施形態例に従い説明す
る。 （製法１） 上記工程Ｐ４において用いたレジスト膜を
そのままにして、これをマスクとして利用し、電極層を
形成するための工程を行う。この工程は、先ず、電極金
属として例えばＴｉ／Ａｕの金属蒸着を行うことによ
り、電極を形成する（工程Ｐ５(1)）。ｐ側電極につい
ては電流拡散層上、また、ｎ側電極についてはＴｉ／Ａ
ｌ合金もしくは積層体からなる金属薄膜上に上記した工
程Ｐ４で保護膜６を除去した各々の箇所にも電極金属を
積層する。

【００２０】次いで、マスクとして利用したレジスト膜
を蒸着された金属膜とともに、リフト・オフする（工程
Ｐ６(1)）。この方法によると、リフト・オフされない
で残る部分が実際に電極８，９となる。即ち、ｐ側電極
８については電流拡散層上、また、ｎ側電極９について
はＴｉ／Ａｌ合金もしくは積層体からなる金属薄膜７上
（保護膜６を除去した箇所）で金属層が蒸着された箇所
が電極となる。従って、（製法１）により作成された場
合に、ワイヤボンディング等の接続に用いる電極の露出
面（ボンディングパッド）の大きさは保護膜６を除去し
た部分と同じ大きさとなる。

【００２１】（製法２） 工程Ｐ４において用いたレジ
スト膜を先ず剥離する（工程Ｐ５）。次に先の工程で一
部が除去されている保護膜６を含む素子表面に再びレジ
ストを塗布し（工程Ｐ６(2)）、除去すべきレジスト膜
パターン（後に形成される電極層パターン）に応じたパ
ターンをもつマスクを用い、塗布されたレジスト膜を露
光しその現像を行う（工程Ｐ７(2)）。ここでは、先の
工程で保護膜６を除去するために用いたパターンを中心
にしてさらに大きい面積部分を除去するためのパターン
を用いる。その後、電極層を形成するための工程（工程
Ｐ８(2)、工程Ｐ９(2)）を行う。これらの工程は上記
（製法１）の工程Ｐ５(1)以降の工程と同じであり先の
説明を参照することとする。結果として、図２及び図３
の断面形状の電極を作成することができる。

【００２２】（製法３） 先ず、工程Ｐ４において用い
たレジスト膜を剥離する（工程Ｐ５(3)）。次に、電極
金属として例えばＴｉ／Ａｕの金属蒸着を行うことによ
り、電極を形成する金属膜が付けられる（工程Ｐ６
(3)）。ｐ側電極８については電流拡散層上、また、ｎ
側電極９についてはＴｉ／Ａｌ合金もしくは積層体から
なる金属薄膜上で上記した工程Ｐ４で保護膜６を除去し
た各々の箇所だけではなく、保護膜６上にも電極金属が
直接積層される。

【００２３】以降の工程では、保護膜６上に積層された
電極層の中、不要な電極部分を除去するが、そのため、
先ず、素子に蒸着された電極金属膜表面にレジストを塗
布し（工程Ｐ７(3)）、除去すべき電極金属膜パターン
に応じたパターンをもつマスクを用い、塗布されたレジ
スト膜を露光しその現像を行う（工程Ｐ８(3)）。現像
後に、現像された除去すべきパターン部分のレジスト膜
を取り去って電極金属膜を露出させ、露出部にエッチン
グ液を作用させることにより電極金属膜の不要部分を除
去する（工程Ｐ９(3)）。製法３を用いた場合、金属膜
を蒸着する工程Ｐ６(3)）で保護膜６上に形成した電極
金属層から自由に設定できるマスク処理により電極パッ
ド面を適当な大きさに形成することができ、結果とし
て、図２及び図３の断面形状の電極を作成することがで
きる。

【００２４】

【発明の効果】本発明によると、素子の電極が半導体発
光素子面上に形成した保護膜を除去することにより露出
させた半導体発光素子層面に接して設けられ、電極の一
部を保護膜の上層として設けているので、例えば、青色
ＬＥＤのように素子面上偏った配置をとる電極の場合、
従来法による場合のように、電極形成過程で電極マスク
パターンのアラインメントのずれによるＰＮジャンクシ
ョン間ショートが生じることがなくなり、従来技術にお
けるような不良品の発生が無く、歩留まりが良くなる。
また、形成する電極面全体をパッド面として利用してお
り、、パッド面として必要な面積を確保するために半導
体層上に形成される電極の面積（発光を遮光する面積に
相当する）は、従来法、即ち、先に半導体層上に電極を
設け、その後電極面上の保護膜を除去し露出する電極部
分をパッド面とする方法、によるよりも小さくできる。
従って、その分、電極による遮光を低減でき、光取り出
し効率を向上することが可能となり、また、電極全体の
大きさを同じくした場合、従来法によるよりパッド面が
大きくとれるので、ボンディング装置に高度な制御性能
が要求されず、比較的緩い制御条件で動作が可能なワイ
ヤボンディング装置であってもその使用を許容し得、ボ
ンディング工程における効率化にもつながる。また、上
記した素子電極構造を持つ光半導体装置を作成するため
の製法が提供され、当該光半導体装置を具現化するため
の有効な手段となる。

【図面の簡単な説明】

【図１】本発明による光半導体装置の第１の実施形態を
示す図である。

【図２】図２は図１に示す光半導体装置の電極部のＡ−
Ａ断面図を示す。

【図３】図３は図１に示す光半導体装置の電極部のＢ−
Ｂ断面図を示す。

【図４】電極形成時のアラインメントずれによる状況を
説明するための図である。

【図５】本発明の製造方法による工程の実施形態につい
てその概要を示す図である。

【図６】本発明の製造方法により処理される素子の状態
変化をプロセスに沿って表す図である。

【図７】従来の光半導体素子の１例で、青色ＬＥＤとし
て知られている発光素子のチップの構造を示す図であ
る。

【図８】ＧａＮ系のＬＥＤを具体例として、従来法によ
るワイヤボンディング用電極面の形成法を説明する図で
ある。

【図９】図８の従来製法により電極上の保護膜を除去し
た状態のｎ側電極部分のＡ−Ａ断面を示す図である。

【符号の説明】

１，２１…サファイア基板、 ２，２２…ｎ型層、 ３，２３…活性層、 ４，２４…ｐ型層、 ５…電流拡散層、 ６，２６…保護膜（パッシベーション膜）、 ７…金属薄膜、 ８，２８…ｐ側電極、 ９，２９…ｎ側電極。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体発光素子層上に保護膜及び電極を
   有する光半導体装置であって、前記電極が前記保護膜の
   一部を除去して設けられた窓部を介して前記半導体発光
   素子層に電気的に接続されていることを特徴とする光半
   導体装置。
2. 【請求項２】 基板上に設られたｐ型及びｎ型のＧａＮ
   系化合物半導体層を含む半導体発光素子層と、該半導体
   発光素子層上に設けられた保護膜と、前記ｐ型及びｎ型
   のＧａＮ系化合物半導体層のそれぞれと電気的に接続さ
   れるｐ側及びｎ側の電極とを有する光半導体装置であっ
   て、前記ｐ側及びｎ側の電極が、前記保護層の一部を除
   去して設けられた窓部を介して前記ｐ型及びｎ型のＧａ
   Ｎ系化合物半導体層に電気的に接続されていることを特
   徴とする半導体装置。
3. 【請求項３】 半導体発光素子層に保護膜を積層し、積
   層した保護膜の一部を除去し、除去された保護膜の部分
   を覆うように電極層を積層することを特徴とする光半導
   体装置の製造方法。
4. 【請求項４】 半導体発光素子層に保護膜を積層し、積
   層した保護層の一部をフォトレジスト法により除去し、
   除去された保護膜の部分と残存するレジスト膜を含む全
   体に電極層を積層し、電極層積層後にレジスト膜上の電
   極層をリフトオフ法により除去し電極を形成することを
   特徴とする光半導体装置の製造方法。
5. 【請求項５】 半導体発光素子層に保護膜を積層し、積
   層した保護膜の一部をフォトレジスト法により除去し、
   除去された保護膜の部分及び周辺の保護膜部分以外にレ
   ジスト膜を残存させるようにさらにフォトレジスト法を
   用いた後に、除去された保護膜の部分及び周辺の保護膜
   部分ならびに残存するレジスト膜を含む全体に電極層を
   積層し、電極層積層後にレジスト膜上の電極層をリフト
   オフ法により除去し電極を形成することを特徴とする光
   半導体装置の製造方法。
6. 【請求項６】 半導体発光素子層に保護膜を積層し、積
   層した保護膜の一部をフォトレジスト法により除去し、
   除去された保護膜の部分と保護膜を含む全体に電極層を
   積層し、電極層積層後に積層した電極層の一部をさらに
   フォトレジスト法により除去し電極を形成することを特
   徴とする光半導体装置の製造方法。