CN102124579B - 半导体发光器件及其制造方法 - Google Patents

半导体发光器件及其制造方法 Download PDF

Info

Publication number
CN102124579B
CN102124579B CN200980131779.8A CN200980131779A CN102124579B CN 102124579 B CN102124579 B CN 102124579B CN 200980131779 A CN200980131779 A CN 200980131779A CN 102124579 B CN102124579 B CN 102124579B
Authority
CN
China
Prior art keywords
conductive
layer
type semiconductor
semiconductor layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200980131779.8A
Other languages
English (en)
Other versions
CN102124579A (zh
Inventor
丁焕熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN102124579A publication Critical patent/CN102124579A/zh
Application granted granted Critical
Publication of CN102124579B publication Critical patent/CN102124579B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Abstract

本发明的一个实施例涉及一种半导体发光器件及其制造方法。根据该实施例的半导体发光器件包括：第二电极层；发光结构，该发光结构位于所述第二电极层下方并包括多个化合物半导体层；至少一个划分凹槽，该至少一个划分凹槽将所述发光结构的下部各层的内侧区域划分为多个区域；以及第一电极，该第一电极位于所述发光结构下方。

Description

半导体发光器件及其制造方法
技术领域
本发明涉及一种半导体发光器件及其制造方法。
背景技术
III-V族氮化物半导体已经多样化地用作：包括蓝色/绿色发光二极管(LED)的光学器件、诸如金属半导体场效应晶体管(MOSFET)和异质结场效应晶体管(HEMT)等的高速开关装置、以及照明和显示设备等的光源。特别地，使用了III族氮化物半导体的发光器件能够实现高效率发光，具有与从可视光线到紫外线的区域相对应的直接跃迁型带隙。
氮化物半导体已主要用作发光二极管(LED)或激光二极管(LD)，并且已继续进行用于改进制造工艺或提高光学效率的研究。
发明内容
[技术问题]
实施例提供了一种半导体发光器件及其制造方法，该半导体发光器件能够将芯片的发光部划分为多个发光区域。
实施例提供了一种半导体发光器件及其制造方法，该半导体发光器件能够通过多个发光区域来提高外部量子效率。
实施例提供了一种半导体发光器件及其制造方法，通过形成如下的结构划分凹槽，该半导体发光器件能够通过多个划分区域来发射光，所述结构划分凹槽具有将发光结构的内侧划分为多个区域的深度。
实施例提供了一种半导体发光器件及其制造方法，通过在发光结构与第二电极层之间的内侧布置有欧姆接触层并且/或在该发光结构与第二电极层之间的外侧布置有保护层，该半导体发光器件能够提高电气可靠性。
[技术方案]
实施例提供了一种半导体发光器件，其包括：第二电极层；发光结构，该发光结构形成在第二电极层下方，包括多个化合物半导体层；至少一个划分凹槽，所述至少一个划分凹槽将发光结构的下部各层的内侧区域划分为多个区域；以及第一电极，该第一电极位于发光结构下方。
实施例提供了一种半导体发光器件，其包括：第二电极层，该第二电极层包括反射电极；欧姆接触层，该欧姆接触层位于第二电极层下方；发光结构，该发光结构位于欧姆接触层下方并包括多个化合物半导体层，所述多个化合物半导体层包括第二导电型半导体层；至少一个划分凹槽，所述至少一个划分凹槽将发光结构的下部各层的内侧区域划分为多个区域；以及第一电极，该第一电极位于发光结构下方。
一种用于制造半导体发光器件的方法包括：在衬底上形成包括多个化合物半导体层的发光结构；在该发光结构上形成欧姆接触层；在该欧姆接触层上形成第二电极层；将衬底与发光结构分离；形成多个划分凹槽，所述多个划分凹槽将发光结构的内侧区域划分为多个发光区域；以及在发光结构下方形成第一电极。
在附图和以下描述中，阐明了一个或多个实施例的细节。根据该描述和附图以及权利要求，其它特征将会显而易见。
[有益效果]
根据实施例，芯片的内侧被划分为多个发光区域，从而能够提高面积变大的该芯片中的外部量子效率，并且能够使内部光散射最小化。
实施例在发光结构与第二电极层之间布置有欧姆接触层和/或保护层，从而能够提高芯片良品率。
实施例能够提高半导体发光器件的电气可靠性。
附图说明
图1是示出根据第一实施例的半导体发光器件的侧视截面图。
图2是图1的平面图。
图3至图11是示出根据第一实施例的半导体发光器件的制造工艺的图。
图12是示出根据第二实施例的半导体发光器件的侧视截面图。
图13是图12的平面图。
具体实施方式
在下文中，将参考附图来描述根据实施例的半导体发光器件。在下文中，当说明这些实施例时，对于被称为“在各个层上或下方”的基准，可以参考附图进行说明，并且还通过示例来说明每个层的厚度，但该厚度不限于附图所示的厚度。
在实施例中，当一个层(膜)、区域、图案或结构被称为在基板、另一层(膜)、区域、焊盘或图案“上”或“下方”时，该“上”和“下方”包括“直接”和“间接”的意思。
下面将参考附图来说明根据实施例的半导体发光器件。
图1是示出根据第一实施例的半导体发光器件的侧视截面图。图2是图1的平面图。
参考图1和图2，半导体发光器件100包括发光结构105、第一电极112、保护层140、欧姆接触层150、第二电极层160、以及导电支撑构件170。
半导体发光器件100包括多个化合物半导体，例如使用III-V族化合物半导体的LED，其中，该LED可以是发射蓝光、绿光、红光等的彩色LED，或者是UV LED。在实施例的技术范围内，可以多样化地实现从该LED发射的光。
发光结构105包括第一导电型半导体层110、有源层120、以及第二导电型半导体层130。
第一导电型半导体层110可以选自被掺杂有第一导电掺杂物的III-V族化合物半导体，例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。当第一导电型半导体层是N型半导体层时，所述第一导电掺杂物包括诸如Si、Ge、Sn、Se、Te等的N型掺杂物。第一导电型半导体层110可以形成为单层或多层，但其不限于此。
第一电极112能以预定图案形成在第一导电型半导体层110下方。在第一导电型半导体层110的底表面上可以形成有粗糙图案。
有源层120形成在第一导电型半导体层110上，其中，有源层120可以形成为具有单量子阱结构或多量子阱结构。有源层120可以形成为具有使用III-V族化合物半导体材料的阱层/势垒层的交替循环结构，例如具有如下交替循环结构：InGaN阱层/GaN势垒层、InGaN阱层/AlGaN势垒层、或者InGaN阱层/InGaN势垒层。在有源层120上和/下方可以形成有导电包覆层，其中，该导电包覆层可以由AlGaN基半导体形成。
第二导电型半导体层130形成在有源层120上，其中，第二导电型半导体层130可以选自被掺杂有第二导电掺杂物的III-V族化合物半导体，例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInP等。当第二导电型半导体层是P型半导体层时，所述第二导电掺杂物包括诸如Mg和Ze等的P型掺杂物。第二导电型半导体层130可以形成为单层或多层，但其不限于此。第二导电型半导体层130可以形成为具有至的厚度。
发光结构105可以包括位于第二导电型半导体层130上的N型半导体层或P型半导体层。第一导电型半导体层110可以实现为P型半导体层，而第二导电型半导体层130可以实现为N型半导体层。发光结构105可以包括如下结构中的至少一种：N-P结结构、P-N结结构、N-P-N结结构、以及P-N-P结结构。
欧姆接触层150可以形成在第二导电半导体层130或第三导电型半导体层上，并且保护层140可以形成在欧姆接触层150的外周处。
欧姆接触层150被欧姆接触在第二导电型半导体层130上，该欧姆接触层150可以形成为层的形状或多个图案的形状。当欧姆接触层150形成为多个图案的形状时，第二导电型半导体层130可以与具有不同欧姆特性的欧姆接触层150以及第二电极层160直接接触。
欧姆接触层150可以包括如下项中的至少任一种：铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO。
欧姆接触层150可以形成为具有至1um的厚度，但其不限于此。
保护层140可以由绝缘材料或透明导电材料形成。该绝缘材料例如可以使用SiOx、SiNx、Al2O3、TiO2等。该透明导电材料例如可以包括如下项中的至少任一种，铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO。
保护层140形成在第二导电型半导体层130的顶表面的外周上。保护层140沿着第二导电型半导体层130的顶表面的外周形成为环形构造、回路构造、框架构造等。在这样的情况下，保护层140的内端形成在第二导电型半导体层130的顶表面上，而保护层140的外端暴露于发光结构105的外侧。
保护层140可以形成为具有0.1至2um的厚度，但可以在实施例的技术范围内改变该厚度。
保护层140的厚度允许第二电极层160和发光结构105之间被隔开，从而能够改善在发光结构105的外壁处发生电短路的问题。
发光结构105的外侧部103是在该发光结构的外周上被蚀刻掉的空间，其中，保护层140的顶表面可以暴露于该空间。因此，外侧部103带来了如下效果：将发光结构105移动到该芯片的内侧。在这样的情况下，发光结构105和第二电极层160之间可以进一步被隔开。
第二电极层160形成在欧姆接触层150和保护层140上，并且导电支撑构件170形成在第二电极层160上。第二电极层160可以选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、以及由它们的选择性组合所组成的材料。导电支撑构件170可以用作该芯片的基部衬底，用作供给具有第二极性的电力的路径。第二电极层160和/或导电支撑构件170可以形成为层的形状或多个图案的形状。
导电支撑构件170可以被实现为铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜钨(Cu-W)、载具晶圆(例如：Si、Ge、GaAs、ZnO、以及SiC等)。可以使用电沉积方法或以片状形状来形成该导电支撑构件170，但其不限于此。导电支撑构件170可以形成为具有30至150um的厚度，但其不限于此。
在发光结构135的内侧形成有多个结构划分凹槽135。结构划分凹槽135可以形成为凹槽形状，其具有从第一导电型半导体层110的下端到第二导电型半导体层130的一部分的预定深度。这些结构划分凹槽可以形成为具有0.1um至100um的宽度。
在此，结构划分凹槽135的深度D1可以形成为比第二导电型半导体层130的下端位置D2深，但比欧姆接触层150的上端位置D3浅。换言之，以不使第二电极层160暴露的深度来形成该结构划分凹槽135。在这样的情况下，能够防止第二电极层160的碎片使发光结构105的中间层短路。欧姆接触层150布置在结构划分凹槽135与第二电极层160之间，从而能够解决该结构划分凹槽135的蚀刻深度所引起的问题。
第一电极112以预定图案形成在第一导电型半导体层110的底表面上，其中，第一电极112可以布置在结构划分凹槽135的外围。
参考图2，多个结构划分凹槽135布置在第一导电型半导体层110的内侧区域中，其中，结构划分凹槽135可以形成为如下形状：即，第一导电型半导体层110未被分成两部分。这些结构划分凹槽135可以形成为直线构造、弯曲构造(例如：L和V形)、被分支的分支构造、多分支窗口构造(例如：E和F形)、开口型字符构造(例如：Y、N、M、V、T、W、X、Z、C、H、K形等)等，但其不限于此。
所述多个结构划分凹槽135可以彼此平行或不平行，并且能够以规则/不规则的间隔隔开，但其不限于此。
通过结构划分凹槽135，可以将发光结构105划分为多个发光区域。
第一电极112分别布置在第一导电型半导体层110的多个划分区域上，其中，第一电极112可以布置在通过结构划分凹槽135划分的划分区域的一侧或另一侧，或者沿着结构划分凹槽135的外围布置。在此，第一电极112可以布置成各种图案，例如多边形图案、圆形图案、曲线图案、直线图案、多分支窗口图案、弯曲形图案、字符形图案(例如O、T、Y、D、B、X、Z、U、P、L、K、M、N形等)等。
发光结构105可以被划分为多个发光区域，以最小化在该器件内部散射的光，从而能够提高光学效率。而且，通过所述多个发光区域发射光，从而能够提高外部量子效率。
图3至图10是示出根据第一实施例的半导体发光器件的制造工艺的图。
参考图3和图4，衬底101被装载在生长设备中，并且可以在衬底101上以层的形状或图案形状形成II至VI族化合物半导体层。
通过诸如电子束蒸镀器、物理气相沉积(PVD)装置、化学气相沉积(CVD)装置、等离子体激光沉积(PLD)装置、复式热蒸镀器、溅射装置、以及金属有机化学气相沉积(MOCVD)装置等的生长设备，可以形成该半导体发光器件，但该生长设备不限于此。
衬底101可以选自由以下项组成的组：蓝宝石衬底(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3、导电衬底、以及GaAs等。在衬底101的顶表面上可以形成有不均匀图案。而且，在衬底101上还可以形成有使用II至VI族化合物半导体的层或图案，例如以下层中的至少一个层：ZnO层(未示出)、缓冲层(未示出)、未掺杂的半导体层(未示出)。
可以使用III-V族化合物半导体来形成该缓冲层或未掺杂的半导体层，其中，该缓冲层减少了与衬底的晶格常数差，并且该未掺杂的半导体层可以由未掺杂的GaN基半导体形成。
多个化合物半导体层形成在衬底101上。第一导电型半导体层110形成在衬底101上，有源层120形成在第一导电型半导体层110上，并且第二导电型半导体层130形成在有源层120上。
第一导电型半导体层110可以选自被掺杂有第一导电掺杂物的III-V族化合物半导体，例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInP等。当第一导电型半导体层是N型半导体层时，所述第一导电掺杂物包括诸如Si、Ge、Sn、Se以及Te等的N型掺杂物。第一导电型半导体层110可以形成为单层或多层，但其不限于此。
有源层120形成在第一导电型半导体层110上，其中，有源层120可以形成为具有单量子阱结构或多量子阱结构。
有源层120可以形成为具有使用III-V族化合物半导体材料的阱层/势垒层的交替循环结构，例如，具有InGaN阱层/GaN势垒层或者InGaN阱层/InGaN势垒层的交替循环结构。
在有源层120上和/或下方可以形成有导电包覆层，其中，该导电包覆层可以形成在AlGaN基半导体上。
第二导电型半导体层130形成在有源层120上，其中，第二导电型半导体层130可以选自被掺杂有第二导电掺杂物的III-V族化合物半导体，例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、以及AlGaInPO等。当第二导电型半导体层是P型半导体层时，所述第二导电掺杂物包括诸如Mg和Ze等的P型掺杂物。第二导电型半导体层130可以形成为单层或多层，但其不限于此。
可以将第一导电型半导体层110、有源层120以及第二导电型半导体层130定义为发光结构。而且，可以在第二导电型半导体层130上形成第三导电型半导体层，例如N型半导体层或P型半导体层。因此，该发光结构可以形成为如下结构中的至少一种：N-P结结构、P-N结结构、N-P-N结结构、以及P-N-P结结构。
保护层140形成在第二导电型半导体层130或第三导电型半导体层的顶表面的外侧，其中，保护层140可以由绝缘材料或透明导电材料形成。该绝缘材料例如可以使用SiOx、SiNx、Al2O3、TiO2等。该透明导电材料例如可以包括如下项中的至少任一种，铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO。
图4是图3的平面图。如图4所示，保护层140沿着第二导电型半导体层130的顶表面的外周形成为环形构造、钩形构造、框架构造等。
保护层140可以形成为具有0.1至2um的厚度，但其不限于此。
参考图5，欧姆接触层150形成在第三导电型半导体层或第二导电型半导体层130上的内侧。欧姆接触层150被欧姆接触，其可以形成为层的形状或多个图案的形状。
欧姆接触层150例如可以包括如下项中的至少任一种：铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO。
在此，在欧姆接触层150形成于第二导电型半导体层130上之后，可以在第二导电型半导体层130上形成保护层140，但该形成顺序不限于此。
参考图6和图7，在保护层140和欧姆接触层150上形成第二电极层160，其中，第二电极层160可以选自Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au、Hf、以及由它们的选择性组合所组成的材料。
在第二电极层160上可以形成具有预定厚度的导电支撑构件170，其中，导电支撑构件170可以用作该芯片的基部衬底，用作供给具有第二极性的电力的路径。第二电极层160和/或导电支撑构件170可以形成为层的形状或多个图案的形状。
当欧姆接触层150形成为图案时，第二电极层160可以直接接触第二导电型半导体层130的顶部。因此，在第二导电型半导体层130上，通过利用第二电极层160与欧姆接触层150之间的欧姆电阻差，能够提高电流效率。
导电支撑构件170可以被实现为铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜钨(Cu-W)、载具晶圆(例如：Si、Ge、GaAs、ZnO、以及SiC等)。可以使用电沉积方法或以片状形状来形成该导电支撑构件170，但其不限于此。导电支撑构件170可以形成为具有30至150um的厚度，但其不限于此。
参考图7和图8，在导电支撑构件170定位在基部上之后，将衬底101移除。可以使用物理和/或化学方法来移除衬底101。对于物理方法，通过激光剥离(LLO)工艺来移除衬底101。对于化学方法，通过使用湿法蚀刻方法移除该衬底101与第一导电型半导体层110之间的半导体层(例如，缓冲层)，可以将所述衬底分离。
对于移除了衬底101的第一导电型半导体层110，可以执行使用电感耦合等离子体/反应离子蚀刻(ICP/RIE)法的抛光工艺。
欧姆接触层150和第二电极层160可以增强第二导电型半导体层130与导电支撑构件170之间的粘附性，从而保护该半导体发光器件免受外部冲击。例如，通过上述的衬底移除工艺，能够保护第二导电型半导体层130与导电支撑构件170之间的层150和160免受冲击。因此，能够提高该半导体发光器件的电气可靠性。
参考图9，通过台面蚀刻工艺来蚀刻掉第二导电型半导体层130的外侧部103，并因此将其从第一导电型半导体层110上移除。该外侧部103具有如下效果：它将发光半导体层110、120以及130从芯片之间的边界区域移动到该芯片的内侧。布置在第二导电型半导体层130的顶表面外侧的保护层140暴露于该外侧部103。换言之，保护层140暴露于外侧部103，但第二电极层160未暴露于外侧部103，从而能够提高芯片良品率。
因此，当将一个芯片与另一芯片分离时，保护层140能够解决由于在芯片分离工艺期间产生的金属碎片而在半导体层110、120及130之间发生电短路的问题。
参考图10，结构划分凹槽135形成在第一导电型半导体层110的内侧。可以以如下程度的深度D1来蚀刻该结构划分凹槽135，该深度D1使得第二导电型半导体层130从第一导电型半导体层110暴露。可以使用干法蚀刻法和/或湿法蚀刻法来执行该蚀刻，但其不限于此。
结构划分凹槽135的深度D1可以形成为比第二导电型半导体层130的下端位置D2深，但比欧姆接触层150的上端位置D3浅。结构划分凹槽135可以形成为具有0.1um至100um的宽度。
如图2和图10所示，结构划分凹槽135可以形成为如下形状：即，第一导电型半导体层110未被分成两部分。这些结构划分凹槽135可以形成为直线构造、弯曲构造(例如：L和V形)、被分支的分支构造、多分支窗口构造(例如：E和F形)、开口型字符构造(例如：Y、N、M、V、T、W、X、Z、C、H、K形等)等，但其不限于此。
所述多个结构划分凹槽135可以彼此平行或不平行，并且能够以规则/不规则的间隔隔开，但其不限于此。
通过结构划分凹槽135，可以将发光结构105划分为多个发光区域。
当形成结构划分凹槽135时，如果第二导电型半导体层130形成为具有例如大约至的较薄厚度，则在过度蚀刻时，可能会蚀刻超过第二导电型半导体层130的厚度。这时，欧姆接触层150保护该器件免受过度蚀刻。欧姆接触层150并不产生诸如ITO或SiO2材料等的金属碎片，从而能够解决由于过度蚀刻而引起的问题。
在此，如果不存在欧姆接触层150，则可能由于过度蚀刻而蚀刻到第二电极层160。这时，出现如下问题：第二电极层160的金属碎片使发光结构105的中间层短路。根据该实施例，欧姆接触层150布置在发光结构105上，从而能够防止第二电极层160被蚀刻。
如图2和图11所示，多个结构划分凹槽135以条状形状形成在该芯片的内侧区域中，并且第一电极112形成在通过结构划分凹槽135划分的第一导电型半导体层110下方。第一电极112分别布置在与结构划分凹槽135相邻的第一导电型半导体层110下方。
第一电极112形成为使得具有均匀分布的电流能够供给到发光结构105的各个区域。在此，能够将第一电极112布置成各种图案，例如，多边形图案、圆形图案、曲线图案、直线图案、多分支窗口图案、弯曲形图案、字符形图案(例如：O、T、Y、D、B、X、Z、U、P、L、K、M、N形等)等。
在第一导电型半导体层110的底表面上可以形成有粗糙图案(未示出)，但其不限于此。
而且，在第一导电型半导体层110的底表面上可以形成有诸如ITO等的透明电极层，并且第一电极112可以形成在该透明电极层上或下方。
同时，作为另一示例，结构划分凹槽135可以保留为一个空间，或者也可以填充有单独的绝缘材料(例如：SiO2和Si3N4)或树脂材料(例如硅树脂、环氧树脂等)。
上述发光结构105被划分为多个发光区域，以最小化在该器件内部散射的光，从而能够增加光学效率。而且，该半导体发光器件通过发光结构105的各个发光区域来发射光，从而能够提高外部量子效率。
图12是根据第二实施例的半导体发光器件的侧视截面图，而图13是图12的平面图。当说明第二实施例时，对于与第一实施例相同的部分，将使用相同的附图标记并且将省略其重复说明。
参考图12和图13，半导体发光器件100A包括欧姆接触层155，该欧姆接触层155以多个图案的形状形成在第二导电型半导体层130上。
欧姆接触层155可以形成为与结构划分凹槽135相对应的图案(例如：条形图案)，其中，欧姆接触层155的宽度W1可以形成为比结构划分凹槽135的宽度W2(0.1um至100um)宽，并且欧姆接触层155的长度可以形成为比结构划分凹槽135的长度长。换言之，欧姆接触层155的宽度W1和长度形成为大于结构划分凹槽135的宽度W2和长度，从而即使产生过度蚀刻，也能够防止第二电极层160暴露。
欧姆接触层155的图案形状可以形成为如下图案，该图案的尺寸能够覆盖至少一个结构划分凹槽135，但可以在实施例的技术范围内改变该图案形状。
由于欧姆接触层155形成为图案形状，所以第二导电型半导体层130通过欧姆接触层155和第二电极层160来接收具有第二极性的电力。在这样的情况下，第二导电型半导体层130可以接收通过不同的欧姆电阻扩散的电流。
可以以与结构划分凹槽135相对应的图案(例如：条形图案)形成电流阻挡层(未示出)，并且该电流阻挡层布置在第二导电型半导体层130与第二电极层160之间。该电流阻挡层能够包括欧姆接触层155。第二导电型半导体层130可以接收通过该电流阻挡层扩散的电流。
实施例提供了一种半导体发光器件，其包括：导电支撑构件；第二电极层，该第二电极层位于导电支撑构件下方并包括反射电极；欧姆接触层，该欧姆接触层位于第二电极层的至少一部分下方；发光结构，该发光结构位于欧姆接触层下方并包括多个化合物半导体层；以及多个划分凹槽，所述多个划分凹槽位于发光结构的下部各层的内侧，彼此间隔开并且具有预定深度。
根据实施例，芯片的内侧被划分为多个发光区域，从而能够提高面积变大的该芯片中的外部量子效率，并且能够使内部的光散射最小化。
实施例在发光结构与第二电极层之间布置有欧姆接触层和/或保护层，从而能够提高芯片良品率。
在本说明书中对于“一个实施例”、“一实施例”、“示例性实施例”等的任何引用均意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中各处出现的这类短语不必都指向同一实施例。此外，当结合任一实施例描述特定特征、结构或特性时，认为结合这些实施例中的其它实施例来实现这样的特征、结构或特性也是本领域技术人员所能够想到的。
虽然已经参照本发明的多个示例性实施例描述了实施例，但应当理解，本领域的技术人员可以想到许多将落入本公开原理的精神和范围内的其它修改和实施例。更特别地，在本公开、附图和所附权利要求的范围内，主题组合布置结构的组成部件和/或布置结构方面的各种变化和修改都是可能的。对于本领域的技术人员来说，除了组成部件和/或布置结构方面的变化和修改之外，替代用途也将是显而易见的。
[工业实用性]
实施例能够提供一种半导体发光器件，例如LED。
实施例能够提高半导体发光器件的光效率。
实施例能够提高半导体发光器件的电气可靠性。
实施例能够提供一种光源，该光源封装有能够用在照明、指示、显示等领域中的半导体发光器件。

Claims (12)

1.一种半导体发光器件，包括：
第二电极层；
发光结构，所述发光结构位于所述第二电极层下方，包括多个化合物半导体层；
至少一个划分凹槽，所述至少一个划分凹槽将所述发光结构的下部各层的内侧区域划分为多个区域；以及
第一电极，所述第一电极位于所述发光结构下方；
欧姆接触层，所述欧姆接触层位于所述第二电极层和所述发光结构之间；以及
导电支撑构件，所述导电支撑构件位于所述第二电极层上，
其中，所述发光结构包括：第一导电型半导体层，所述第一导电型半导体层布置在所述第一电极上；有源层，所述有源层位于所述第一导电型半导体层上；以及第二导电型半导体层，所述第二导电型半导体层位于所述有源层和所述欧姆接触层之间，
其中，所述划分凹槽具有如下程度的深度，该深度使得所述第二导电型半导体层或所述欧姆接触层从所述第一导电型半导体层的下表面的内侧暴露，
其中，所述欧姆接触层形成为与所述划分凹槽相对应的图案，
其中，所述欧姆接触层形成为具有覆盖所述划分凹槽的尺寸的图案。
2.根据权利要求1所述的半导体发光器件，包括：
保护层，所述保护层位于所述第二电极层的底表面的外周处，包括绝缘材料。
3.根据权利要求1或2所述的半导体发光器件，其中，所述欧姆接触层的图案具有比所述划分凹槽的宽度宽的宽度。
4.根据权利要求3所述的半导体发光器件，其中，所述欧姆接触层的图案具有比所述划分凹槽的长度长的长度。
5.根据权利要求1或2所述的半导体发光器件，其中，所述欧姆接触层包括如下项中的至少一种：铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锌锡氧化物(IZTO)、铟铝锌氧化物(IAZO)、铟镓锌氧化物(IGZO)、铟镓锡氧化物(IGTO)、铝锌氧化物(AZO)、锑锡氧化物(ATO)、镓锌氧化物(GZO)、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、以及Ni/IrOx/Au/ITO。
6.根据权利要求1或2所述的半导体发光器件，其中，所述划分凹槽具有0.1μm至100μm的宽度。
7.根据权利要求3所述的半导体发光器件，其中，所述划分凹槽包括布置在所述第一导电型半导体层的内侧中的多个划分凹槽，
其中，所述第一电极分别布置在与所述多个划分凹槽相邻的第一导电类型半导体层的下方。
8.根据权利要求1或2所述的半导体发光器件，其中，所述第一电极具有开放式回路构造或闭合式回路构造，使得所述第一电极连接到通过所述划分凹槽划分的所述第一导电型半导体层的下表面。
9.一种半导体发光器件，包括：
第二电极层，所述第二电极层包括反射电极；
欧姆接触层，所述欧姆接触层位于所述第二电极层下方；
发光结构，所述发光结构位于所述欧姆接触层下方并包括多个化合物半导体层；
多个划分凹槽，所述多个划分凹槽将所述发光结构的下部各层的内侧区域划分为多个区域；
第一电极，所述第一电极位于所述发光结构下方；
保护层，所述保护层包括绝缘材料，并且沿着所述发光结构的顶表面的外周以环形构造或回路构造；以及
导电支撑构件，所述导电支撑构件位于所述第二电极层上，
其中，所述发光结构包括：第一导电型半导体层，所述第一导电型半导体层布置在所述第一电极上；有源层，所述有源层位于所述第一导电型半导体层上；以及第二导电型半导体层，所述第二导电型半导体层位于所述有源层和所述欧姆接触层之间，
其中，所述划分凹槽具有如下程度的深度，该深度使得所述第二导电型半导体层或所述欧姆接触层从所述第一导电型半导体层的下表面的内侧暴露，
其中，所述欧姆接触层形成为与所述划分凹槽中的每个相对应的图案，
其中，所述欧姆接触层形成为具有覆盖所述划分凹槽中的每个的尺寸的图案，
其中，所述划分凹槽包括绝缘材料。
10.根据权利要求9所述的半导体发光器件，其中，所述欧姆接触层的图案具有比所述划分凹槽的宽度宽的宽度，并且具有比所述划分凹槽的长度长的长度，
其中，所述第一电极分别布置在与所述多个划分凹槽相邻的第一导电类型半导体层的下方。
11.根据权利要求9或10所述的半导体发光器件，其中，所述划分凹槽形成为具有如下深度，该深度使得所述第二导电型半导体层暴露于所述发光结构的下部各层上，并且所述划分凹槽具有如下构造中的至少一种构造：直线构造、弯曲构造、被分支的分支构造、多分支窗口构造、开口型字符构造。
12.一种用于制造半导体发光器件的方法，包括：
在衬底上形成包括多个化合物半导体层的发光结构；
在所述发光结构上形成欧姆接触层；
在所述欧姆接触层上形成第二电极层；
在所述第二电极层上形成导电支撑构件；
将所述衬底与所述发光结构分离；
形成多个划分凹槽，所述多个划分凹槽将所述发光结构的内侧区域划分为多个发光区域；以及
在所述发光结构下方形成第一电极，
其中，所述发光结构包括：第一导电型半导体层，所述第一导电型半导体层布置在所述第一电极上；有源层，所述有源层位于所述第一导电型半导体层上；以及第二导电型半导体层，所述第二导电型半导体层位于所述有源层和所述欧姆接触层之间，
其中，所述划分凹槽具有如下程度的深度，该深度使得所述第二导电型半导体层或所述欧姆接触层从所述第一导电型半导体层的下表面的内侧暴露，
其中所述欧姆接触层形成为与所述划分凹槽中的每个相对应的图案，
其中，所述欧姆接触层形成为具有覆盖所述划分凹槽中的每个的尺寸的图案。
CN200980131779.8A 2008-08-12 2009-08-04 半导体发光器件及其制造方法 Active CN102124579B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0079129 2008-08-12
KR1020080079129A KR101428088B1 (ko) 2008-08-12 2008-08-12 반도체 발광소자 및 그 제조방법
PCT/KR2009/004349 WO2010018946A2 (ko) 2008-08-12 2009-08-04 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102124579A CN102124579A (zh) 2011-07-13
CN102124579B true CN102124579B (zh) 2015-05-13

Family

ID=41669442

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980131779.8A Active CN102124579B (zh) 2008-08-12 2009-08-04 半导体发光器件及其制造方法

Country Status (5)

Country Link
US (1) US9577145B2 (zh)
EP (1) EP2317575B1 (zh)
KR (1) KR101428088B1 (zh)
CN (1) CN102124579B (zh)
WO (1) WO2010018946A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101428088B1 (ko) * 2008-08-12 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101039946B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101020945B1 (ko) 2009-12-21 2011-03-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20130093088A (ko) * 2010-08-11 2013-08-21 서울옵토디바이스주식회사 자외선 발광 다이오드 및 그 제조방법
TW201415670A (zh) * 2012-10-03 2014-04-16 Lextar Electronics Corp 發光二極體晶片
US20200119085A1 (en) * 2018-10-10 2020-04-16 Glo Ab Vertical stacks of light emitting diodes and control transistors and method of making thereof
JPWO2021166821A1 (zh) * 2020-02-21 2021-08-26

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180420A (zh) * 2005-04-04 2008-05-14 东北技术使者株式会社 GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136788A (ja) * 1983-12-26 1985-07-20 日本ビクター株式会社 Ｌｅｄ平面パネルデイスプレイの製作法
JP4207781B2 (ja) * 2002-01-28 2009-01-14 日亜化学工業株式会社 支持基板を有する窒化物半導体素子及びその製造方法
KR100483049B1 (ko) * 2003-06-03 2005-04-15 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드의 제조방법
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
KR100631993B1 (ko) * 2005-07-20 2006-10-09 삼성전기주식회사 Ｌｅｄ 패키지 및 그 제조방법
KR100668964B1 (ko) * 2005-09-27 2007-01-12 엘지전자 주식회사 나노 홈을 갖는 발광 소자 및 그의 제조 방법
KR20070088145A (ko) 2006-02-24 2007-08-29 엘지전자 주식회사 발광 다이오드 및 그 제조방법
US20090315045A1 (en) * 2006-05-01 2009-12-24 Mitsubishi Chemical Corporation Integrated semiconductor light emitting device and method for manufacturing same
JP2007324577A (ja) * 2006-05-01 2007-12-13 Mitsubishi Chemicals Corp 集積型半導体発光装置およびその製造方法
EP2458653B1 (en) * 2006-06-23 2023-08-30 LG Electronics Inc. Light emitting diode having vertical topology
KR100727472B1 (ko) * 2006-10-17 2007-06-13 (주)에피플러스 발광 다이오드 및 그 형성 방법
KR20100000020A (ko) * 2008-06-24 2010-01-06 한덕영 롤 브라인더의 하단 지지부 은폐 장치
KR101428088B1 (ko) * 2008-08-12 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180420A (zh) * 2005-04-04 2008-05-14 东北技术使者株式会社 GaN单晶生长方法、GaN基板制备方法、GaN系元件制备方法以及GaN系元件

Also Published As

Publication number Publication date
US9577145B2 (en) 2017-02-21
KR20100020375A (ko) 2010-02-22
WO2010018946A2 (ko) 2010-02-18
US20100163893A1 (en) 2010-07-01
EP2317575A2 (en) 2011-05-04
KR101428088B1 (ko) 2014-08-07
EP2317575A4 (en) 2014-08-06
CN102124579A (zh) 2011-07-13
WO2010018946A3 (ko) 2010-05-14
EP2317575B1 (en) 2018-08-01

Similar Documents

Publication Publication Date Title
CN102044613B (zh) 半导体发光器件及其制造方法
CN102106007B (zh) 半导体发光器件及其制造方法
US7947997B2 (en) Semiconductor light emitting device
US8614457B2 (en) Semiconductor light emitting device
CN101728411B (zh) 半导体发光器件
US8952414B2 (en) Semiconductor light emitting device
CN101728471B (zh) 半导体发光器件
CN102124579B (zh) 半导体发光器件及其制造方法
CN102017195A (zh) 半导体发光器件
CN101740686B (zh) 半导体发光器件
KR101500027B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210810

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.

TR01 Transfer of patent right