JPS60136788A - Ｌｅｄ平面パネルデイスプレイの製作法 - Google Patents

Ｌｅｄ平面パネルデイスプレイの製作法

Info

Publication number
JPS60136788A
JPS60136788A JP58245893A JP24589383A JPS60136788A JP S60136788 A JPS60136788 A JP S60136788A JP 58245893 A JP58245893 A JP 58245893A JP 24589383 A JP24589383 A JP 24589383A JP S60136788 A JPS60136788 A JP S60136788A
Authority
JP
Japan
Prior art keywords
wafer
led
flat panel
panel display
insulator substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58245893A
Other languages
English (en)
Inventor
倉田　一峰
辻河　秀雄
寛 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Nippon Victor KK
Original Assignee
Victor Company of Japan Ltd
Nippon Victor KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd, Nippon Victor KK filed Critical Victor Company of Japan Ltd
Priority to JP58245893A priority Critical patent/JPS60136788A/ja
Priority to DE19843447452 priority patent/DE3447452A1/de
Publication of JPS60136788A publication Critical patent/JPS60136788A/ja
Priority to US06/908,929 priority patent/US4775645A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＬＥＤ平面パネルディスプレイに関する。
（従来技術と問題点） ＬＥＤ平面パネルディスプレイとしては、多数のＬＥＤ
ランプが予め定められたピッチで所要の２次元的な配列
パターンとなるように行方向と列方向とに配列さハるよ
うにして構成されたもの、あるいは、多数のＬ［！ｌ’
ｌチップがセラミック基板上に予め定められたピッチで
所要の２次元的な配列パターンとなるように行方向と列
方向とに配列されるようにして構成されたものなどが従
来から知られている。
しかしながら、前記した従来の１．Ｅｒｌ平面パネルデ
ィスプレイは、材料費が高いために完成品がコスト高に
なったり、また、発光素子のピッチを１ｍｌ１１以下に
することが困難であるなどの問題点があった・ （問題点を解決するための手段） 本発明は、予め定められたピッチで所要の２次元的な配
列パターンとなるように行方向と列方向とに電極が配列
される如きＬＥＤウェハーの裏面と、絶縁体基板上に構
成させた導電層とを導電的に接着させる工程と、前記の
工程によって絶縁体基板とＬＥＤウェハーとが一体的に
なされた状態の中間製品に対して、前記したＬＥＤウェ
ハーの２次元的な電極の配列パターンにおける電極配列
の一方の方向について、Ｌ　Ｅ　Ｄウェハーの表面側よ
り絶縁体基板に達するような切込溝を形成させる工程と
、前記した工程において形成された切込溝の方向と直交
する方向について絶縁体基板とＬＥＤウェハーとが一体
的になされた状態の中間製品に対して、ＬＥＤウェハー
におけるＰＮ接合部よりは深く、かつ絶縁基板には達し
ない深さの切込溝を１．ＥＤウェハーの表面側より形成
させる工程とを備えたＬＥｒ）平面パネルディスプレイ
の製作法を提供して前述した問題点を解消するものであ
る。
（実施例） 以下、添付図面を参照しながら、本発明のＬＥＤ平面パ
ネルディスプレイの製作法にっ、いて、その具体的な内
容を説明する。
第１図は１本発明のＬＥｒｌ平面パネルディスプレイの
製作法に従って、ＬＥＩＩ平面パネルディスプレイを製
作する場合の各工程の内容の理解を助けるための図であ
る。
まず、第１図の（、）は、少なくとも一つの面に導電Ｎ
２が設けられている絶縁体基板１の側面図であって、前
記の絶縁体基板１としては、例えば一つの面に導電層２
が設けられているセラミック基板１が用いられてよい。
以下の実施例の説明において、前記した絶縁体基板ｌは
大きさが２５．４ＧＩｌＸ２５．４ｎ＋ｍＸＯ，６ａ＋
ｍで、それの一つの面に導電層２が設けられている如き
セラミック基板１であるとされている。
また、第１図の（ｂ）は、ＧａＰの１．ＨＤウェハー３
のＰ型詰晶面４に、金合金（ＡｕＢｅ）によって直径が
１００μｍの電極５．訃・・を３９７μｍのピッチで直
交する二方向に形成させた状態とし、また、それのＮ型
詰晶面には金合金（ＡｕＳｉ　）によって電極６を形成
させた状態としたＧ　ａ　ＰのＬＥＤウェハー３の側面
図である。
次に、前＾１した第１図の（ａ）に示されるセラミック
基板１に設けら扛ている導電層２上に導電性ペースト７
を塗布しく第１図の（ｃ））、次いでそのペースト７．
１−に第１図の（ｂ）に示すＧａＰのＬ［！Ｄウェハー
３における電極６を圧接させ（第１図の（ｄ））た状態
としてオーブン内で１５０℃で加熱して、前記した導電
性ペースト７を硬化させて、第１Ｕｉ４の（ａ）に示さ
れているセラミック基板ｌに設けられている導電層２と
、第１図の（ｂ）に示されているＧ　ａ　Ｐの１．ＨＤ
ウェハー３における電極６とを。
前記した導電性ペースト７によって導電的に接着させる
（第１図の（ｄ））、前記した導電性ペースト７は、気
泡を含まない状態で均一な厚さに塗布することが必要と
される。
上記した説明においては、第１図の（、）に示されてい
るセラミック基板１１″−設けられている感電層２と、
第１ｂＡの（ｂ）に示されているＧａＰのＬＥｒｌウェ
ハー３におけるｉｉｔ極６とを、導電性ペースト７によ
って感電的に接着させるものとしているが、第１図の（
ａ）に示されているセラミック基板ｌに設けられている
導電層２と、第１図の（ｂ）に示されているＧａＰのＬ
ＩＩＯウェハー３における電極６との導電的な接着が、
他の導電的な接着手段１例えばキロ゛１、共晶合金など
を用いた接着手段を適用して行なわれてもよい。
次に、第１図の（ｄ）に示されている状態の中間製品、
すなわち、セラミック基板１とＧａＰの１、Ｅ１１ウェ
ハー３とが一体的になされた状ｈｖの中間製品に対して
、前記したＧａＰの１．ＥＤウェハーコ３の２次元的な
電極の配列パターンにおける電極６１１列の一方の方向
について、切断機（例えば回転円盤型の切断機）を用い
てＧａＰのＬｒ１Ｄウエハー３　（７）　表面側よりセ
ラミック基板１に達するＪ：うな切込ｉ＃８が、第１図
の（ｔ」）に示されている中間製品に形成さ４（る（第
１図の（ｆ））。
次いで、第１図の（ｆ）に示さ九ている状態の中間製品
、すなわら、ＧａＰの１Ｊ４Ｄつ：Ｃバー３の表面側よ
りセラミック基板１に達するような切込溝８が形成され
ている状態の中間製品に対して、前記した工程において
施こされた切込溝８の方向と直交する方向について、Ｇ
ａＰの［、ＥＤウェハー３の表面側よりＧ　ａ　ＰのＬ
ＥＤウェハー３におけるＰＮ接合部よりは深く、かつ、
セラミック基板１には達しない深さの切込溝９が、切断
機（例えば、回転円盤型の切断機）によって第１図の（
ｆ）の中間製品に形成される（第１図の（ｇ））− 前記した工程において切断機によって形成されるべき切
込溝９は、前記のようにＧａＰのＬＥＤウェハー３の表
面側よりＧａＰのＬＥＤウェハー３におけるＰＮ接合部
よりは深く、かつ、セラミック基板１には達しない深さ
の範囲の深さならば、任意の深さとなされてもよいが、
前記した切込溝９の深さの選定に当っては、加工性にお
いて優れているような深さとなされることが望ましい。
第１図の（ｇｌ）及び第１　［４の（ｇ２）は、前記し
た工程において形成されるべき切込溝９の深さの範囲を
例示する図であり、第１図の（ｇｌ　）及び第１図の（
ｇ２）におけるＰＮはＰＮ接合部を示している。
前記のように、ＧａＰのＬＥＤウェハー３の２次元的な
電極の配列パターンにおける電極配列の一方の方向につ
いて、第１図の（ｆ）に示されているよウニ、ＧａＰの
ＬＥＤウェハー３の表面側よりセラミック基板１に達す
るような切込溝８が形成され。
また、切込溝８の方向と直交する方向については。
第１図の（ｇ）に示されているように、ＧａＰのＬＩＥ
Ｄウェハー３の表面側からＧａＰのＬＥＤウェハー３に
おけるＰＮ接合部よりは深く、かつセラミック基板１に
は達しないような深さの切込溝９が形成されることによ
って、ＧａＰのＬＥＤウェハー３には電極５．訃・・の
−個づつと対応してそれぞれ実質的に一素子づつに分離
された状態の多数のＬＥＤ素子が、予め定められた配列
パターンに従った行列を構成するようになされる。
そして、ＧａＰのＬＥＤウェハー３に構成されている前
記の個々のＬＥＤ素子は、切込溝８の延長する方向（第
１図の（ｆ）において紙面に直交する方向、あるいは、
第１図の（ｇ）において紙面の左右方向）については電
極６側において共通接続されている状態となされており
、また、ＧａＰのＬＥＤウェハー３に構成されている前
記の個々のＬＥＤ素子は、切込溝９の延長する方向（第
１図の（ｆ）において紙面の左右方向、あるいは第１図
の（ｇ）において紙面に直交する方向）については電気
的に互に分離されている状態になされている。
Ｇ　ａ　ＰのＬＥｒ）ウェハー３に前記のようにして構
成されている多数の１．［！Ｄ素子（既述した数値例で
は、直交する二方向について、それぞｔｃピッチが３９
７μ髄で配列されている多数の１、ＥＤ−Ｊ４子）は、
前記した互に直交している切込溝８，９によって互に分
離されているから、個々のＬＥＤで発光された光が結晶
内を伝わって他のＬＥＤ　＠子に光のにじみを生じさせ
るようなことは起こらない。
第２図は、前記のようにＧａＰのＬＥＤウェハー３番：
構成された個々の１．ｆ！Ｄ素子における電極５．５・
・・を、切込溝９の延長する方向（第１図の（ｆ）にお
いて紙面の左右方向、あるいは第１図の（ｇ）において
紙面に直交する方向）に１例えばワイヤボンダを用いて
互に接続線ｔｏ、ｉｏ・・・で接続した状態のものを示
している。
これまでに説明した実施例では、１．ＨＤウェハーとし
てＧａＰのＬＥＤウェハー３を用いるとしているが、本
発明の実施に当って使用するＬＥＤウェハー３としては
Ｇ　ａ　Ａ　ｓ　ＰのＬＥＤウェハー、ＧａＡｌＡｓの
ＬＥＤウェハー、ＧａＡｇのＬＵｒｌウェハー、その他
のＬＥｒｌウェハーなどが用いられてもよい。また、既
述した実施例においては、Ｐ型詰晶面に電極パターンを
形成しているが、Ｎ型結晶面に電極パターンを形成させ
るようにしてもよく、さらに、Ｐ型詰晶面とＮ型結晶面
との両面に、電極パターンを形成させるようにしてもよ
く、さらにまた、セラミック基板１に設けられている感
電層２が、電極のパターンに対応したパターンを示す状
態のものとなされていてもよい。
また、本発明の実施に当っては１周知のメサ技術、ある
いはプレーナ技術の適用によって、予め定められた配列
パターンに従い多数のＬＥＤ素子が行列に配列された状
態のＬＥロウエバーが使用されてもよいし、切込溝８，
９を形成させる加工手段としては、既述のように回転円
盤型の切断機を用いる他に、レーザを用いたり、フォト
リソグラフィ法を適用したり、ワイヤーソーを用いたり
することができることはいうまでもない。
（効果） 以上、詳細に説明したところから明らかなように、本発
明のＬＥＤ平面パネルディスプレイの製作法は、予め定
められたピッチで所要の２次元的な配列パターンとなる
ように行方向と列方向とに電極が配列される如きＬＥＤ
ウェハーの裏面と、絶縁体基板上に構成させた導電層と
を導電的に接着させる工程と、前記の工程によって絶縁
体基板とＬ　Ｅ　Ｄウェハーとが一体的になされた状態
の中間製品に対して、前記したＬＥＤウェハーの２次元
的な電極の配列パターンにおける電極配列の一方の方向
について、ＬＥＤウェハーの表面側より絶縁体基板に達
するような切込溝を形成させる工程と、前記した工程に
おいて形成された切込溝の方向と直交する方向について
、絶縁体基板とＬＥＤウェハーとが一体的になされた状
態の中間製品に対して、ＬＥＤウェハーにおけるＰＮ接
合部よりは深く、かつ、絶縁基板には達しない深さの切
込ＷをＬＥＤつ！バーの表面側より形成させる工程とを
備えたものであるから、［、ＨＤウェハーに形成させる
電極パターンのピッチが、そのままＬｆ！Ｄウェハーに
形成されるＬＥＤ　＠子のピッチとなるから、ＬＥＤウ
ェハーに形成させる電極パターンのピッチを変えること
によって１．ｌＥＤウェハーに形成されるＬＥＤ　：＃
子のピッチを任意に変えることができ、ＬＥＤ素子が高
い密度で配列されているＬ　Ｅ　ｎ平面パネルディスプ
レイを容易に製作することができ、したがって、本発明
のＬＥＤ平面パネルディスプレイの製作法によれば、既
述した従来のＬ　Ｅ　ｎ平面パネルディスプレイで生じ
ていた問題点のない偏れたｔ、　Ｅ　ｎ平面パネルディ
スプレイを安価に提供することができる。
【図面の簡単な説明】
第１図は、本発明のＬＥＤ平面パネルディスプレイの製
作法の各工程の説明に使用される図、第２図はＬＥＤ平
面パネルディスプレイの一部の斜視図である。 １・・・絶縁体基板、２・・・導電層、３・・・Ｇ　ａ
　ＰのＬＥＤウェハー、４・・・１）型結晶面、５，６
・・・電極、７・・・心電性ペース］−１８，９・・・
切込溝、１０・・・接続線、特許出願人　Ｈ本ビクター
株式会社 代　理　人　弁理士　今　間　孝　生。

Claims (1)

    【特許請求の範囲】
  1. 予め定められたピッチで所要の２次元的な配列パターン
    となるように行方向と列方向とに電極が配列される如き
    Ｌ　Ｅ　ｎウェハーの裏面と、絶縁体基板上に構成させ
    た感電層とを導電的に接着させる工程と、前記の工程に
    よって絶縁体基板とＬＥＤウェハーとが一体的になされ
    た状態の中間製品に対して、前記したＬ　Ｅ　ｎウェハ
    ーの２次元的な電極の配列パターンにおける電極配列の
    一方の方向について、Ｌ　Ｅ　ｎウェハーの表面側より
    絶縁体基板に達するような切込溝を形成させる工程と、
    前記した工程において形成された切込溝の方向と直交す
    る方向について、絶縁体基板とＬＥＤウェハーとが一体
    的になされた状態の中間製品に対して、Ｌ　Ｅ　ｎウェ
    ハーにおけるＰＮ接合部よりは深く、かつ、絶ＭｃＪ＃
    Ｌ板には達しない深さの切込溝をＬ　Ｅ　ｎウェハーの
    表面側より形成させる工程とを備えたＬＥＤ平面パネル
    ディスプレイの製作法
JP58245893A 1983-12-26 1983-12-26 Ｌｅｄ平面パネルデイスプレイの製作法 Pending JPS60136788A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58245893A JPS60136788A (ja) 1983-12-26 1983-12-26 Ｌｅｄ平面パネルデイスプレイの製作法
DE19843447452 DE3447452A1 (de) 1983-12-26 1984-12-27 Ebene lichtemittierende dioden-tafelanzeige und verfahren zu deren herstellung
US06/908,929 US4775645A (en) 1983-12-26 1986-09-15 Method of producing a flat LED panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58245893A JPS60136788A (ja) 1983-12-26 1983-12-26 Ｌｅｄ平面パネルデイスプレイの製作法

Publications (1)

Publication Number Publication Date
JPS60136788A true JPS60136788A (ja) 1985-07-20

Family

ID=17140378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58245893A Pending JPS60136788A (ja) 1983-12-26 1983-12-26 Ｌｅｄ平面パネルデイスプレイの製作法

Country Status (3)

Country Link
US (1) US4775645A (ja)
JP (1) JPS60136788A (ja)
DE (1) DE3447452A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160563U (ja) * 1986-03-31 1987-10-13
JP2005516419A (ja) * 2002-01-28 2005-06-02 クリー　インコーポレイテッド 発光ダイオードのクラスタ実装
JP2008529297A (ja) * 2005-01-26 2008-07-31 ソウル オプト デバイス カンパニー リミテッド 直列接続された複数の発光セルを有する発光装置及びそれを製造する方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3808667A1 (de) * 1988-03-15 1989-10-05 Siemens Ag Montageverfahren zur herstellung von led-zeilen
JP2780981B2 (ja) * 1988-06-27 1998-07-30 三菱電機株式会社 多点発光型半導体レーザ及びその製造方法
US5094970A (en) * 1988-11-07 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making a light emitting diode array
JPH02127053A (ja) * 1988-11-07 1990-05-15 Mitsubishi Electric Corp Ｌｅｄアレイ
KR910006706B1 (ko) * 1988-12-12 1991-08-31 삼성전자 주식회사 발광다이오드 어레이 헤드의 제조방법
US5179035A (en) * 1989-09-15 1993-01-12 U.S. Philips Corporation Method of fabricating two-terminal non-linear devices
US5102824A (en) * 1990-11-05 1992-04-07 California Institute Of Technology Method of manufacturing a distributed light emitting diode flat-screen display for use in televisions
US5294815A (en) * 1991-07-29 1994-03-15 Ricoh Company, Ltd. Semiconductor light emitting device with terraced structure
DE4228274C2 (de) * 1992-08-26 1996-02-29 Siemens Ag Verfahren zur Kontaktierung von auf einem Träger angeordneten elektronischen oder optoelektronischen Bauelementen
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
US5449926A (en) * 1994-05-09 1995-09-12 Motorola, Inc. High density LED arrays with semiconductor interconnects
DE19715093C2 (de) * 1997-04-11 1999-05-27 Hermann Stahl Gmbh Träger zum mechanischen Halten und elektrischen Verbinden elektronischer Bauelemente, insbesondere von Leuchtdioden, sowie Verfahren zum elektrisch leitenden Verbinden der Bauelemente auf einem Träger
WO2003012884A1 (en) * 2001-08-01 2003-02-13 Nam-Young Kim Display system
WO2003017320A1 (en) * 2001-08-21 2003-02-27 Nam-Young Kim Lamp utilizing a light emitted diode
KR100459076B1 (ko) * 2002-03-09 2004-12-03 주식회사 엘지이아이 발광 다이오드를 이용한 면 광원
TWI302038B (en) * 2004-07-07 2008-10-11 Epistar Corp Light emitting diode having an adhesive layer and heat paths
DE102005009060A1 (de) * 2005-02-28 2006-09-07 Osram Opto Semiconductors Gmbh Modul mit strahlungsemittierenden Halbleiterkörpern
TWI331406B (en) * 2005-12-14 2010-10-01 Advanced Optoelectronic Tech Single chip with multi-led
KR101428088B1 (ko) * 2008-08-12 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566292A (en) * 1979-06-28 1981-01-22 Sanyo Electric Co Led display device
JPS58125877A (ja) * 1982-01-21 1983-07-27 Matsushita Electric Ind Co Ltd 発光素子配列体の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589119A1 (de) * 1966-12-09 1970-09-10 Ceskoslovenska Akademie Ved Halbleitereinrichtung zur Abbildung eines elektrischen informationstragenden Signals
US3900864A (en) * 1973-05-17 1975-08-19 Bell Telephone Labor Inc Monolithic led displays
GB1532286A (en) * 1976-10-07 1978-11-15 Elliott Bros Manufacture of electro-luminescent display devices
US4236296A (en) * 1978-10-13 1980-12-02 Exxon Research & Engineering Co. Etch method of cleaving semiconductor diode laser wafers
US4275404A (en) * 1979-10-05 1981-06-23 Bell Telephone Laboratories, Incorporated Monolithic opto-isolator
DE3009985A1 (de) * 1980-03-14 1981-09-24 Siemens AG, 1000 Berlin und 8000 München Montageverfahren zur herstellung von leuchtdiodenzeilen
US4538342A (en) * 1984-06-15 1985-09-03 At&T Bell Laboratories Forming platinum contacts to in-based group III-V compound devices
JPH102590A (ja) * 1996-06-14 1998-01-06 Matsushita Refrig Co Ltd 空気調和機

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS566292A (en) * 1979-06-28 1981-01-22 Sanyo Electric Co Led display device
JPS58125877A (ja) * 1982-01-21 1983-07-27 Matsushita Electric Ind Co Ltd 発光素子配列体の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62160563U (ja) * 1986-03-31 1987-10-13
JP2005516419A (ja) * 2002-01-28 2005-06-02 クリー　インコーポレイテッド 発光ダイオードのクラスタ実装
JP2008529297A (ja) * 2005-01-26 2008-07-31 ソウル オプト デバイス カンパニー リミテッド 直列接続された複数の発光セルを有する発光装置及びそれを製造する方法

Also Published As

Publication number Publication date
DE3447452A1 (de) 1985-07-11
US4775645A (en) 1988-10-04

Similar Documents

Publication Publication Date Title
JPS60136788A (ja) Ｌｅｄ平面パネルデイスプレイの製作法
JP5515721B2 (ja) 熱電変換モジュールの製造方法
JP3195720B2 (ja) 多色ｌｅｄ素子およびその多色ｌｅｄ素子を用いたｌｅｄ表示装置、並びに多色ｌｅｄ素子の製造方法
JPH0644642B2 (ja) 発光ダイオードアレイヘッドの製造方法
US20160111390A1 (en) Method for manufacturing electronic devices
JP2000058594A (ja) 半導体装置とその製造方法
JP2948412B2 (ja) 側面発光型の半導体発光素子を製造する方法
JPS61198690A (ja) 発光ダイオ−ド表示素子
JPH03160768A (ja) 同じ電子部品のアレーで混成回路装置を作製する方法
JP3139613B2 (ja) 表面実装型半導体発光装置及びその製造方法
JPH11346004A (ja) チップ型半導体のパッケージ構造および製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JPS5850582A (ja) 発光ダイオ−ドを用いたデイスプレイ装置
JPH0793338B2 (ja) ミニモールド型ｌｅｄの製造方法
JPH01258458A (ja) ウェーハ集積型集積回路
US5917237A (en) Semiconductor integrated circuit device and lead frame therefor
WO2021261061A1 (ja) 電子部品及び電子部品の製造方法
JPH01150379A (ja) 発光装置
JPS61234588A (ja) 光半導体素子用サブマウント
JPS61198689A (ja) 発光ダイオ−ド表示素子の製造方法
JPS5939726Y2 (ja) 固定表示装置
JP4987632B2 (ja) 半導体素子の製造方法、サブマウントの製造方法及び電子部品
JPS59177978A (ja) マルチチヤンネル型半導体光結合装置
JPS6156385A (ja) ドツトマトリクス発光表示体及びその製造方法
JPS6113378B2 (ja)