JP2000196000A - チップ電子部品及びその製造方法 - Google Patents

チップ電子部品及びその製造方法

Info

Publication number
JP2000196000A
JP2000196000A JP10368826A JP36882698A JP2000196000A JP 2000196000 A JP2000196000 A JP 2000196000A JP 10368826 A JP10368826 A JP 10368826A JP 36882698 A JP36882698 A JP 36882698A JP 2000196000 A JP2000196000 A JP 2000196000A
Authority
JP
Japan
Prior art keywords
electrode
insulating substrate
chip
hole
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10368826A
Other languages
English (en)
Other versions
JP3907145B2 (ja
Inventor
Takehiro Fujii
健博 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP36882698A priority Critical patent/JP3907145B2/ja
Publication of JP2000196000A publication Critical patent/JP2000196000A/ja
Application granted granted Critical
Publication of JP3907145B2 publication Critical patent/JP3907145B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

(57)【要約】 【課題】 ダイシングで切断され絶縁基板が露出する面
で電極にボンディングする場合でも取り付け強度や電気
的接続が確保され、半田付け時にセルフアライメントが
働くようにするチップ電子部品及びその製造方法を提供
すること。 【解決手段】 絶縁基板1の切断面(図示の上下面)以
外のLED素子3載置面から側面に連なる周囲面には電
極2が設けられている。切断面のエッジのうちLED素
子3載置面からその裏面に向かうエッジに沿い円筒状の
切り欠き部9を形成し、切り欠き面に電極を延在させ
る。切り欠き面とマザーボードの電極面とが空間を隔て
て対向し、その空間に半田を用いセルフアライメント機
能を働かせながら強固な接続を行うことができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、絶縁基板に設けた
電極上に素子チップを組み立てて成るチップ電子部品及
びその基板電極構造に関し、より詳細には、絶縁基板に
電極パターンを形成し、素子チップを組み立てた後にダ
イシングにより各部品を切り出すことにより得られる側
面型チップ電子部品及びその基板電極構造に関する。
【0002】
【従来の技術】従来より側面発光型チップLEDは、側
面型チップ電子部品の一つとして知られている。図4及
び図6は、その1例を斜視図にて示す。図4は、チップ
LED15を示し、図6は、マザーボード21に組み付
け、側面発光する状態のチップLED15を示す。従来
のチップLED15は、図4に示すように、ほぼ直方体
状をなす絶縁基板11上にLED素子13を載置し、絶
縁基板11の対向する一対の側面にはこの側面を覆うよ
うに断面コの字状に一対の電極12が設けられ、別の一
対の側面は絶縁基板面が露出している。この電極構造
は、絶縁基板11の周囲に電極12を形成し、その後に
ダイシングにより各部品を切り出すことにより形成した
ものであって、前記別の一対の側面(図示の上下面)は
切り出しにより基板が露出した面である。従って、この
面には当然電極は存在しない。
【0003】上記した電極構造は、チップLEDの作成
法と深く関連するので、次に同方法について説明する。
図5は、このチップLEDの作成法を説明する図であっ
て、一つの絶縁基板上に複数のLED素子を載置した作
成途上の絶縁基板の電極構造を示している。同図を参照
し、チップLEDの作成法とともに上記した電極構造を
より詳細に説明する。ここでは、絶縁基板への電極の形
成法の一般的な方法、すなわち、基板に設けたスルーホ
ールを通し、基板表裏面及びスルーホ−ルの内面を含め
基板の周囲に電極金属を付与する方法が採られている。
図5に示す例では、絶縁基板11にはLED素子13を
載置する表面から裏面に抜けるスルーホール18が縦方
向(チップ配列の縦方向)に細長く形成されている。な
お、図中にはスルーホール18は3チップ分しか示され
ていないが、実際には10チップ分以上の長さにわたっ
て延び、また、スルーホールを挟んで横方向に同じ構造
を繰り返すように電極パターンが形成される。このよう
な形状のスルーホール18に対し、上記電極形成法を採
用し電極金属を付与した結果、電極12は、絶縁基板1
1の素子13の載置面からスルーホール18の内面を介
して裏面にわたり形成される。チップLEDの作成プロ
セスとしては、上記のようにして形成された電極12の
マウント部にLED素子13をボンディングし、ワイヤ
16によるワイヤリングを行い、さらに、LED素子1
3を保護し、かつ光を所定の方向に導くレンズ機能を付
与するためにLED素子を封止するように基板表面に封
止樹脂14のトランスファーモールドを施す。その後、
図5に一点鎖線で示すカットラインに沿いダイシングを
行い、個々のチップLED15を切り出すことにより図
4に示す各チップLED15を構成する。
【0004】上記した作成法により得られるチップLE
D15は、側面発光型として用いるための特別の構造を
備えたものではない。従って、作成されたチップLED
15を側面発光型として利用する場合には、図6に示す
ように、側面配置をとるために、切り出され絶縁基板断
面が露出する面、つまり電極が形成されていない面(図
4の上下面)でマザーボード21の配線パターン22に
ボンディングすることになる。この場合、電極12はチ
ップLED15側の切り出し面端でマザーボード21の
配線パターン22と線接触するにすぎず、実際には接続
がなされない。このため、両者の接続は、配線パターン
22面とこれに対し垂直をなす4側面、主として素子載
置面とその裏面にわたる一対の両側面、に設けた電極と
を半田付けすることにより行う。しかしながら、この接
続方法は、十分な取り付け強度が得られない。そのため
に、特に、マザーボードの端部に取り付ける側面発光型
チップLEDの場合(図6参照)には、マザーボードを
取り扱っている時に外部との接触により脱落等が起き
る。さらに、マザーボードの配線パターン面で接触する
チップLED側の面には電極が付いていないため、半田
付け時にセルフ・アライメントが働かず、取り付け後の
位置精度が出ないという問題、或いは、接続不良、特
に、小型のチップ部品の場合に半田が付かなかったり、
マンハッタン現象でチップの起立が発生するという問題
が生じる。
【0005】
【発明が解決しようとする課題】本発明は、上述した従
来の側面発光型チップ電子部品における問題点に鑑みて
なされたものであって、ダイシングにより切り出され基
板が露出する面(電極が形成されていない面)でマザー
ボードの配線パターンにボンディングにより取り付けを
行う場合に、取り付け強度や電気的接続が確保され、半
田付け時にセルフ・アライメントが働くようにする側面
型として用い得るチップ電子部品及びその基板電極構造
を提供することをその解決すべき課題とする。
【0006】
【課題を解決するための手段】請求項1の発明は、絶縁
基板と、該絶縁基板上に設けられた電極と、前記絶縁基
板の上面に載置されて前記電極と電気的に接続された半
導体素子と、該半導体素子を覆う樹脂封止部とを備える
チップ電子部品であって、前記絶縁基板は4角に厚さ方
向の切り欠きを有する略矩形状とされ、該切り欠き面に
前記電極を延在させることを特徴とする側面型チップ電
子部品を構成する。
【0007】請求項2の発明は、請求項1記載の側面型
チップ電子部品において、前記半導体素子が発光素子で
あることを特徴とするものである。
【0008】請求項3の発明は、絶縁基板に複数チップ
分にわたる長孔状スルーホールを形成し、該長孔状スル
ーホールの内面を各チップの境界に沿い切り欠いて切り
欠き部を形成し、前記長孔状スルーホール及び切り欠き
部の内面並びに前記絶縁基板の上面に電極を形成し、前
記絶縁基板の上面に形成した該電極に半導体素子を組み
立て、組み立てた該半導体素子を樹脂封止し、前記絶縁
基板を前記切り欠き部の箇所にてダイシングし各チップ
に分割することを特徴とするチップ電子部品の製造方法
を構成する。
【0009】
【発明の実施の形態】以下、本発明によるチップ電子部
品及びその基板電極構造の実施の形態を添付する図面に
基づいて説明する。本実施形態においては、電子部品を
LEDとした側面発光型チップLEDについて、その実
施形態を説明する。図1は、本発明による側面発光型チ
ップLEDの1実施形態の斜視図であって、マザーボー
ド上の配線パターンに組み付けた状態のチップLEDを
示す。また、図2は、側面発光型チップLEDのLED
素子載置面を示す上面図である。図1に示す側面発光型
チップLEDは、上記で従来例(図4)として示した側
面発光型チップLEDを基礎に置いており、電極部分の
構造以外の点については格別の相違はない。相違のない
要素については上記従来例の説明を参照する。
【0010】先ず、図1に示すチップLED5の電極部
分の構造を説明する。図示の側面発光状態にある側面型
発光チップLED5は、上記従来例と同様に、ほぼ直方
体状をなす絶縁基板1のLED素子3を載置している上
面から側面更に下面に連なる一対の電極2が対向配置さ
れている。また、この電極構造は、絶縁基板断面が露出
する側面のエッジ(角部)を厚み方向に沿い、すなわち
基板上面から下面に向け切り欠く切り欠き部9を形成す
る点で上記従来のものと相違している。この切り欠き部
9は、図示のように、前記絶縁基板の露出面のエッジを
LED素子を載置する基板上面から下面へ向けて円筒状
(正しくは、円筒の一部の形状)に切り欠く。また、こ
の円筒状の切り欠き面にも電極の一部を構成すべく導電
膜が付与される。つまり、LED素子載置面を上面視す
る図2に示すように、絶縁基板1は、その4角が厚み方
向に扇状に切り欠かれた略矩形状とされ、その切り欠か
れた部分の曲面9には電極2が基板上面から延在し、該
電極2はさらに基板1下面へつながっている。
【0011】チップLED5が前記切り欠き部9に電極
を備えることにより、チップLED5をその上面が側方
へ向けられるようにマザーボード上の配線パターン22
上にボンディングする場合(図1参照)、切り欠き部9
の内面が切り欠いた円筒状の空間を隔てて配線パターン
22面に対向し、その空間をボンディング面として利用
することができる。つまり、接続時に、切り欠き部9の
内面に付与した電極金属膜と配線パターン面との間に半
田が入り込み、半田を介し両面が強固に接着・接続する
ことができる。このように、切り欠き部9は、側面発光
型チップLEDにおける取り付け・接続手段として有効
に働く。なお、この実施形態においては、切り欠き部9
の内面形状を円筒状としているが、ボンディング性を向
上させる機能という点からすれば、ボンディングの際、
配線パターン22面に空間を隔てて対向する面をなす形
状であれば円筒状である必要はない。ただ、円筒状とす
れば、高精度の切り欠き部を形成するための加工方法
(後記する)が採用できるという利点が得られる。ま
た、図1及び図2に示す実施形態では、4カ所のエッジ
(角部)に切り欠き部9を設けているが、上記した機能
からすれば、マザーボード上の配線パターン面に対向す
る側だけに切り欠き面を形成するという設計で良い。た
だ、極性を選択する必要がある場合には、この実施形態
のように、4カ所のエッジに切り欠き部9を設ける意味
がある。
【0012】上記した4カ所の切り欠き部9に設けられ
た電極構造は、チップLEDの作成法と深く関連する。
一つの基板上に複数の半導体発光素子チップ用の電極を
配列させた基板で素子を組み立て、組み立て後にチップ
分割を行い、一つの基板から複数のチップLEDを作成
する方法を採る場合に、このような4カ所の切り欠きの
形態になる。この点について以下に説明する。図3は、
チップLEDの作成法を説明する図であって、一つの基
板上に複数のLED素子を配列、載置するようにした基
板の電極構造を示す。一般に基板へ電極を形成する方法
として、基板に設けたスルーホールを通し、基板上下面
及びスルーホ−ルの内面を含め基板の周囲に電極金属膜
を付与する、という方法を採る。図3に示す例では、絶
縁基板1にはLED素子3を載置する面から下面に抜け
るスルーホール8を縦方向(チップ配列の縦方向)に細
長く空けている。なお、スルーホール8は、図中では、
3チップ分しか示されていないが、実際には10チップ
分以上の長さにわたって延び、また、横方向にスルーホ
ールを挟んで同じ構造を繰り返し対称性をもつ。このス
ルーホール8には、ホールの内面を、上記従来例のよう
に平面(直線)状とする(図5、参照)だけではなく、
この平面状の内面にさらに切り欠きスルーホール9dを
形成する。切り欠きスルーホール9dは、各チップの境
界線(ぞの後、ダイシングでチップ分割がなされるカッ
トライン)上に沿い形成し、その切り欠き形状を、この
例では円筒形の一部とする。なお、切り欠きスルーホー
ル9dは、最終的に作成されるチップLEDにおいて切
り欠き部9となるものであるが、図3に示す作成の中間
過程にある絶縁基板においては、切り欠きスルーホール
9dという。このように絶縁基板1に形成したスルーホ
ール8及び切り欠きスルーホール9dを通し絶縁基板1
の4つの面、つまり、素子載置面とその下面及び両側面
(スルーホール8内面)並びに切り欠きスルーホール9
d内面に電極金属を付与する。
【0013】ところで、図3に示すスルーホールは、絶
縁基板1のスルーホール8の内面にさらに切り欠きスル
ーホール9dとして、一点鎖線で示すダイシングのカッ
トライン、即ち各チップの境界線上に沿いスルーホール
8の内面に円筒を半分にした形状の孔を形成したもので
ある。切り欠きスルーホール9dを形成するためには絶
縁基板1に対し微細な加工が必要となるが、図示のよう
に、切り欠きスルーホールの形状を円筒の一部とするこ
とにより容易に高精度な切り欠きスルーホールが形成で
きる。この形状は他の形状と比べ、加工がし易くかつ絶
縁基板1への微細加工精度を確保することができる形状
である。次に、円筒状の切り欠きスルーホール9dの加
工法について、スルーホール8の加工法との関係で実施
可能な3通りの例を以下に示す。 (1) 縦方向(図3のチップ配列方向)に細長く延びる長
孔状のスルーホール8をNC加工し、その後、レーザ加
工で円筒状の切り欠きスルーホール9dを加工する。 (2) 縦方向に細長く延びる長孔状のスルーホール8を型
抜きし、その後、レーザ加工で円筒状の切り欠きスルー
ホール9dを加工する。 (3) 縦方向に細長く延びる長孔状のスルーホール8を型
抜きし、その後、NCのドリル加工で円筒状の切り欠き
スルーホール9dを加工する。
【0014】上記した方法で絶縁基板へ電極を形成した
後、チップLEDを得るためには、絶縁基板1に形成さ
れた電極2のマウント部にLED素子3をボンディング
し、ワイヤ6によるワイヤリングを行い、封止樹脂4の
トランスファーモールドを施す(この状態が図3に示さ
れる)。この作成段階では、一つの基板上に複数チップ
分のチップLEDが一体に存在する状態であるので、そ
の後、図3に一点鎖線で示すカットラインに沿いダイシ
ングを行い、個々のチップLED15を切り出し、チッ
プLEDを得る。
【0015】
【発明の効果】本発明による切り欠き部を備えた側面型
チップ電子部品によると、マザーボードへ半田付等する
場合、半田の付着面積を増大でき強固な固着を図ること
ができる、特にダイシングにより切り出され絶縁基板断
面が露出する面(電極が存在しない面)でマザーボード
の配線パターンにボンディングされるチップ電子部品と
して用いる場合でも、露出面のエッジ(角部)に沿い形
成され電極金属膜が付与された切り欠き部の内面が切り
欠いた円筒状の空間を隔てて配線パターン面に対向し、
その空間をボンディングに利用することができるから、
両面が半田を介し強固に接着・接続され、取り付け強度
や電気的接続が確保される。さらに、かかる切り欠き部
を設けたことにより、半田付け時にセルフ・アライメン
トが働くようになることから、従来のチップ電子部品に
おいて問題であった取り付け後の位置精度、接続不良、
或いはマンハッタン現象によるチップの起立が発生する
という問題が生じることがない。また、マザーボードの
端部への実装が必要である側面発光型チップLEDへ本
発明を適用することにより、従来の側面発光型チップL
EDを実装した場合に起きていた不完全な接続によるチ
ップの脱落を少なくすることが可能となる。また、前記
電極を採用することにより同パターンを形成した1枚の
絶縁基板から個々のチップを切り出すことにより上記し
たチップ電子部品を効率的に量産化することが出来る。
【図面の簡単な説明】
【図1】本発明による側面発光型チップLEDの1実施
形態を示す斜視図である。
【図2】図1に示す側面発光型チップLEDのLED素
子載置面を示す図である。
【図3】図1に示す側面発光型チップLEDの作成プロ
セスを説明する図である。
【図4】従来の側面発光型チップLEDの1例を示す斜
視図である。
【図5】図4に示す従来の側面発光型チップLEDの作
成プロセスを説明する図である。
【図6】図4に示す従来のチップLEDがマザーボード
上で側面発光する状態に載置された様子を示す図であ
る。
【符号の説明】
1、11…絶縁基板、 2、12…電極、 3、13…半導体素子、 4、14…封止樹脂、 5、15…側面型チップLED、 6、16…ワイヤ、 8、18…スルーホール、 9、…切り欠き部、 9d…切り欠きスルーホール、 21…マザーボード、 22…配線パターン。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板と、該絶縁基板上に設けられた
    電極と、前記絶縁基板の上面に載置されて前記電極と電
    気的に接続された半導体素子と、該半導体素子を覆う樹
    脂封止部とを備えるチップ電子部品であって、前記絶縁
    基板は4角が厚さ方向に切り欠かれた略矩形状とされ、
    該切り欠かれた面に前記電極を延在させることを特徴と
    するチップ電子部品。
  2. 【請求項2】 前記半導体素子が発光素子であることを
    特徴とする請求項1記載のチップ電子部品。
  3. 【請求項3】 絶縁基板に複数チップ分にわたる長孔状
    スルーホールを形成し、該長孔状スルーホールの内面を
    各チップの境界に沿い切り欠いて切り欠き部を形成し、
    前記長孔状スルーホール及び切り欠き部の内面並びに前
    記絶縁基板の上面に電極を形成し、前記絶縁基板の上面
    に形成した該電極に半導体素子を組み立て、組み立てた
    該半導体素子を樹脂封止し、前記絶縁基板を前記切り欠
    き部の箇所にてダイシングし各チップに分割することを
    特徴とするチップ電子部品の製造方法。
JP36882698A 1998-12-25 1998-12-25 チップ電子部品 Expired - Fee Related JP3907145B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP36882698A JP3907145B2 (ja) 1998-12-25 1998-12-25 チップ電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36882698A JP3907145B2 (ja) 1998-12-25 1998-12-25 チップ電子部品

Publications (2)

Publication Number Publication Date
JP2000196000A true JP2000196000A (ja) 2000-07-14
JP3907145B2 JP3907145B2 (ja) 2007-04-18

Family

ID=18492863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36882698A Expired - Fee Related JP3907145B2 (ja) 1998-12-25 1998-12-25 チップ電子部品

Country Status (1)

Country Link
JP (1) JP3907145B2 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270900A (ja) * 2001-03-09 2002-09-20 Citizen Electronics Co Ltd 発光ダイオード
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
JP2006303495A (ja) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh 表面実装可能な光電子式の構成素子
JP2007036238A (ja) * 2005-07-22 2007-02-08 Samsung Electro-Mechanics Co Ltd 保護素子の配置構成を改善した側面型発光ダイオード
JP2007134697A (ja) * 2005-10-14 2007-05-31 Honeywell Internatl Inc 垂直に取り付けることのできるicパッケージを作る方法
US7534663B2 (en) 2006-01-31 2009-05-19 Stanley Electric Co., Ltd. Method for manufacturing a surface mount device
US7710016B2 (en) 2005-02-18 2010-05-04 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
JP2011060831A (ja) * 2009-09-07 2011-03-24 Toyoda Gosei Co Ltd セラミック基板の製造方法及び発光体並びに発光装置
US7915090B2 (en) 2007-03-20 2011-03-29 Nichia Corporation Method for manufacturing a semiconductor device
JP2011114031A (ja) * 2009-11-24 2011-06-09 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ
JP2011114032A (ja) * 2009-11-24 2011-06-09 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ
WO2012029910A1 (ja) * 2010-09-03 2012-03-08 日亜化学工業株式会社 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
WO2012029912A1 (ja) * 2010-09-03 2012-03-08 日亜化学工業株式会社 発光装置、及び発光装置用パッケージアレイ
JP2015149448A (ja) * 2014-02-07 2015-08-20 ローム株式会社 発光モジュール、発光装置および発光モジュールの製造方法
JP2015149447A (ja) * 2014-02-07 2015-08-20 ローム株式会社 発光モジュール、発光装置および発光モジュールの製造方法
US9299904B2 (en) 2014-05-21 2016-03-29 Nichia Corporation Light emitting device
JP2016532286A (ja) * 2013-09-27 2016-10-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体エレメント及びオプトエレクトロニクス半導体エレメントの製造方法
US10090448B2 (en) 2014-02-07 2018-10-02 Rohm Co., Ltd. Light-emitting module, light-emitting device and method of making light-emitting module
JP2020161697A (ja) * 2019-03-27 2020-10-01 ローム株式会社 半導体発光装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163352U (ja) * 1988-04-30 1989-11-14
JPH10223817A (ja) * 1997-02-05 1998-08-21 Citizen Electron Co Ltd 側面型電子部品の電極構造及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01163352U (ja) * 1988-04-30 1989-11-14
JPH10223817A (ja) * 1997-02-05 1998-08-21 Citizen Electron Co Ltd 側面型電子部品の電極構造及びその製造方法

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270900A (ja) * 2001-03-09 2002-09-20 Citizen Electronics Co Ltd 発光ダイオード
JP4643843B2 (ja) * 2001-03-09 2011-03-02 シチズン電子株式会社 発光ダイオード
JP2003264267A (ja) * 2002-03-08 2003-09-19 Rohm Co Ltd 半導体チップを使用した半導体装置
US9093619B2 (en) 2005-02-18 2015-07-28 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
US8558446B2 (en) 2005-02-18 2013-10-15 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
US7710016B2 (en) 2005-02-18 2010-05-04 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
US8836210B2 (en) 2005-02-18 2014-09-16 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
JP2006303495A (ja) * 2005-04-15 2006-11-02 Osram Opto Semiconductors Gmbh 表面実装可能な光電子式の構成素子
JP2007036238A (ja) * 2005-07-22 2007-02-08 Samsung Electro-Mechanics Co Ltd 保護素子の配置構成を改善した側面型発光ダイオード
JP2007134697A (ja) * 2005-10-14 2007-05-31 Honeywell Internatl Inc 垂直に取り付けることのできるicパッケージを作る方法
JP2013065869A (ja) * 2005-10-14 2013-04-11 Honeywell Internatl Inc 垂直に取り付けることのできるicパッケージを作る方法
US7534663B2 (en) 2006-01-31 2009-05-19 Stanley Electric Co., Ltd. Method for manufacturing a surface mount device
US7915090B2 (en) 2007-03-20 2011-03-29 Nichia Corporation Method for manufacturing a semiconductor device
JP2011060831A (ja) * 2009-09-07 2011-03-24 Toyoda Gosei Co Ltd セラミック基板の製造方法及び発光体並びに発光装置
JP2011114031A (ja) * 2009-11-24 2011-06-09 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ
JP2011114032A (ja) * 2009-11-24 2011-06-09 Sumitomo Metal Electronics Devices Inc 電子部品収納用セラミックパッケージ
CN103190009A (zh) * 2010-09-03 2013-07-03 日亚化学工业株式会社 发光装置及发光装置用封装阵列
WO2012029912A1 (ja) * 2010-09-03 2012-03-08 日亜化学工業株式会社 発光装置、及び発光装置用パッケージアレイ
US9018653B2 (en) 2010-09-03 2015-04-28 Nichia Corporation Light emitting device, circuit board, packaging array for light emitting device, and method for manufacturing packaging array for light emitting device
WO2012029910A1 (ja) * 2010-09-03 2012-03-08 日亜化学工業株式会社 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
US20130153952A1 (en) * 2010-09-03 2013-06-20 Nichia Corporation Light emitting device, and package array for light emitting device
JP5803926B2 (ja) * 2010-09-03 2015-11-04 日亜化学工業株式会社 発光装置、及び発光装置用パッケージアレイ
JP5888236B2 (ja) * 2010-09-03 2016-03-16 日亜化学工業株式会社 発光装置、回路基板、発光装置用パッケージアレイ、及び発光装置用パッケージアレイの製造方法
US9461207B2 (en) 2010-09-03 2016-10-04 Nichia Corporation Light emitting device, and package array for light emitting device
JP2016532286A (ja) * 2013-09-27 2016-10-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH オプトエレクトロニクス半導体エレメント及びオプトエレクトロニクス半導体エレメントの製造方法
DE112014004422B4 (de) 2013-09-27 2022-09-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9780269B2 (en) 2013-09-27 2017-10-03 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support and method for producing an optoelectronic semiconductor component comprising an optoelectronic semiconductor chip being partly embedded in a shaped body serving as support
US10090448B2 (en) 2014-02-07 2018-10-02 Rohm Co., Ltd. Light-emitting module, light-emitting device and method of making light-emitting module
JP2015149447A (ja) * 2014-02-07 2015-08-20 ローム株式会社 発光モジュール、発光装置および発光モジュールの製造方法
JP2015149448A (ja) * 2014-02-07 2015-08-20 ローム株式会社 発光モジュール、発光装置および発光モジュールの製造方法
US9299904B2 (en) 2014-05-21 2016-03-29 Nichia Corporation Light emitting device
JP2020161697A (ja) * 2019-03-27 2020-10-01 ローム株式会社 半導体発光装置
JP7283938B2 (ja) 2019-03-27 2023-05-30 ローム株式会社 半導体発光装置

Also Published As

Publication number Publication date
JP3907145B2 (ja) 2007-04-18

Similar Documents

Publication Publication Date Title
JP2000196000A (ja) チップ電子部品及びその製造方法
US5670797A (en) Compact light-emitting device with sealing member and light-transmitting resin seal
JP3915992B2 (ja) 面実装型電子部品の製造方法
JP3146452B2 (ja) 面実装型led素子及びその製造方法
US7777314B2 (en) Electronic component mounting package and package assembled substrate
US20050248009A1 (en) Circuit device
US20090242927A1 (en) Semiconductor light emitting module and method for manufacturing the same
JPH10223817A (ja) 側面型電子部品の電極構造及びその製造方法
JP6165025B2 (ja) 半導体モジュール
JP2002064224A (ja) 発光ダイオード及びその製造方法
JPH10150138A (ja) 下面電極付き側面使用電子部品
JP3139613B2 (ja) 表面実装型半導体発光装置及びその製造方法
JP2000196153A (ja) チップ電子部品およびその製造方法
JP2000031545A (ja) 半導体発光素子及びその製造方法
JPH11340609A (ja) プリント配線板、および単位配線板の製造方法
JP2006156643A (ja) 表面実装型発光ダイオード
JP4959071B2 (ja) 面実装型半導体装置
US20050048259A1 (en) Substrate frame
US7218002B2 (en) Electronic device and intermediate product of electronic device
JP2960882B2 (ja) 表面実装型led素子及びその製造方法
US20120106171A1 (en) Led package structure
JP2000036621A (ja) 側面型電子部品の電極構造
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2881264B2 (ja) 搭載用凹部を有する電子部品搭載用基板
JP6831624B2 (ja) Led発光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees