JP2960882B2 - 表面実装型led素子及びその製造方法 - Google Patents

表面実装型led素子及びその製造方法

Info

Publication number
JP2960882B2
JP2960882B2 JP8035808A JP3580896A JP2960882B2 JP 2960882 B2 JP2960882 B2 JP 2960882B2 JP 8035808 A JP8035808 A JP 8035808A JP 3580896 A JP3580896 A JP 3580896A JP 2960882 B2 JP2960882 B2 JP 2960882B2
Authority
JP
Japan
Prior art keywords
terminal
mounting
led chip
portions
led element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8035808A
Other languages
English (en)
Other versions
JPH09214002A (ja
Inventor
佳子 田口
多計夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUTANREE DENKI KK
Original Assignee
SUTANREE DENKI KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUTANREE DENKI KK filed Critical SUTANREE DENKI KK
Priority to JP8035808A priority Critical patent/JP2960882B2/ja
Publication of JPH09214002A publication Critical patent/JPH09214002A/ja
Application granted granted Critical
Publication of JP2960882B2 publication Critical patent/JP2960882B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、LED素子に関す
るものであり、詳細にはリード線の挿入を行うことなく
回路基板に密着させる状態で直接に取付可能な表面実装
型としたLED素子に係るものである。
【0002】
【従来の技術】従来のこの種の表面実装型LED素子9
0の構成の例を示すものが図14であり、先ず、この表
面実装型LED素子90はLEDチップ91と、基板9
2と、ケース93とで構成され、前記基板92を形成す
るに当たっては、表裏の両面に導体箔が敷設された両面
プリント回路基板を素材とし、先ず、前記両面プリント
回路基板を所定の寸法に切断する。
【0003】次いで、上記の切断面の所定の二辺に無電
解メッキを行い配線部92aを形成し、表裏の導体箔を
電気的に接続し、その後に表面側の導体箔には前記LE
Dチップ91をマウントし配線を行うマウント部92b
及びワイヤボンド部92cをエッチングで形成し、裏面
側の導体箔には端子部92dを同様にエッチングで形成
して基板92を完成させる。
【0004】そして、前記マウント部92bにLEDチ
ップ91を一方の極でマウントし、他の一方の極とワイ
ヤボンド部92cとをワイヤボンダで配線を行い、透明
樹脂によりケース93を前記LEDチップ91を覆い形
成することで、表面実装型LED素子90が完成する。
【0005】尚、実際の製造に当たっては生産効率を向
上させるために、基板92は複数の表面実装型LED素
子90が並列に接続された状態として形成しておき、そ
の状態の基板92にLEDチップ91の取付け、ケース
93の形成を行った後に切断し、個々の表面実装型LE
D素子90を得るものとしている。
【0006】
【発明が解決しようとする課題】しかしながら、前記し
た従来の表面実装型LED素子90においては、基板9
2を作成するにあたっては、図15に工程S01〜工程
S27で示すように27工程もの工程を必要とし、この
基板92が高価なものとなり、表面実装型LED素子9
0全体がコストアップする問題点を生じると共に、無電
解メッキで形成されている配線部92aは密着性に劣
り、回路基板に実装した際に剥離するなどの問題点も生
じ、これらの点の解決が課題とされるものと成ってい
る。
【0007】
【課題を解決するための手段】本発明は、前記した従来
の課題を解決するための具体的な手段として、マウント
部を正対させた一対の板状の端子板と、前記マウント部
間にマウントされたLEDチップと、前記端子部間に充
填された樹脂とからなる略矩形状のLED素子であっ
て、前記端子板は、ハンダ付けが可能な金属部材で形成
されLED素子の側面に露出する端子部と先端側にマウ
ント部を有する配線部とで断面を略L字状もしくは略T
字状とされて前記端子部の断面がLED素子の側方に露
出しており、前記LEDチップは、p極およびn極が前
記端子板のそれぞれのマウント部と接着によりマウント
および配線が行われており、前記樹脂が前記LEDチッ
プを覆っていることを特徴とする表面実装型LED素子
及びその製造方法を提供することで課題を解決するもの
である。
【0008】
【発明の実施の形態】つぎに、本発明を図に示す実施形
態に基づいて詳細に説明する。図1〜図5は本発明に係
る表面実装型LED素子1の製造工程を、工程の順に示
すものであり、本発明においては、予めに例えば銅など
ハンダ付が可能な金属部材で端子部21と、該端子部2
1の一方の面から略直角方向に突出する配線部22と、
該配線部22の先端側にマウント部23とが設けられて
断面を略L字状とする端子板2をプレス成型或いは押出
成型などで形成しておく。
【0009】続いて、前記端子板2の一対を図1に示す
ようにマウント部23が正対する門構え状であり、且
つ、前記マウント部23間の寸法を、この間にマウント
されるLEDチップ3の厚み寸法(P極及びN極側の寸
法)に略対応する間隙を有するものとして対峙させ、図
2に示すように前記マウント部23間を除いてエポキシ
樹脂など透明な樹脂41を充填し、両端子板2を接着固
定する。
【0010】その後に、図3及び図4に示すように、複
数のLEDチップ3を所定ピッチとして、P極及びN極
でマウント部23間に導電接着剤で接着し、マウント及
び配線を行い、しかる後に図5に示すように前記マウン
ト部23間にエポキシ樹脂など透明な樹脂42を充填
し、前記LEDチップ3を外気から覆い、前記LEDチ
ップ3がマウントされた中間の位置で切断し分離させれ
ば、図6に示す本発明の表面実装型LED素子1(第一
実施形態)が得られるものと成る。
【0011】よって、本発明の製造方法によれば、予め
に所定形状として形成しておいた端子板2の一対を治具
などで所定間隔で対峙させて保持しておき、その間に樹
脂41を注入する工程のみで、LEDチップ3のマウン
トが可能な従来例の基板と同等なものが得られるものと
なり格段の製造工程の短縮が可能となる。また、LED
チップ3はマウント部23間に取付けるのみで両極の配
線が行われるのでワイヤボンダによる配線工程も不要と
なり、この点でも製造工程が簡素化される。
【0012】次いで、上記の製造工程で生産される表面
実装型LED素子1においては、従来例のプリント回路
基板の導体箔(標準的には0.03mm厚)と比較して格
段に厚く形成することが可能な端子板2にLEDチップ
3がマウントされるので、点灯時のLEDチップ3の放
熱効果が格段に向上し、これにより、点灯電流或いは最
高使用温度など最大定格の向上を可能とする。
【0013】また、上記の製造工程により、端子板2の
マウント部23でLEDチップ3の両極を挟持する構成
と成ることでLEDチップ3の内部の電流密度が均一化
され、従来例のワイヤボンドのように一方の極が一点で
配線されて、その一点に電流が集中し部分的な温度上昇
を生じることをなくし、LEDチップ3の劣化防止も可
能とする。
【0014】加えて、上記の製造工程により、前記端子
板2の端子部21の面積が拡大し且つ剥離の恐れもない
堅牢なものとなるので、図7に示すように配線部22を
下方として回路基板10と密着させた状態、図8に示す
ように配線部22を上方とした状態での回路基板10へ
の取付けが可能であり、更には、図9に示すように配線
部22を側方として取付け、回路基板10と平行方向へ
の光の放射も可能とする。
【0015】図10〜図13に示すものは、本発明に係
る表面実装型LED素子1の別の実施形態であり、先
ず、図10に示すものは、予めに配線部22が設けられ
た側から光を放射させることが定められている場合、即
ち、図8に示した状態で回路基板10への取付けが行わ
れる場合の第二実施形態である。
【0016】この場合には、樹脂41の充填に先立っ
て、配線部22が設けられたのと反対側のマウント部2
3の端部間を、例えばアルミ蒸着などで鏡面とした反射
テープ5で施蓋しておけば、この反射テープ5が反射面
として作用し、配線部22方向への光を増加することが
できる。尚、このときには前記樹脂41は透明である必
要はない。
【0017】図11に示すものは端子板2の端子部21
の配線部22が設けられた端部とは反対側となる端部に
も例えば折曲加工を行うことで第二端子部24を設け、
この表面実装型LED素子1が図8に示したように配線
部22を上方とした状態で取付けが行われる場合にも、
回路基板10とのハンダ付けが行われる面積の増加を図
る第三実施形態である。
【0018】図12に示すものは、上記と同様に図8に
示したように配線部22を上方とした状態で取付けが行
われる場合に、マウント部23の光の放射方向となる配
線部22側にテーパー面とした反射面部25を設け、こ
の反射面部25でLEDチップ3からの光を反射させ、
光量の増加を図る第四実施形態であり、例えば、図10
に示した反射テープ5(第二実施形態)と併用すること
で、一層にその効果は確実なものとなる。また、この場
合には図11に示す第三実施形態と併せて実施すること
も有効である。
【0019】図13に示すものは、上記の図7に示した
状態で回路基板10に取付けるときの反射面部26の形
成の例(第五実施形態)であり、この場合には、マウン
ト部23の配線部22とは反対側となる端部にテーパー
面とした反射面部26を設ければ良い。尚、図11〜図
13の何れの実施形態においても、前に説明したのと基
本的に同一の製造工程で製造可能である。
【0020】
【発明の効果】以上に説明したように本発明により、ハ
ンダ付けが可能な金属部材で形成され、帯状とした端子
部と、該端子部の一方の面から長手方向に沿う壁状で且
つ前記面と略直角方向に突出する配線部と、該配線部の
先端側にマウント部とが設けられて断面を略L字状とさ
れた端子板の一対を、前記マウント部がこのマウント部
間にマウントされるLEDチップの寸法に対応する間隔
で正対する門構え状に配置する工程と、前記一対の端子
間で前記マウント部間を除く部分に樹脂を充填して両端
子間を固定する工程と、前記マウント部間に適宜のピッ
チで複数の前記LEDチップを該チップのp極およびn
極と前記端子板のそれぞれのマウント部とを接着しマウ
ントおよび配線を行う工程と、その後に前記LEDチッ
プを樹脂で覆う工程とを順次に行い、しかる後に前記L
EDチップ間の位置にて切断して分離する表面実装型L
ED素子の製造方法としたことで、予めに所定形状とし
て形成しておいた端子板の一対を治具などで所定間隔で
対峙させて保持しておき、その間に樹脂を注入する工程
のみで、LEDチップのマウントが可能な従来例の基板
と同等なものが得られるものとなり、格段の製造工程の
短縮が可能となって、この種の表面実装型LED素子の
コストダウンに極めて優れた効果を奏するものである。
【0021】また、上記の製造方法としたことで、得ら
れる表面実装型LED素子は従来例のプリント回路基板
の導体箔と比較して格段に厚く形成することが可能な端
子板にLEDチップ3がマウントされるものとなり、点
灯時のLEDチップ3の放熱効果が格段に向上し、これ
により、点灯電流或いは最高使用温度など最大定格の向
上が可能となるなど性能向上と信頼性の向上に極めて優
れた効果を奏するものと成る。
【図面の簡単な説明】
【図1】 本発明に係る表面実装型LED素子の製造方
法の第一工程を示す説明図である。
【図2】 同じく表面実装型LED素子の製造方法の第
二工程を示す説明図である。
【図3】 同じく表面実装型LED素子の製造方法の第
三工程を示す説明図である。
【図4】 図3のA―A線に沿う断面図である。
【図5】 同じく表面実装型LED素子の製造方法の第
四工程を示す説明図である。
【図6】 本発明に係る表面実装型LED素子の第一実
施形態を示す説明図である。
【図7】 本発明に係る表面実装型LED素子の回路基
板への取付状態を示す説明図である。
【図8】 同じ表面実装型LED素子の回路基板への別
の取付状態を示す説明図である。
【図9】 同じ表面実装型LED素子の回路基板への更
に別の取付状態を示す説明図である。
【図10】 同じく本発明に係る表面実装型LED素子
の第二実施形態を示す説明図である。
【図11】 同じく本発明に係る表面実装型LED素子
の第三実施形態を示す説明図である。
【図12】 同じく本発明に係る表面実装型LED素子
の第四実施形態を示す説明図である。
【図13】 同じく本発明に係る表面実装型LED素子
の第五実施形態を示す説明図である。
【図14】 従来例を示す説明図である。
【図15】 従来例における基板の製造工程を示すフロ
ーチャートである。
【符号の説明】
1……表面実装LED素子 2……端子板 21……端子部 22……配線部 23……マウント部 24……第二端子部 25、26……反射面部 3……LEDチップ 41、42……樹脂 5……反射テープ
フロントページの続き (56)参考文献 特開 平3−11771(JP,A) 特開 昭50−133783(JP,A) 特開 平4−357886(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 33/00

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ハンダ付けが可能な金属部材で形成さ
    れ、帯状とした端子部と、該端子部の一方の面から長手
    方向に沿う壁状で且つ前記面と略直角方向に突出する配
    線部と、該配線部の先端側にマウント部とが設けられて
    断面を略L字状とされた端子板の一対を、前記マウント
    部がこのマウント部間にマウントされるLEDチップの
    寸法に対応する間隔で正対する門構え状に配置する工程
    と、前記一対の端子間で前記マウント部間を除く部分に
    樹脂を充填して両端子間を固定する工程と、前記マウン
    ト部間に適宜のピッチで複数の前記LEDチップを該チ
    ップのp極およびn極と前記端子板のそれぞれのマウン
    ト部とを接着しマウントおよび配線を行う工程と、その
    後に前記LEDチップを樹脂で覆う工程とを順次に行
    い、しかる後に前記LEDチップ間の位置にて切断して
    分離することを特徴とする表面実装型LED素子の製造
    方法。
  2. 【請求項2】 マウント部を正対させた一対の板状の端
    子板と、前記マウント部間にマウントされたLEDチッ
    プと、前記端子部間に充填された樹脂とからなる略矩形
    状のLED素子であって、前記端子板は、ハンダ付けが
    可能な金属部材で形成されLED素子の側面に露出する
    端子部と先端側にマウント部を有する配線部とで断面を
    略L字状もしくは略T字状とされて前記端子部の断面が
    LED素子の側方に露出しており、前記LEDチップ
    は、p極およびn極が前記端子板のそれぞれのマウント
    部と接着によりマウントおよび配線が行われており、前
    記樹脂が前記LEDチップを覆っていることを特徴とす
    る表面実装型LED素子。
JP8035808A 1996-01-31 1996-01-31 表面実装型led素子及びその製造方法 Expired - Fee Related JP2960882B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8035808A JP2960882B2 (ja) 1996-01-31 1996-01-31 表面実装型led素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8035808A JP2960882B2 (ja) 1996-01-31 1996-01-31 表面実装型led素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09214002A JPH09214002A (ja) 1997-08-15
JP2960882B2 true JP2960882B2 (ja) 1999-10-12

Family

ID=12452237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8035808A Expired - Fee Related JP2960882B2 (ja) 1996-01-31 1996-01-31 表面実装型led素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP2960882B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4065051B2 (ja) * 1998-04-17 2008-03-19 スタンレー電気株式会社 表面実装ledとその製造方法
JP2003304000A (ja) * 2002-04-08 2003-10-24 Citizen Electronics Co Ltd 発光ダイオード用パッケージの製造方法
JP2006216765A (ja) * 2005-02-03 2006-08-17 Nippon Leiz Co Ltd 光源装置
KR100811206B1 (ko) * 2006-03-22 2008-03-07 (주) 아모센스 엘이디 패키지
KR100658350B1 (ko) * 2006-09-27 2006-12-15 (주)비스로 엘이디 조명 모듈 및 그 제조방법
JP6102670B2 (ja) * 2013-10-07 2017-03-29 豊田合成株式会社 発光装置

Also Published As

Publication number Publication date
JPH09214002A (ja) 1997-08-15

Similar Documents

Publication Publication Date Title
JP3146452B2 (ja) 面実装型led素子及びその製造方法
US5882949A (en) Method of making compact light-emitting device with sealing member
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
JP4065051B2 (ja) 表面実装ledとその製造方法
KR960005042B1 (ko) 반도체 펙케지
JPH08306501A (ja) 表面取付け可能な多極電子構成要素
JPH0774306A (ja) 半導体装置
KR950000203B1 (ko) 전력용 반도체 장치
JP4085899B2 (ja) 発光デバイス用基板および発光デバイス
JP2000196000A (ja) チップ電子部品及びその製造方法
JP2960882B2 (ja) 表面実装型led素子及びその製造方法
JP3158018B2 (ja) 横発光型ledおよびその製造方法
JP2004063604A (ja) パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
JPH10150138A (ja) 下面電極付き側面使用電子部品
WO2005083807A1 (en) A pcb-mounted radiator and an led package using the pcb, and the manufacturing method thereof
JP2002009217A (ja) 樹脂封止型半導体装置
JPH1051034A (ja) 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板
JP3101434B2 (ja) 半導体レーザ装置
JP2619159B2 (ja) 電子装置
JP2009158769A (ja) 半導体装置
JP3447139B2 (ja) チップ型発光ダイオード
JP2004343146A (ja) 熱電モジュール
JP3596480B2 (ja) 電子部品用平形配線材とその製造方法
JP2003008085A (ja) 熱電モジュール
JP2576531B2 (ja) ハイブリッドic

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees