KR100811206B1 - 엘이디 패키지 - Google Patents

Abstract

본 발명은 직하형 및 에지형으로의 사용이 모두 가능하도록 한 엘이디 패키지에 관한 것으로, 몸체의 가로방향의 양측면으로 노출되어 저면으로 연장된 제 1전극; 그 제 1전극이 노출된 면에 이웃하는 면(즉, 세로방향의 면)에 형성된 홈; 그 홈의 내측벽에 코팅된 제 2전극; 및 그 홈이 형성된 면에 형성되되 그 홈과 소정 거리 이격되어 형성된 보조 홈을 포함하여 구성됨으로써, 직하형 및 에지형으로 모두 사용가능하므로 범용성을 갖는 효과가 있다.

Description

엘이디 패키지{LED package}

도 1의 (a) 및 (b)는 종래의 엘이디 패키지 구조의 개략도,

도 2는 종래의 세라믹 기판을 이용한 엘이디 패키지 구조의 단면도,

도 3은 도 2의 외관사시도,

도 4는 본 발명의 실시예에 따른 엘이디 패키지의 외관사시도로서 제 2패턴 전극이 코팅되지 않은 경우의 도면,

도 5는 도 4의 저면도,

도 6은 본 발명의 실시예에 따른 엘이디 패키지의 외관사시도로서 제 2패턴 전극이 코팅된 경우의 도면,

도 7은 본 발명의 실시예에 따른 엘이디 패키지의 제조과정을 설명하기 위한 도면이다.

< 도면의 주요부분에 대한 부호의 설명 >

40 : 몸체 42 : 캐비티

44, 45 : 제 1패턴 전극 46, 48 : 홈

50, 52 : 보조 홈 60 : 단품 영역

61, 62, 63 : 시트 64, 66, 68, 70, 72, 74 : 구멍

80, 82 : 제 2패턴 전극 84 : 금속층

본 발명은 엘이디 패키지에 관한 것으로, 보다 상세하게는 직하형 및 에지형 광원으로 모두 사용가능하도록 된 엘이디 패키지에 관한 것이다.

발광다이오드(light emission diode, 이하, LED라 함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체(compound semiconductor) 재료의 변경을 통해 발광원을 구성함으로써 다양한 색을 구현할 수 있는 반도체 소자를 말한다. 현재, 이와 같은 반도체 소자가 전자부품에 패키지형태로 많이 채택되고 있다.

도 1의 (a) 및 (b)를 참조하여 전형적인 램프형 LED패키지와 표면실장형 LED 패키지를 비교해 보면, 도 1의 (a)에 도시된 램프형 LED 패키지(10)는 두 개의 리드 프레임(3a,3b) 중 하나의 리드 프레임(3b) 상부에 컵형상으로 일정한 각을 갖는 금속 전극면이 구비되며 그 상부에 LED소자(5)가 실장된다. 또한, 투명 몰딩 수지류로 이루어진 반구형 케이스(7)에 의해 패키징되는 구조를 갖는다. 반면에 도 1의 (b)에 도시된 표면실장형 LED 패키지(20)는 몰딩 에폭시수지로 이루어진 패키지(11)를 가지며, 외형각이 적은 실장영역에 LED소자(15)가 배치되고 와이어(13)로 패턴 전극(미도시)과 연결되는 구조로 이루어진다.

이와 같은 패키지 구조에 의해서, 램프형 LED 패키지(10)는 반구형의 케이스(7)가 렌즈역할을 하여 휘도 각분포를 조절할 수 있으며, 특히, 휘도 분포를 좁게 조절하여 일정각에서 휘도를 높일 수 있고, 동시에 발광원으로부터 빛이 컵형인 금속 전극판에 의해 반사되어 휘도의 세기를 증대시킬 수 있다. 이에 비해, 표면실장형 LED 패키지(20)에서는 패키지에 의해 넓은 휘도의 분포를 가지며, 그 휘도도 낮다. 이와 같이, 휘도와 휘도분포는 패키지 구조에 의해 큰 영향을 받는다. 따라서, 몰딩 수지류를 이용하는 표면실장형 LED 패키지의 경우에, 실장영역 측면에 일정한 반사각 구조로 형성하여 금속을 도금하는 방식으로 반사체를 추가하는 식의 개발이 진행되고 있다.

상기의 램프형 LED 패키지와 표면실장형 LED 패키지는 열전도성 및 방열성이 낮아서 LED소자에서 발산되는 열로 인하여 디바이스의 성능열화 등을 불러 일으킨다. 그에 따라, 열전도성 및 방열성이 우수한 세라믹 기판을 사용하는 LED 패키지가 각광을 받게 되었다. 세라믹 기판은 열전도성과 방열성이 우수하여 LED에서 발산되는 열로 인한 디바이스의 성능열화나 수지의 열응력 등의 문제를 해결한다.

도 2 및 도 3을 참조하여 보면, 세라믹 기판으로 형성된 종래 LED 패키지구조(30)는 각각 복수개의 세라믹 시트가 적층된 구조를 갖는 두 개의 세라믹 기판(21, 22)으로 구성된다. 하부에 배치된 세라믹 기판(21; 하부 기판이라 함)의 상면에 LED소자(25)가 실장되며, 상기 LED소자(25)에 와이어(도시 생략)로 연결된 패턴 전극(23; 애노드 전극, 캐소드 전극)은 LED소자(25)의 실장영역에서부터 양측면을 통해 저면까지 연장된다. 상부에 배치된 세라믹 기판(22; 상부 기판이라 함)은 상기 LED소자(25)의 실장영역을 둘러싸도록 소정의 캐비티가 형성되어 있다. 미설명 부호 27은 캐비티 내부를 채우고 있는 형광체층으로서, 형광체와 실리콘(또는 에폭 시)이 소정의 혼합비로 혼합되어 있다.

이와 같이 구성된 LED 패키지의 현재 응용(application) 동향은 전자기기의 단순 인디케이터(indicator)에서 모바일 폰의 플래쉬 램프를 거쳐 간접조명/LCD TV의 백라이트 유니트로 진행되고 있으며, 더 나아가서는 직접조명으로 진행될 가능성이 높다.

통상적으로, 액정표시장치 등에 채용되는 백라이트 유니트는 광원(램프)(예컨대, LED 패키지)의 위치에 따라 에지형(edge type)(side view방식)과 직하형(direct type)(top view방식)으로 크게 구분된다.

에지형 백라이트 유니트는 도광판의 측면에 램프 유닛이 설치되는 구조이고, 직하형 백라이트 유니트는 확산판의 하부면에 하나 이상의 램프를 일렬로 배열시켜 액정표시패널에 전면적으로 광을 조사하는 구조이다.

상술한 도 2 및 도 3의 세라믹 기판의 LED 패키지는 주로 직하형에 주로 채용하고 있다. 현재로서는 그 세라믹 기판의 LED 패키지를 직하형과 에지형으로 범용하여 사용할 수 없기 때문에, 직하형 전용 또는 에지형 전용으로 각각 제작하여 사용하고 있다.

따라서, 생산자는 주문에 따라 직하형의 LED 패키지 및 에지형의 LED 패키지를 각각 생산하여 납품해야 되는 실정이다.

본 발명은 상기한 종래의 사정을 감안하여 제안된 것으로, 직하형 및 에지형으로의 사용이 모두 가능하도록 한 엘이디 패키지를 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여 본 발명의 바람직한 실시예에 따른 엘이디 패키지는, 몸체의 양측면으로 노출되어 저면으로 연장된 제 1전극; 상기 제 1전극이 노출된 면에 이웃하는 면에 형성된 홈; 및 상기 홈의 내측벽에 코팅되고 상기 제 1전극에 연결된 제 2전극을 포함하는 것을 특징으로 한다.

그리고, 상기 홈이 형성된 면에 형성되되 상기 홈과 소정 거리 이격되어 형성된 보조 홈을 추가로 포함한다.

그리고, 상기 보조 홈은 상기 제 1전극이 형성된 면에 연장되고, 상기 보조 홈의 내측벽에는 금속층이 코팅된다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 엘이디 패키지에 대하여 설명하면 다음과 같다. 이하의 설명에서, 본 발명의 엘이디 패키지에는 세라믹 기판이 채용된 것으로 설정하고서 설명한다.

도 4는 본 발명의 실시예에 따른 엘이디 패키지의 외관사시도로서 제 2패턴 전극이 코팅되지 않은 경우의 도면이고, 도 5는 도 4의 저면도이며, 도 6은 본 발명의 실시예에 따른 엘이디 패키지의 외관사시도로서 제 2패턴 전극이 코팅된 경우의 도면이다. 즉, 도 6의 엘이디 패키지가 최종적인 제조된 형상을 도시한 것이고, 도 4 및 도 5는 도 6에서 제 2패턴 전극(80, 82) 및 금속층(84)이 제거된 상태를 도시한 것이다. 본 발명의 청구항의 제 1전극은 이하의 제 1패턴 전극을 의미하고, 제 2전극은 이하의 제 2패턴 전극을 의미하는 것으로서, 도전성의 재질을 갖는 것 이라면 어느 것이라도 채용가능하다.

본 발명의 실시예에 따른 엘이디 패키지(90)는, 몸체(40)의 가로방향의 양측면으로 노출되어 저면으로 연장된 제 1패턴 전극(44, 45); 상기 제 1패턴 전극(44, 45)이 노출된 면에 이웃하는 면(즉, 세로방향의 면)에 형성된 홈(46, 48); 상기 홈(46, 48)의 내측벽에 코팅된 제 2패턴 전극(80, 82); 및 상기 홈(46, 48)이 형성된 면에 형성되되 상기 홈(46, 48)과 소정 거리 이격되어 형성된 보조 홈(50, 52)을 포함한다.

여기서, 상기 몸체(40)의 상부 중앙에는 캐비티(42)가 형성되고 그 캐비티(42)내에는 칩 형태의 LED소자(도시 생략)가 탑재된다.

상기 몸체(40)는 LED소자(도시 생략)를 고밀도로 실장할 수 있는 것이면 어느 것이나 가능하다. 예를 들어, 이러한 몸체(40)의 재질로는 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride), LTCC(low temperature co-fired ceramic) 등을 들 수 있다. 따라서, 몸체(40)의 재질은 특별히 한정하지는 않으나, 본 발명의 실시예에서는 세라믹으로 상정한다. 세라믹은 그 위에 금속 도체 배선 패턴을 형성하여 소성공정을 통해 적층형 세라믹 패키지(multi-layer ceramic package; MLP)로 사용이 가능하다.

그리고, 상기 몸체(40)는 크게 상부 기판과 하부 기판으로 구성되는데, 도 4에 도시된 두께(a) 및 두께(b)를 합한 두께를 상부 기판의 두께라고 할 수 있으며, 도 4에 도시된 두께(c)를 하부 기판의 두께라고 할 수 있다. 필요에 따라서는, 도 4에 도시된 두께(a)를 상부 기판의 두께라고 할 수 있으며, 도 4에 도시된 두께(b) 및 두께(c)를 합한 두께를 하부 기판의 두께라고 할 수 있다.

상기 제 1패턴 전극(44, 45)은 종래의 구조와 동일하게 형성되는데, 상호 이격된 애노드 전극(44)과 캐소드 전극(45)으로 이루어진다.

상기 애노드 전극(44)은 그 하부 기판상에서 LED소자 실장영역(즉, 하부 기판의 상면 중앙부)에 형성된 캐소드 전극(45)과 전기적인 절연을 위해 이격되게 형성된다. 그리고, 그 애노드 전극(44)은 해당 패키지의 일측면으로 노출되어 저면에까지 연장된다.

상기 캐소드 전극(45)은 상기 애노드 전극(44)과 이격된 채로 그 애노드 전극(44)의 반대편으로 형성된다. 즉, 그 캐소드 전극(45)는 상기 애노드 전극(44)이 노출된 일측면과 반대되는 면으로 노출되어 저면에까지 연장된다.

상기 캐비티(42)에 접하고 있는 캐소드 전극(45)상에 LED소자(도시 생략)가 탑재되고, 그 LED소자는 와이어(도시 생략)를 통해 그 애노드 전극(44)과 캐소드 전극(45)에 전기적으로 연결된다. 도면에는 도시하지 않았지만 그 LED소자와 그 LED소자가 실장되는 캐소드 전극(45) 사이는 절연물질에 의해 절연되어 있다. 물론, 필요에 따라서는 그 애노드 전극(44)을 캐소드 전극으로 하고 캐소드 전극(45)을 애노드 전극으로 교체할 수도 있는데, 이 경우에는 구동전원 인가방식을 반대로 하면 된다.

상기 홈(46, 48)은 상기 제 1패턴 전극(44, 45)이 노출된 면과 다른 면에 형성되는데, 상기 제 1패턴 전극(44, 45)과 접하게 형성된다. 즉, 상기 홈(46)은 제 1패턴 전극(44)과 접하게 형성되고, 상기 홈(48)은 제 1패턴 전극(45)과 접하게 형성된다. 그리고, 상기 홈(46)과 홈(48)은 상호 이격된다.

상기 홈(46, 48)에는 Ag, AgPd, Au 등의 도전성 재질로 이루어진 제 2패턴 전극(80, 82)이 코팅된다. AgPd의 경우 Pd의 비율은 세라믹 재료와의 물성을 고려하여 선택된다. Ag, AgPd, Au를 사용하는 이유는 솔더와의 반응이 우수하기 때문이다. 각각의 조건 등을 고려하여 제 2패턴 전극(80, 82)의 코팅재질을 결정하면 된다. 그리고, 그 제 2패턴 전극(80, 82)을 코팅하는 방법으로는 Ag, AgPd, Au 등의 도전성 재질을 미세 분말로 만들어 유기 바인더와 혼합하여 페이스트화한 후에 스크린을 이용하여 홈(46, 48)의 벽면에 코팅하는 방법을 일반적으로 사용하면 된다. 아울러, 제 2패턴 전극(80, 82)으로 고체상태의 것을 사용할 때는 스퍼터링법, 증발법, 기상화학증착법 등으로 상기 홈(46, 48)의 내측벽에 코팅하는 방법이 있을 수 있다. 상기 설명한 코팅 방법 이외로 코팅가능한 방법이 있다면 채용가능하다. 그 제 2패턴 전극(80, 82)은 상기 홈(46, 48)에 완전히 채워지게 되면 얇게 코팅된 것에 비해 단품을 위한 커팅시 패턴 전극이 떨어져 나갈 가능성이 높기 때문에 얇게 코팅하게 된다. 물론, 엘이디 패키지의 SMT후 리플로우 공정에서 발생될 수 있는 박리를 방지하기 위한 인쇄(또는 도금)공정을 추가로 행하여도 된다. 상기 홈(46, 48)에 제 2패턴 전극(80, 82)이 코팅되면 그 제 2패턴 전극(80, 82)은 제 1패턴 전극(44, 45)과 연결된다.

따라서, 엘이디 패키지를 직하형(top view방식)으로 실장시키게 되면 상기 제 1패턴 전극(44, 45)이 하부의 PCB기판에 납 등으로 접합되고, 엘이디 패키지를 에지형(side view방식)으로 실장시키게 되면 상기 제 2패턴 전극(80, 82)이 하부의 PCB기판(도시 생략)에 납 등으로 접합된다.

한편, 엘이디 패키지를 에지형(side view방식)으로 실장시키는 경우(즉, 보조 홈(50, 52)이 없는 경우를 상정한 경우임) 상기 제 2패턴 전극(80, 82)이 솔더링되어 엘이디 패키지가 약간 기울어질 수도 있다. 이렇게 되면 광 지향각 및 휘도 등에 문제가 있을 수 있으므로, 이를 해결하기 위해 상기의 보조 홈(50, 52)이 필요한 것이다. 그 보조 홈(50, 52)이 형성됨에 따라 홈(46, 48) 및 보조 홈(50, 52)이 형성된 면은 대칭된 솔더링이 가능하다. 그리고, 엘이디 패키지를 에지형(side view방식)으로 실장시킬 경우 그 홈(46, 48) 및 보조 홈(50, 52)이 해당 측면의 모서리 부위에 형성되어 좌우, 상하로 대칭될 뿐만 아니라 그 홈(46, 48) 및 보조 홈(50, 52)을 제외한 부위가 십자 형상이므로, 기판의 상면과 직각을 이루는 에지형으로의 실장이 가능하게 된다. 물론, 그 보조 홈(50, 52)은 필요에 따라서는 없어도 무방하다.

도 4에서는 상기 홈(46, 48)을 기판(40)의 해당 측면 하부에 형성된 것으로 도시하였으므로, 상기 보조 홈(50, 52)은 그 홈(46, 48)이 형성된 측면에서 그 홈(46, 48)과 이격되게 상부에 형성됨이 바람직하다. 상기 보조 홈(50, 52)의 길이는 상기 홈(46, 48)의 길이와 동일 또는 차등되게 형성된다. 그리고, 상기 보조 홈(50, 52)은 상기 홈(46, 48)이 형성된 측면에만 형성시킬 수도 있지만, 에지형 (side view방식)으로 실장한 후에 그 보조 홈(50, 52)으로의 솔더 주입이 용이하도록 하기 위해 및 기타 다른 이유 등을 위해 상기 제 1패턴 전극(44, 45)이 형성된 면에 연장하여 형성시킨다. 그 제 1패턴 전극(44, 45)이 형성된 면으로 연장형성된 보조 홈(50, 52)의 연장부분은 도 4에 예시된 것보다 짧거나 홈(46, 48)과 같은 형상이어도 무방하다. 그리고, 상기 보조 홈(50, 52)의 내측벽에는 도전성 페이스트로 된 금속층(84)이 코팅되는데, 그 금속층(84)의 코팅 방법은 앞서 설명한 제 2패턴 전극(80, 82)의 코팅 방법과 동일하다. 그에 따라, 엘이디 패키지를 에지형(side view방식)으로 실장시킬때 제 2패턴 전극(80, 82) 및 금속층(84)을 함께 솔더링한다.

도 4에서는, 홈(46, 48)과 보조홈(50, 52)을 격리시켰으나, 홈(46)과 보조홈(50)을 연결시키고, 홈(48)과 보조홈(52)을 연결시켜도 된다. 즉, 도 4에서, 홈(46)과 보조홈(50)을 일체화(즉, 홈(46)과 보조홈(50) 사이에 격리턱이 있는 것을 없는 것으로 함)하여도 되고, 홈(48)과 보조홈(52)을 일체화(즉, 홈(48)과 보조홈(52) 사이에 격리턱이 있는 것을 없는 것으로 함)하여도 된다. 이와 같이 할 경우에는 우측의 홈과 좌측의 홈은 서로 연결되지 않고 절연되어야 음극과 양극으로서의 전극 역할을 할 수 있다. 이와 같이 홈(46)과 보조홈(50)을 일체화하고 홈(48)과 보조홈(52)을 일체화할 경우에는 보조홈이라는 용어가 필요없게 된다.

그리고, 도 4에서는 홈(46, 48)과 보조홈(50, 52)의 형상을 굳이 다르게 하지 않고 동일한 형상으로 하여도 된다.

상술한 본 발명의 실시예 설명에서는, 그 보조 홈(50, 52)이 제 1패턴 전극 (44, 45)과 이격되어 있어서 그 보조 홈(50, 52)이 코팅되는 금속층(84)이 제 1패턴 전극(44, 45)과 분리되어 있다. 그러나, 그 금속층(84)을 제 1패턴(44, 45)에 연결되게 하는 구조로 하여도 된다.

도 7은 본 발명의 실시예에 따른 엘이디 패키지의 제조과정을 설명하기 위한 도면이다. 이하의 설명은 본 발명의 실시예에 따른 엘이디 패키지를 제조할 수 있는 여러 방법중에서 하나의 방법을 예시한 것일 뿐, 이하에 기재된 방법으로만 제조해야 된다는 것은 아니다. 따라서, 이하의 설명 이외의 방법으로도 제조가능하다면 모두 적용시킬 수 있다.

일단, 도 7의 (b)와 같은 시트군(이하, 제 1시트군이라 함)과 도 7의 (c)와 같은 시트군(이하, 제 2시트군이라 함) 및 도 7의 (d)와 같은 시트군(이하, 제 3시트군이라 함)을 각각 제조하기 위해, 기초가 되는 기본 시트군(도 7의 (a) 참조)을 먼저 제조한다. 여기서, 기본 시트군은 세 개의 시트가 적층된 것으로 가정하고 설명한다.

기본 시트군을 제조하기 위해서는 각각의 시트를 우선적으로 제조해야 된다. 그 시트의 제조방법은 하기와 같다.

소정 중량의 유리 세라믹 분말을 준비하고 PVB계 바인더(binder)를 유리 세라믹 분말 대비 소정 중량부 측량한 후 톨루엔/알코올(toluene/alcohol)계 솔벤트(solvent)에 용해시켜 그 유리 세라믹 분말에 함께 배합한다.

그리고 나서, 배합된 유리 세라믹 분말을 용기에 넣고 회전시켜 균일하게 섞 는다. 예를 들어, 50rpm으로 20시간 정도 볼밀(ball mill)을 통해 원하는 입경의 유리 세라믹 분말을 얻는다. 상기 예로 든 50rpm과 20시간은 하나의 예시일 뿐, 볼밀내의 볼의 직경 및 양, 솔벤트 및 바인더의 양 등에 따라 가변된다.

상기 볼밀에서의 밀링(milling)을 거치게 되면 최초로 배합된 유리 세라믹 분말이 슬러리(slurry) 형태로 토출되는데, 그 토출되는 슬러리에는 기포가 어느 정도 존재하기 때문에 그 토출되는 슬러리내의 기포를 제거하기 위해 탈포를 실시한다. 탈포시 슬러리 표면이 급속히 건조되는 것을 방지하기 위해 슬러리를 교반하면서 진공에서 소정 시간 유지하도록 한다.

탈포 과정을 거친 섞여진 원재료(즉, 슬러리 형태임)를 시트 형태로 만든다. 즉, 테이프 캐스터에 필름과 블레이드(blade)를 설치한 후에 필름을 서서히 이송시키면서 탈포된 슬러리를 투입하고, 블레이드를 통과한 슬러리를 건조시켜서 원하는 두께(예컨대, 필름위에 20∼150μm)의 시트 형태로 롤에 감는다.

이어, 그 롤에 감겨진 시트를 일정한 크기(치수)로 절단하여 이후의 공정에서 용이하게 작업할 수 있게 한다.

그 후, 그 절단된 시트에 비아 홀을 형성하고 그 비아 홀에 도전체 페이스트를 인쇄한다. 그 비아 홀은 층간 회로를 연결하는 역할을 한다. 그리고 나서, 그 시트위에 스크린 프린팅 등의 후막 제조법 혹은 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등의 박막제조법으로 Ag, Pt, Pd 등의 도전성 페이스트를 형성시켜 각 층에 알맞은 내부 회로 패턴이 형성된 시트를 제조한다. 도시하지는 않았지만 몸체(40)는 세라믹 시트로 제조되기 때문에 그러한 세라믹 시트에는 캐패시터, 인덕터, 바리스터 등의 회로 패턴을 내부적으로 형성시킬 수 있다.

필요에 따라서는 비아 홀 및 내부 회로 패턴 등을 형성시키지 않기도 한다.

이와 같이 내부 회로 패턴이 인쇄되거나 인쇄되지 않은 시트를 제조하게 되면, 그 제조된 각각의 시트를 건조한 후에 각각의 시트를 원하는 성형체가 될 수 있도록 종합적으로 적층한다. 즉, 도 7의 (a)에서와 같이 세 개의 시트(61, 62, 63)가 적층된 기본 시트군이 만들어진다.

그리고 나서, 그 적층된 시트를 대략 3000psi 정도의 압력 및 80∼100℃ 온도에서 가압하여 성형체로 만든다. 그 3000psi 정도의 압력 및 80∼100℃ 온도는 하나의 예시일 뿐 상황에 따라 가변될 수 있다.

도 7의 (a)에 도시된 기본 시트군은 절단하게 되면 9개의 단품으로 절단되는 것으로 가정하였다. 도 7의 (a)에서 미설명 부호 60은 단품 영역이다.

이와 같이 도 7의 (a)와 같은 기본 시트군이 제조되면, 그 기본 시트군을 이용하여 제 1시트군(도 7의 (b)참조)과 제 2시트군(도 7의 (c)참조) 및 제 3시트군(도 7의 (d)참조)을 각각 제조한다.

즉, 기본 시트군의 각 단품 영역(60)의 중앙에 캐비티(42)를 형성시키고, 각 단품 영역(60)의 모서리 부분에 구멍을 형성시킴으로써, 도 7의 (b)에서와 같은 제 1시트군을 제조한다. 4개의 단품 영역(60)의 모서리가 상호 접하는 부분에는 십자 모양의 구멍(64)을 형성시킨다. 2개의 단품 영역(60)의 모서리가 상호 접하는 부분에는 철(凸) 형상의 구멍(66)을 형성시킨다. 인접한 단품 영역의 모서리와 접하지 않는 부분 즉, 기본 시트군의 모서리 부분에는 기역자 형상의 구멍(68)을 형성시킨다. 그 캐비티(42)와 구멍(64, 66, 68)은 제 1시트군을 상하 방향으로 관통되게 형성되는 것으로 한다. 여기서, 상기 제 1시트군의 두께(a)는 도 4에 도시된 엘이디 패키지의 두께중에서 두께(a)와 동일한 것으로 한다. 이와 같이 캐비티(42)와 구멍(64, 66, 68)이 형성된 제 1시트군에서 구멍(64, 66, 68)의 내측벽에만 도전성 페이스트를 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등으로 코팅한다. 현재 가장 일반적으로 사용하고 있는 방법은 인쇄 스크린을 이용한 액체 상태의 도전성 페이스트를 인쇄하는 방법이다. 그 코팅된 도전성 페이스트는 추후에 금속층(84)으로 사용된다. 물론, 그 구멍(64, 66, 68)의 내부를 완전히 채울 수도 있지만, 완전히 채우게 되면 추후에 커팅시 박리될 가능성이 높다.

한편, 기본 시트군의 각 단품 영역(60)의 중앙에 캐비티(42)를 형성시킴으로써, 도 7의 (c)에서와 같은 제 2시트군을 제조한다. 여기서, 그 캐비티(42)는 제 2시트군을 상하 방향으로 관통되게 형성시켜도 되고 어느 정도의 깊이로만 형성시켜도 된다. 여기서, 상기 제 2시트군의 두께(b)는 도 4에 도시된 엘이디 패키지의 두께중에서 두께(b)와 동일한 것으로 한다. 도 4에 도시된 두께(a) 및 두께(b)를 합한 두께를 상부 기판의 두께로 할 경우 그 캐비티(42)는 상하 방향으로 제 2시트군을 관통하게 된다.

한편, 기본 시트군의 각 단품 영역(60)의 모서리 부분에 구멍을 형성시킴으로써, 도 7의 (d)에서와 같은 제 3시트군을 제조한다. 4개의 단품 영역(60)의 모서리가 상호 접하는 부분에는 일자 형상의 구멍(70)을 형성시킨다. 필요에 따라서는 그 구멍(70)의 형상은 도 7의 (b)의 구멍(64)와 같은 십자 형상이어도 되고, 반대로 그 구멍(64)의 형상이 구멍(70)의 형상과 동일하여도 된다. 2개의 단품 영역(60)의 모서리가 상호 접하는 부분에는 일자 형상의 구멍(72)을 형성시킨다. 인접한 단품 영역의 모서리와 접하지 않는 부분 즉, 기본 시트군의 모서리 부분에는 일자 형상의 구멍(74)을 형성시킨다. 그 구멍(70, 72, 74)은 제 3시트군을 상하 방향으로 관통되게 형성되는 것으로 한다. 여기서, 상기 제 3시트군의 두께(c)는 도 4에 도시된 엘이디 패키지의 두께중에서 두께(c)와 동일한 것으로 한다. 이와 같이 구멍(70, 72, 74)이 형성된 제 3시트군에서 구멍(70, 72, 74)의 내측벽에만 도전성 페이스트를 스퍼터링법, 증발법, 기상화학증착법, 졸겔 코팅법 등으로 코팅한다. 현재 가장 일반적으로 사용하고 있는 방법은 인쇄 스크린을 이용한 액체 상태의 도전성 페이스트를 인쇄하는 방법이다. 그 코팅된 도전성 페이스트는 추후에 제 2패턴 전극(80, 82)으로 사용된다. 물론, 그 구멍(70, 72, 74)의 내부를 완전히 채울 수도 있지만, 완전히 채우게 되면 추후에 커팅시 박리될 가능성이 높다. 이때, 제 3시트군에는 윗면과 기저면에 전극을 형성해야 하는데, 윗면에는 LED소자를 실장하고 와이어 본딩을 위해 음극(도시 생략)과 양극(도시 생략)을 도체로 형성한다. 또한, 기저면에도 윗면의 전극과 대칭하게 전극(도시 생략)을 형성하는데, 이는 추후의 납땜 등의 공정을 통해 표면실장된다.

이와 같이 한 후에는, 제 3시트군위에 제 2시트군을 적층한 후에 그 위에 제 1시트군을 적층시키고 나서, 동시 소성한다. 그리고 나서, 9개의 단품 영역(60)으로 배열된 적층체를 각각의 단품으로 만들기 위해 절단한다. 절단하게 되면 도 6에 서와 같은 단품의 엘이디 패키지들이 제조되고, 그 제조된 단품의 엘이디 패키지들에 대해 통상적인 번아웃과 소성을 행하여 구현하고자 하는 단품의 엘이디 패키지를 완성시킨다.

이상에서 설명한 제조 공정은 본 발명의 특징부만을 설명한 것일 뿐, 그 이외의 추가적인 공정은 일반적인 공정이므로 설명을 생략하였다.

한편, 상술한 본 발명의 실시예에서는 설명하지 않았지만, 엘이디 패키지내의 ESD를 방지하기 위해 제너 다이오드 또는 바리스터를 내장시킬 수도 있고 세라믹 기판을 바리스터 기판으로 할 수도 있다. 그리고, 엘이디 패키지내의 LED소자에서 발생되는 열을 신속하게 방출시키는 방열 구조를 추가로 구성시켜도 된다.

그리고, 상술한 본 발명의 실시예에서는 제 1 내지 제 3시트군(도 7 참조)을 제조하는 것으로 하였는데, 제 1 및 제 2시트군을 하나의 시트군으로 하여도 두개의 시트군을 제조하는 것으로 하여도 된다.

이상 상세히 설명한 바와 같이 본 발명에 따르면, 직하형 및 에지형으로 모두 사용가능하므로 범용성을 갖는 효과가 있다.

특히, 통상적인 직하형의 구조를 갖는 엘이디 패키지에 별도의 측면 전극(제 2패턴 전극)을 간단히 추가시킨 구조이므로, 복잡하지 않은 제조공정을 통해서도 직하형 및 에지형으로 사용가능한 엘이디 패키지를 쉽게 제조할 수 있게 된다.

한편, 본 발명은 상술한 실시예로만 한정되는 것이 아니라 본 발명의 요지를 벗어나지 않는 범위내에서 수정 및 변형하여 실시할 수 있고, 그러한 수정 및 변형이 가해진 기술사상 역시 이하의 특허청구범위에 속하는 것으로 보아야 한다.

Claims (4)

1. 엘이디 패키지로서,

   몸체의 양측면으로 노출되어 저면으로 연장되되 분리된 제 1전극;

   상기 제 1전극이 노출된 면에 이웃하는 면에 형성되되 상기 이웃한 제 1전극과 접촉하게 형성되고 분리된 홈; 및

   상기 홈의 내측벽에 코팅되고 상기 제 1전극에 연결된 제 2전극을 포함하는 것을 특징으로 하는 엘이디 패키지.
2. 제 1항에 있어서,

   상기 홈이 형성된 면에 형성되되 상기 홈과 소정 거리 이격되어 형성된 보조 홈을 추가로 포함하는 것을 특징으로 하는 엘이디 패키지.
3. 제 2항에 있어서,

   상기 보조 홈은 상기 제 1전극이 형성된 면에 연장된 것을 특징으로 하는 엘이디 패키지.
4. 제 2항 또는 제 3항에 있어서,

   상기 보조 홈의 내측벽에는 금속층이 코팅된 것을 특징으로 하는 엘이디 패키지.

Images