CN101728411B - 半导体发光器件 - Google Patents

半导体发光器件 Download PDF

Info

Publication number
CN101728411B
CN101728411B CN2009102070506A CN200910207050A CN101728411B CN 101728411 B CN101728411 B CN 101728411B CN 2009102070506 A CN2009102070506 A CN 2009102070506A CN 200910207050 A CN200910207050 A CN 200910207050A CN 101728411 B CN101728411 B CN 101728411B
Authority
CN
China
Prior art keywords
insulating barrier
light emitting
semiconductor layer
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102070506A
Other languages
English (en)
Other versions
CN101728411A (zh
Inventor
丁焕熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Lekin Semiconductor Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN101728411A publication Critical patent/CN101728411A/zh
Application granted granted Critical
Publication of CN101728411B publication Critical patent/CN101728411B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

本发明实施方案涉及一种半导体发光器件。根据实施方案的半导体发光器件包括:含有多个化合物半导体层的发光结构;在发光结构下的第一电极;在发光结构上的第二电极层;在发光结构和第二电极层之间的第一绝缘层;和在第一绝缘层下形成并电连接至第一电极的金属层。

Description

半导体发光器件
相关申请 
本申请根据35U.S.C.119和35U.S.C.365要求2008年10月27日提交的韩国专利申请10-2008-0105257的优先权,通过引用将其全部内容并入本文。 
技术领域
本发明涉及半导体发光器件。 
背景技术
III-V族氮化物半导体由于其极好的物理和化学性能,所以作为用于发光器件例如发光二极管(LED)、激光二极管(LD)等的芯材料而得到关注。III-V族氮化物半导体包括具有式InxAlyGa1-x-yN(其中0≤x≤1,0≤y≤1,0≤x+y≤1)的半导体材料。 
发光二极管(LED)是一种使用化合物半导体的特性将电转化为红外线或者光以传输和接收信号或者用作光源的半导体器件。 
由这些氮化物半导体材料制成的LED或者激光二极管(LD)广泛地用于发光器件以获得光,并用作用于各种产品例如移动电话的键盘发光二极管、电广告牌和照明器件的光源。 
发明内容
本发明实施方案提供具有电容器结构的半导体发光器件。 
本发明实施方案提供半导体发光器件,其通过在金属层和第二电极层之间布置绝缘层以实现电容器来改善ESD(静电放电)特性。 
一个实施方案提供一种半导体发光器件,包括:含有多个化合物半导体层的发光结构;在发光结构下的第一电极;在发光结构上的第二电极层;在发光结构和第二电极层之间的第一绝缘层;和在第一绝缘层下形成并电连接至第一电极的金属层。
一个实施方案提供一种半导体发光器件,包括:含有第一导电半导体层、在第一导电半导体层上的有源层以及在有源层上的第二导电半导体层的发光结构;在第一导电半导体层下的第一电极;在第二导电半导体层上的第二电极层;在发光结构外侧上的第二绝缘层;在第二电极层下的第一绝缘层;和包含在第一绝缘层周边之下的环状图案以及在第二绝缘层上的电连接至第一电极的连接图案的金属层。 
一个实施方案提供一种半导体发光器件,包括:第一导电半导体层;在第一导电半导体层上的有源层;在有源层上的第二导电半导体层;在第一导电半导体层下的第一电极;在第二导电半导体层上的第二电极层;在第二导电半导体层和第二电极层之间的第一绝缘层;和在第一绝缘层下形成并电连接至第一电极的金属层,其中第一绝缘层包含在从第二导电半导体层至第一导电半导体层的上部的一定区域上的以闭环形状设置的突起。 
在附图和以下的描述中阐述一个或更多个实施方案的细节。通过说明书和附图以及通过权利要求使其它特征可变得显而易见。 
附图说明
图1是根据第一实施方案的半导体发光器件的侧面剖视图。 
图2是图1的平面图。 
图3是说明图1的等效电路的电路图。 
图4~11是说明制造图1中的半导体发光器件的工艺的示意图。 
图12是根据第二实施方案的半导体发光器件的侧面剖视图。 
图13是图11的底视图。 
图14是根据第三实施方案的半导体发光器件的侧面剖视图。 
图15是根据第四实施方案的半导体发光器件的底视图。 
具体实施方式
现在将详细说明本发明的实施方案,在附图中对其实施例进行说明。在实施方案的描述中,可参考附图来描述每层的“上”或者“下”,每层的厚度仅仅描述作为例子而不限于附图中的厚度。 
在实施方案的描述中,应理解,当层(或膜)、区域、图案或者元件称为在另一衬底、层(或膜)、区域或图案‘上’或者‘下’时,所述‘上’和‘下’包括‘直接’和‘间接’在其‘上’和‘下’两种含义。 
图1是根据第一实施方案的半导体发光器件的侧面剖视图,图2是图1的平面图,图3是说明图1的等效电路的电路图。 
参考图1和2,半导体发光器件100包括:发光结构135、第一绝缘层140、第二电极层150、导电支撑构件160、第二绝缘层180和金属层190。 
发光结构135包括使用多个化合物半导体层例如III-V族化合物半导体的LED,所述LED可为发出蓝色光、绿色光或者红色光的彩色LED或者UV LED。在实施方案技术范围内可以不同方式实施LED的发光。化合物半导体可具有但不限于下式:InxAlyGa1-x-yN(其中0≤x≤1,0≤y≤1,0≤x+y≤1)。 
发光结构135包括第一导电半导体层110、有源层120和第二导电半导体层130。 
第一导电半导体层110可由掺杂有第一导电掺杂剂的III-V族元素化合物半导体例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种形成。在其中第一导电半导体层110为N型半导体的情况下,第一导电掺杂剂包括N型掺杂剂,例如Si、Ge、Sn、Se和Te。第一导电半导体层110可形成为单层或多层,但本发明不限于此。 
第一电极171在第一导电半导体层110下形成,第一电极171可形成为具有预定形状的预定图案,但是本发明不限于此。第一电极171可包括焊盘。 
第一电极171可使用选自以下而不限于以下的材料形成:Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag和Au。 
有源层120在第一导电半导体层110上形成并可形成为单量子阱结构或者多量子阱结构。可以使用III-V族元素的化合物半导体材料由阱层和势垒层的结构例如InGaN阱层/GaN势垒层来周期性地形成有源层120。导电覆层可在有源层120上和/或下形成,导电覆层可由AlGaN-基半导体 形成。 
第二导电半导体层130在有源层120上形成,并可由掺杂有第二导电掺杂剂的III-V族元素化合物半导体例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种形成。在其中第二导电半导体层130是P-型半导体的情况下,第二导电掺杂剂包括P-型掺杂剂例如Mg和Zn。第二导电半导体层130可形成为单层或多层,但是本发明不限于此。 
第一导电半导体层110、有源层120和第二导电半导体层130可定义为发光结构135。 
还可在第二导电层120上提供N-型半导体层或者P-型半导体层。此外,第一导电半导体层110可包括P-型半导体层,而第二导电半导体层130可包括N-型半导体层。因此,发光结构135可包括选自N-P结、P-N结、N-P-N结和P-N-P结中的至少一种。 
在第二导电半导体层130的顶部周边上形成第一绝缘层140。第一绝缘层140可在第二导电半导体层130的周边区域上形成为带状、环状和框状(frame shape)的连续图案。 
第一绝缘层140可由透明绝缘材料形成,所述透明绝缘材料可包括SiO2、SiOx、SiOxNy或者Si3N4。 
第一绝缘层140可改善与用于第二导电半导体层130的材料的粘附力。第一绝缘层140可形成为具有2μm或更小的宽度或者厚度,但是本发明不限于此。 
第一绝缘层140的外侧暴露于第一导电半导体层110、有源层120和第二导电半导体层130的外周105。因此,第一绝缘层140可将第二电极层150与第二导电半导体层130分离。 
在制造工艺期间辐照的激光传输通过第一绝缘层140以解决发光结构135的侧面分层。第一绝缘层140也可防止由第二电极层150或者导电支撑构件160产生的金属碎屑引入半导体层110、120和130的外侧。此外,第一绝缘层140可防止湿气渗透到半导体层110、120和130的外侧中。 
可在第一绝缘层140和第二导电半导体层130上形成第二电极层。第二电极层可包括第二电极层150和导电支撑构件160。 
第二电极层150在第二导电半导体层130的顶部的外侧形成,其可包括欧姆接触层、反射层、粘合层和籽金属(seed metal)中的至少一种。 
欧姆接触层可形成为层状或者多个图案状。欧姆接触层可包括金属材料和氧化物材料中的至少一种。欧姆接触层可包括选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh和Pd中的至少一种。欧姆接触层可具有约 
Figure G2009102070506D00051
~约1μm的厚度。然而,实施方案不限于此。反射层可形成为至少一层并由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf以及由这些元素的选择性的组合所构成的材料中的至少一种形成。粘合层可形成为至少一层并由Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag和Ta以及由这些元素的选择性的组合所构成的材料中的至少一种形成。第二电极层150可用作镀敷工艺的籽层。籽层可由Ti、Cr、Ta、Cr/Au、Cr/Cu、Ti/Au、Ta/Cu以及Ta/Ti/Cu中的至少一种形成。 
导电支撑构件160可在第二电极层150上形成。导电支撑构件160可用作基础衬底,其材料可包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)和载体晶片(carrier wafer)例如Si、Ge、GaAs、ZnO和SiC、SiGe和GaN。导电支撑构件160可通过电镀技术或者以板状形成,但是本发明不限于此。导电支撑构件160可形成为具有约30μm~约150μm的厚度,但是本发明不限于此。 
第二绝缘层180在发光结构135的外侧形成。第二绝缘层180沿有源层120、第二导电半导体层130和第一导电半导体层110的外侧形成,并且一个末端181设置在第一电极171的一些部分之下,另一个末端设置在第一绝缘层140下。 
参考图1和2,金属层190包括连接图案191和环状图案193。连接图案191在第二绝缘层180下形成,一个末端电连接至第一电极171,另一末端电连接至环状图案193。 
第二绝缘层180设置于金属层190的连接图案191和半导体层110、120和130之间以使得它们绝缘。 
金属层190可形成为选自Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Au及其合金中的至少一种的单层或多层。 
环状图案193电连接至金属层190的连接图案191,并沿第一绝缘层 140的底部周边设置。因此,金属层190的环状图案193和第二电极层在第一绝缘层140的两侧上彼此面对。 
通过发光结构135的第一电流通路和对应于第一绝缘层140的第二电流通路可平行设置。 
参考图3,第一绝缘层140用作金属层190的环状图案193和第二电极层150之间的电容器100B,电容器100B并联地连接至发光器件100A的两端P1和P2。 
电容器100B可对施加于发光结构100的ESD电压进行充电和放电以保护发光结构135的半导体层110、120和130。因此,通过包含内置电容器100B可提供具有强烈防止ESD的特性的器件。 
可通过金属层190的线宽或者厚度控制电容器100B的电容,然后可考虑到发光结构135的电特性来进行控制。 
图4~11是说明制造图1中的半导体发光器件的工艺的示意图。 
参考图4,将衬底100装载入生长设备,并且在其上形成II族~VI族元素的化合物半导体层。 
生长设备可包括电子束蒸发器、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发器、溅射和金属有机化学气相沉积(MOCVD),但是本发明不限于此。 
衬底101可选自蓝宝石衬底(Al2O3)、GaN、SiC、ZnO、Si、GaP、InP、Ga2O3、导电衬底和GaAs。可在衬底101顶部上形成凹凸图案。可形成使用II族~VI族元素的化合物半导体的层或者图案,例如选自ZnO层(未显示)、缓冲层(未显示)和未掺杂的半导体层(未显示)中的至少一种。 
缓冲层和未掺杂的半导体层可使用III-V族元素的化合物半导体形成,缓冲层可减小与衬底的晶格常数差异,未掺杂的半导体层可由GaN基半导体形成。 
可在衬底101上形成包含多个化合物半导体层的发光结构135。发光结构135包括第一导电半导体层110、有源层120和第二导电半导体层130。第一导电半导体层110在衬底101或者另外的半导体层上形成,有源层120在第一导电半导体层110上形成,第二导电半导体层130在有源层120上 形成。 
第一导电半导体层110可由掺杂有第一导电掺杂剂的III-V族元素的化合物半导体例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种形成。在其中第一导电半导体层110为N型半导体的情况下,第一导电掺杂剂包括N型掺杂剂,例如Si、Ge、Sn、Se和Te。第一导电半导体层110可形成为单层或多层,但是本发明不限于此。 
在第一导电半导体层110上形成有源层120,并且有源层120可形成为单量子阱结构或者多量子阱结构。可通过使用III-V族元素的化合物半导体材料由阱层和势垒层例如InGaN阱层/GaN势垒层来周期地形成有源层120。 
可在有源层120上和/或下形成导电覆层,导电覆层可由AlGaN-基半导体形成。 
在有源层120上形成第二导电半导体层130,第二导电半导体层130可由掺杂有第二导电掺杂剂的III-V族元素的化合物半导体例如GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP和AlGaInP中的至少一种形成。在其中第二导电半导体层130是P-型半导体的情况下,第二导电掺杂剂包括P-型掺杂剂例如Mg和Zn。第二导电半导体层130可形成为单层或多层,但是本发明不限于此。 
此外,第三导电半导体层例如N型半导体层或者P型半导体层可在第二导电半导体层130上形成。因此,在发光结构135中可形成N-P结结构、P-N结结构、N-P-N结结构和P-N-P结结构中的至少一种。 
参考图5,在第二导电半导体层130上的芯片边界区上使用掩模图案以形成第一绝缘层140。沿各个芯片的第二导电半导体层130的顶部的外周形成第一绝缘层140,其形状可形成为具有带状、环状和框状(例如:闭环形状)的连续图案。在这种情况下,第二导电半导体层130的内部区域被暴露。 
第一绝缘层140可由选自具有预定介电常数的透明绝缘材料中的至少一种所形成,例如SiO2、SiOx、SiOxNy或者Si3N4,但是本发明不限于此。 
第一绝缘层140由可透过激光并且几乎不因激光而所产生碎屑的材料形成,并可改善与第二导电半导体层130的粘附力。第一绝缘层140可形 为成具有2μm或更小的宽度或者厚度,但是本发明不限于此。 
参考图6,第二电极层150在第二导电半导体层130和第一绝缘层140上形成。第二电极层150可包括欧姆接触层、反射层、粘合层中的至少一种。欧姆接触层可形成为层状或者多个图案状。欧姆接触层可包括金属材料和氧化物材料中的至少一种。欧姆接触层可包括选自ITO、IZO、IZTO、IAZO、IGZO、IGTO、AZO、ATO、GZO、IrOx、RuOx、RuOx/ITO、Ni/IrOx/Au、Ni/IrOx/Au/ITO、Pt、Ni、Au、Rh和Pd中的至少一种。欧姆接触层可具有约 
Figure G2009102070506D00081
~约1μm的厚度。然而,实施方案不限于此。反射层可形成为至少一层并由Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au和Hf以及由这些元素的选择性的组合所构成的材料中的至少一种形成。粘合层可形成为至少一层并由Ti、Au、Sn、Ni、Cr、Ga、In、Bi、Cu、Ag和Ta以及由这些元素的选择性的组合所构成的材料中的至少一种形成。第二电极层150可用作镀敷工艺的籽层。籽层可由Ti、Cr、Ta、Cr/Au、Cr/Cu、Ti/Au、Ta/Cu以及Ta/Ti/Cu中的至少一种形成。 
参考图7,可在第二导电层150上形成导电支撑构件160,导电支撑构件160可用作基础衬底,其材料可包括铜(Cu)、金(Au)、镍(Ni)、钼(Mo)、铜-钨(Cu-W)和载体晶片例如Si、Ge、GaAs、ZnO和SiC、SiGe和GaN。导电支撑构件160可通过电镀方法或者以板状形成,但是本发明不限于此。导电支撑构件160可形成为具有约30μm~约150μm的厚度,但是本发明不限于此。 
参考图7和8,在基底上设置导电支撑构件160以移除衬底101。通过物理和/或化学方法移除衬底101。 
物理移除方法通过辐射预定波长的激光到衬底101上以将衬底101分离(激光剥离:LLO)。在衬底101和第一导电半导体层110之间形成另外的半导体层(例如:缓冲层)的情况下,衬底101可通过利用使用湿蚀刻剂的化学移除方法来移除缓冲层而分离。衬底移除方法不限于化学移除方法。 
通过感应耦合等离子体/反应离子蚀刻(ICP/RIE)方法可对移除衬底101的第一导电半导体层110的表面实施抛光工艺。 
参考图9,对芯片-至-芯片的边界区(即沟道区)实施隔离蚀刻以将所述区域分为芯片单元。然后,蚀刻发光结构135的外周105以暴露第一绝 缘层140。在这种情况下,第一绝缘层140的外侧暴露于发光结构135的外周105,第一绝缘层140的外周可将第二电极层150与发光结构135的侧壁分离。发光结构135具有从芯片外壁向内移动的效果。 
第一电极171在第一导电半导体层110下形成。第一电极171可形成为预定形状和预定图案,但是本发明不限于此。 
此处,在隔离蚀刻之前或之后、或者在芯片分离之后,可实施形成第一电极171的工艺,但是本发明不限于此。 
参考图9和10,使用掩模图案在发光结构135的预定区域上形成第二绝缘层180。第二绝缘层180形成为具有从第一电极171延伸至第一绝缘层140的位置的预定宽度,以覆盖第一导电半导体层110的底部和半导体层110、120和130的侧壁的一些部分。 
此处,第二绝缘层180的一端181可延伸入第一电极171的底部。 
第二绝缘层180可由选自SiO2、SiOx、SiOxNy和Si3N4中的一种形成,或者由和第一绝缘层140相同的材料或者另外的材料形成。 
在第二绝缘层180和第一绝缘层140下形成金属层190,金属层190包括连接图案191和环状图案193。金属层190的连接图案191在第二绝缘层180下(即,在外侧)形成,并电连接至第一电极171。 
金属层190的环状图案193连接至连接图案191的另一端,沿第一绝缘层140的底部周边设置,并与发光结构135的外壁分离。环状图案193可沿第一绝缘层140的底部周边形成为开环状或者闭环状。 
金属层190可形成为Ti、In、Ta、Pd、Co、Ni、Si、Ge、Ag、Au及其合金中的至少一种的单层或多层。 
金属层190的连接图案191电连接至第一电极171,环状图案193设置为对应于第二电极150。 
金属层190的环状图案193可在第一绝缘层140下形成为具有预定宽度的图案状,即可形成为图2中所示的结构。然后,第一绝缘层140设置于金属层190的环状图案193和第二电极150之间,用作电容器。该电容器形成为相对于发光结构135的平行(并联)结构,以通过施加于发光结构135的异常电源(例如:ESD)而充电或放电。因此,可保护发光结构135免受异常电源。 
参考图10和11,半导体发光器件基于芯片的边界分为芯片单元。然后,可将激光用于芯片分离方法。芯片可提供具有电容器的垂直半导体发光器件。 
图12是根据第二实施方案的半导体发光器件的侧面剖视图,图13是图11的底视图。在第二实施方案的描述中,将参考第一实施方案省略关于和第一实施方案相同的部分的重复描述。 
参考图12和13,半导体发光器件100A包括:发光结构135、具有突起145的第一绝缘层140A、第二电极层150、导电支撑构件160和金属层190。 
绝缘层140A可在第二导电半导体层130的底部周边上形成为具有带状、环状和框状的连续图案(例如:闭环状)。可通过使用掩模图案形成绝缘层140A,绝缘层140A可包括选自半透明绝缘层中的至少一种,例如SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2。 
第二导电层150和导电支撑构件160在绝缘层140A和第二导电半导体层130上形成。 
在绝缘层140的内侧下形成突起145。突起145可形成为具有暴露第一导电半导体层110的深度。 
绝缘层140的突起145可形成为连续的闭环状例如带状或者环状,可形成在从半导体层110、120和130的外壁开始计量的约1μm~约5μm(D1)的距离内,该距离可随芯片尺寸而改变。 
此处,突起145的截面形状可形成为圆顶状、半椭圆状、角状、截顶的角状和多边形状,所述形状可改变。 
绝缘层140A的突起145可将发光结构135分为内有源区(inner activeregion)A1和外钝化区(outer inactive region)A2。有源区A1中的半导体层110、120和130正常操作,而钝化区A2中的半导体层未正常操作。 
无源区A2中的第一导电半导体层110可部分用于电流通路中。 
图1中的第二绝缘层180可不形成在金属层190的连接图案191下。因此,形成第二绝缘层的工艺可取消。 
金属层190的连接图案191和发光结构135的半导体层110、120和130之间的短路问题可通过绝缘层140A的突起145解决。 
此外,金属层190的环状图案193可不与发光结构135的外侧分离。 
即使发光结构135的外侧短路,但是因为绝缘层140A的突起145使发光结构135的外侧钝化(inactivate),所以有源区正常操作。 
有源层140A的突起145可防止湿气渗进芯片的外侧。因为绝缘层140的突起145可形成为单一的或者双凹凸结构,所以可强化与发光结构135的粘附力。 
图14是根据第三实施方案的半导体发光器件的侧面剖视图。在第三实施方案的描述中,关于和第二实施方案相同的部分的重复描述将参考第二实施方案而省略。 
参考图14,半导体发光器件100B包括:发光结构135、具有突起145A的绝缘层140A、第二电极层150、导电支撑构件160和金属层190。 
绝缘层140A可在第二导电半导体层130的底部周边上形成为具有带状、环状和框状的连续图案(例如:闭环状)。可通过使用掩模图案形成绝缘层140A,绝缘层140A可包括选自半透明绝缘层中的至少一种,例如SiO2、SiOx、SiOxNy、Si3N4、Al2O3和TiO2。 
第二导电层150和导电支撑构件160在绝缘层140A和第二导电半导体层130上形成。 
在绝缘层140的内侧下形成突起145A。突起145A可形成为具有暴露第一导电半导体层110的深度。 
绝缘层140的突起145A可形成为连续闭环状例如带状或者环状,可形成至半导体层110、120和130的外壁。 
此处,突起145A的截面形状可形成为多边形状、半椭圆状、角状、截顶的角状和圆顶状,所述形状可改变。 
发光结构135的外壁通过绝缘层140A的突起145A而电性打开。因此,在发光结构135上不形成第二绝缘层。 
此处,可在其上设置有金属层190的环状图案193的区域的周边上形成绝缘层140A的突起145A,以钝化该区域。在这种情况下,相对于第二实施方案的有源层,所述有源层120的面积可增加。 
图15是根据第四实施方案的半导体发光器件的底视图。在第四实施 方案的描述中,关于和所述实施方案相同的部分的重复描述将参考所述实施方案而省略。 
参考图15,半导体发光器件包括:具有突起145B的绝缘层140、第二电极层150、导电支撑构件160和金属层190。 
绝缘层140可在第二导电半导体层130的底部周边上形成为具有带状、环状和框状的连续图案(例如:闭环状)。 
在绝缘层140的内侧下形成突起145B。绝缘层的突起145B可形成为具有暴露第一导电半导体层110并接触第一导电半导体110的深度。 
绝缘层140的突起145A可形成为连续闭环状例如带状或者环状,可形成至半导体层110、120和130的部分区域。 
发光结构135的打开部分区域通过绝缘层140的突起145B而电性打开。因此,在发光结构135上不形成第二绝缘层。 
此处,可在其上设置有金属层190的连接图案191的打开部分区域的周边上形成绝缘层140的突起145B,以使区域A1钝化。在这种情况下,有源层120的面积可增加。 
金属层190包括连接图案191和环状图案193。连接图案191电连接至第一电极171,另一端电连接至环状图案193。连接图案191设置于打开部分区域或者钝化区A1。 
环状图案193电连接至金属层190的连接图案191,并沿第一绝缘层140的底部周边设置。因此,金属层190的环状图案193和第二电极层在第一绝缘层140的两侧上彼此面对。 
通过发光结构135的第一电流通路和对应于第一绝缘层140的第二电流通路可平行设置。 
一种制造半导体发光器件的方法,所述方法包括:形成多个化合物半导体层以形成发光结构;在发光结构的顶部周边上形成第一绝缘层;在第一绝缘层和发光结构上形成第二电极层;在发光结构下形成第一电极;和形成包含在第一绝缘层的底部周边上的环状图案和连接至第一电极的连接图案的金属层。 
虽然第一和第二实施方案的描述集中于每个实施方案,但是所述描述可使第一实施方案与第二实施方案结合以及使第二实施方案可与第一 实施方案结合来进行描述,但是不限于每个实施方案的特性。 
实施方案可提供包含内置电容器的垂直半导体发光器件。 
实施方案可提供强烈防止ESD的垂直半导体发光器件。 
实施方案可提供通过打开发光结构的外侧而强烈抵抗湿气的发光器件。 
实施方案可改善半导体层和另外的层之间的粘附力。 
实施方案可防止多个化合物半导体层的层间短路缺陷。 
实施方案可改善垂直半导体发光器件的可靠性。 
实施方案可提供半导体发光器件如LED。 
实施方案可改善半导体发光器件的电学可靠性。 
实施方案可改善垂直半导体发光器件的光效率。 
实施方案可将包含封装半导体发光器件的光源应用于照明领域、指示领域和显示领域。 
虽然已经参考大量说明性实施例描述了实施方案,但是应理解,本领域技术人员可设计很多的其它改变和实施方案,这些也将落入本公开的原理的精神和范围内。更具体地,在说明书、附图和所附的权利要求的范围内,在本发明主题组合排列的构件和/或布置中可能具有各种的变化和改变。除构件和/或布置的变化和改变之外,对本领域技术人员而言,可替代的用途也会是显而易见的。 

Claims (20)

1.一种半导体发光器件,包括:
包含多个化合物半导体层的发光结构;
在所述发光结构下形成的第一电极;
在所述发光结构上形成的第二电极层;
在所述发光结构和所述第二电极层之间的第一绝缘层;和
在所述第一绝缘层的外侧下形成的并电连接至所述第一电极的金属层,
其中所述第一绝缘层的所述外侧暴露于所述发光结构的外周。
2.根据权利要求1所述的半导体发光器件,包括在所述金属层和所述多个化合物半导体层之间的第二绝缘层。
3.根据权利要求1所述的半导体发光器件,其中所述金属层包括闭环图案或者开环图案,并沿所述第一绝缘层的周边形成为对应于所述第二电极层。
4.根据权利要求1所述的半导体发光器件,其中所述发光结构包含:
在所述第一电极上的第一导电半导体层;
在所述第一导电半导体层上的有源层;和
在所述有源层和所述第二电极层之间的第二导电半导体层。
5.根据权利要求4所述的半导体发光器件,其中所述发光结构包含在所述第二导电半导体层和所述第二电极层之间的N-型半导体层或者P-型半导体层。
6.根据权利要求4所述的半导体发光器件,其中所述第一绝缘层沿所述第二导电半导体层和所述第二电极层之间的周边形成为框状的连续图案。
7.根据权利要求4所述的半导体发光器件,其中所述第一绝缘层包括在从所述第二导电半导体层至所述第一导电半导体层的上部的一定区域上设置为闭环状的突起。
8.根据权利要求7所述的半导体发光器件,其中在所述第一绝缘层的所述突起的内侧设置有所述有源层的钝化区。
9.根据权利要求4所述的半导体发光器件,其中所述金属层包括在所述第一绝缘层的周边下的环状图案和在所述第二绝缘层上的电连接至所述第一电极的连接图案的金属层。
10.根据权利要求9所述的半导体发光器件,其中所述第二电极层包含具有多个图案形状的欧姆接触层。
11.根据权利要求9所述的半导体发光器件,其中所述金属层的环状图案形成为由所述连接图案分出的开环状或者闭环状。
12.根据权利要求9所述的半导体发光器件,其中所述金属层包含选自以下材料的单层或多层结构:Ti、Al、In、Ta、Pd、Co、Ni、Si、Ge、Ag和Au或者不同材料的合金。
13.根据权利要求9所述的半导体发光器件,包含从所述第一绝缘层的底部的内侧向所述第二导电半导体层的方向突出的多个突起。
14.根据权利要求9所述的半导体发光器件,包含在所述第二电极层上的导电支撑构件。
15.根据权利要求4所述的半导体发光器件,其中所述第一绝缘层包含在从所述第二导电半导体层至所述第一导电半导体层的上部的一定区域上设置为闭环状的突起。
16.根据权利要求15所述的半导体发光器件,其中所述金属层包含电连接至所述第一绝缘层的外周上的环状图案和所述第一电极的连接图案,
其中所述金属层的所述连接图案设置在所述第二导电半导体层、所述有源层和所述第一导电半导体层的钝化区上。
17.根据权利要求16所述的半导体发光器件,包含在所述金属层的所述连接图案和所述发光结构之间的第二绝缘层。
18.根据权利要求15所述的半导体发光器件,其中所述金属层接触所述第二导电半导体层的至少一个侧面。
19.根据权利要求15所述的半导体发光器件,其中所述第一绝缘层沿所述第二电极层的底部周边形成为具有框状的连续图案。
20.根据权利要求15所述的半导体发光器件,其中所述第一绝缘层的所述突起使所述第二导电半导体层、所述有源层和所述第一导电半导体层的外侧区域钝化。
CN2009102070506A 2008-10-27 2009-10-27 半导体发光器件 Active CN101728411B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080105257A KR100999688B1 (ko) 2008-10-27 2008-10-27 반도체 발광소자 및 그 제조방법
KR10-2008-0105257 2008-10-27

Publications (2)

Publication Number Publication Date
CN101728411A CN101728411A (zh) 2010-06-09
CN101728411B true CN101728411B (zh) 2012-05-23

Family

ID=41557455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102070506A Active CN101728411B (zh) 2008-10-27 2009-10-27 半导体发光器件

Country Status (4)

Country Link
US (1) US7999282B2 (zh)
EP (1) EP2180532B1 (zh)
KR (1) KR100999688B1 (zh)
CN (1) CN101728411B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100992776B1 (ko) * 2008-11-14 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4702442B2 (ja) * 2008-12-12 2011-06-15 ソニー株式会社 半導体発光素子及びその製造方法
US8338317B2 (en) 2011-04-06 2012-12-25 Infineon Technologies Ag Method for processing a semiconductor wafer or die, and particle deposition device
KR100999733B1 (ko) * 2010-02-18 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101039939B1 (ko) * 2010-04-28 2011-06-09 엘지이노텍 주식회사 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 이를 포함하는 조명시스템
KR101683583B1 (ko) * 2010-07-21 2016-12-07 엘지이노텍 주식회사 발광 소자
KR101689164B1 (ko) * 2010-07-21 2016-12-23 엘지이노텍 주식회사 발광소자
TWI493756B (zh) * 2010-11-15 2015-07-21 Epistar Corp 發光元件
CN102479902B (zh) * 2010-11-23 2017-04-12 晶元光电股份有限公司 发光组件
TWI418065B (zh) * 2011-02-22 2013-12-01 Lextar Electronics Corp 發光二極體
KR101886156B1 (ko) * 2012-08-21 2018-09-11 엘지이노텍 주식회사 발광소자
KR102085897B1 (ko) * 2013-06-10 2020-03-06 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR101436123B1 (ko) * 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
JP6513917B2 (ja) * 2014-08-26 2019-05-15 シュネーデル、エレクトリック、インダストリーズ、エスアーエスSchneider Electric Industries Sas 多色信号灯及びその制御方法
KR101614370B1 (ko) 2015-04-07 2016-04-21 엘지전자 주식회사 반도체 발광소자, 반도체 발광소자의 이송 헤드, 및 반도체 발광소자를 이송하는 방법
JP6468057B2 (ja) * 2015-04-28 2019-02-13 日亜化学工業株式会社 発光素子
CN108198809B (zh) * 2018-01-02 2020-01-07 广东纬达斯电器有限公司 一种led照明装置
US11808892B2 (en) * 2019-04-19 2023-11-07 Lumentum Operations Llc Methods for driving optical loads and driver circuits for optical loads
JP7046236B1 (ja) 2021-01-05 2022-04-01 聯嘉光電股▲ふん▼有限公司 電流が効果的に分散される高信頼性の垂直型発光ダイオード構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649642B1 (ko) * 2005-05-31 2006-11-27 삼성전기주식회사 Esd 보호 소자를 구비한 화합물 반도체 발광 소자 및 그제조 방법
KR20080082101A (ko) * 2007-03-07 2008-09-11 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586180A (en) 1978-12-23 1980-06-28 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photo device
JP3447527B2 (ja) 1996-09-09 2003-09-16 株式会社東芝 半導体発光素子およびその製造方法
TW365071B (en) * 1996-09-09 1999-07-21 Toshiba Corp Semiconductor light emitting diode and method for manufacturing the same
KR20020026619A (ko) * 2000-10-02 2002-04-12 추후제출 발광 화합물 반도체 장치 및 그 제조 방법
KR100495004B1 (ko) 2002-07-09 2005-06-10 엘지이노텍 주식회사 발광다이오드 및 그 제조방법
JP2007251221A (ja) 2003-02-07 2007-09-27 Sanyo Electric Co Ltd 半導体素子およびその製造方法
US7372077B2 (en) * 2003-02-07 2008-05-13 Sanyo Electric Co., Ltd. Semiconductor device
JP4299580B2 (ja) 2003-05-16 2009-07-22 住友化学株式会社 発光素子および発光装置
US7420218B2 (en) * 2004-03-18 2008-09-02 Matsushita Electric Industrial Co., Ltd. Nitride based LED with a p-type injection region
TWI271881B (en) 2004-10-01 2007-01-21 Epistar Corp Method of forming light emitting diode array
KR101203137B1 (ko) 2004-10-22 2012-11-20 학교법인 포항공과대학교 GaN계 화합물 반도체 발광 소자 및 그 제조 방법
US7964884B2 (en) * 2004-10-22 2011-06-21 Seoul Opto Device Co., Ltd. GaN compound semiconductor light emitting element and method of manufacturing the same
KR100631898B1 (ko) * 2005-01-19 2006-10-11 삼성전기주식회사 Esd보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법
KR101209026B1 (ko) 2006-01-20 2012-12-06 엘지이노텍 주식회사 수직형 발광 소자의 제조방법
JP4172515B2 (ja) 2006-10-18 2008-10-29 ソニー株式会社 発光素子の製造方法
KR101438811B1 (ko) * 2008-01-03 2014-09-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101428085B1 (ko) * 2008-07-24 2014-08-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649642B1 (ko) * 2005-05-31 2006-11-27 삼성전기주식회사 Esd 보호 소자를 구비한 화합물 반도체 발광 소자 및 그제조 방법
KR20080082101A (ko) * 2007-03-07 2008-09-11 서울옵토디바이스주식회사 반도체 발광 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20100046424A (ko) 2010-05-07
CN101728411A (zh) 2010-06-09
EP2180532A3 (en) 2011-07-20
EP2180532A2 (en) 2010-04-28
EP2180532B1 (en) 2017-06-21
US20100102355A1 (en) 2010-04-29
US7999282B2 (en) 2011-08-16
KR100999688B1 (ko) 2010-12-08

Similar Documents

Publication Publication Date Title
CN101728411B (zh) 半导体发光器件
CN102044611B (zh) 半导体发光器件及其制造方法
CN102044613B (zh) 半导体发光器件及其制造方法
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
KR101039999B1 (ko) 반도체 발광소자 및 그 제조방법
CN101740687B (zh) 半导体发光器件
KR101014013B1 (ko) 반도체 발광소자 및 그 제조방법
CN101728471B (zh) 半导体发光器件
US8669586B2 (en) Light emitting device, light emitting device package, and lighting system
US7859003B2 (en) Semiconductor light emitting device
US20110284823A1 (en) Semiconductor light emitting device
CN101807637A (zh) 半导体发光器件和包括其的发光器件封装
CN101740686B (zh) 半导体发光器件
US8269234B2 (en) Semiconductor light-emitting device
CN102124579B (zh) 半导体发光器件及其制造方法
CN101807641B (zh) 半导体发光器件
KR101500027B1 (ko) 반도체 발광소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210823

Address after: 168 Changsheng North Road, Taicang City, Suzhou City, Jiangsu Province

Patentee after: Suzhou Leyu Semiconductor Co.,Ltd.

Address before: Seoul, South Kerean

Patentee before: LG INNOTEK Co.,Ltd.