JP2007251221A - 半導体素子およびその製造方法 - Google Patents

Abstract

【課題】素子の動作を安定化することが可能な半導体素子を提供する。
【解決手段】この半導体素子は、少なくとも裏面の一部に転位の集中している領域８を有するｎ型ＧａＮ基板１と、ｎ型ＧａＮ基板１の表面上に形成された窒化物系半導体各層（２〜６）と、転位の集中している領域８上に形成された絶縁膜１２と、転位の集中している領域８以外のｎ型ＧａＮ基板１の裏面の領域に接触するように形成されたｎ側電極１３とを備えている。
【選択図】図１

Description

この発明は、半導体素子およびその製造方法に関し、特に、基板上に半導体素子層が形成された半導体素子およびその製造方法に関する。

従来、基板上に半導体素子層が形成された半導体素子として、発光ダイオード素子や半導体レーザ素子などが知られている（たとえば、特許文献１参照）。

上記特許文献１には、窒化物系半導体基板上に、複数の窒化物系半導体層が形成された窒化物系半導体レーザ素子が開示されている。具体的には、上記特許文献１に開示された窒化物系半導体レーザ素子では、ｎ型ＧａＮ基板上に、ｎ型窒化物系半導体層、窒化物系半導体からなる発光層、および、ｐ型窒化物系半導体層が順次形成されている。そして、ｐ型窒化物系半導体層には、電流通路部としてのリッジ部が形成されているとともに、リッジ部上には、ｐ側電極が形成されている。また、ｎ型ＧａＮ基板の裏面上には、ｎ側電極が形成されている。

上記のような基板の裏面上に電極を形成する半導体素子では、基板の裏面に転位が存在する場合、基板の裏面の転位の存在している領域に電流が流れることによりリーク電流が発生する。このため、上記特許文献１では、ｎ型ＧａＮ基板を横方向成長により作製することによって、ｎ型ＧａＮ基板に存在する転位を低減している。具体的な基板の作製方法としては、まず、サファイア基板上の所定部分にマスク層を形成した後、そのマスク層を選択成長マスクとして、サファイア基板上にｎ型ＧａＮ層を横方向成長させる。この際、ｎ型ＧａＮ層は、サファイア基板上のマスク層が形成されていない部分に選択的に縦方向に成長した後、徐々に横方向に成長する。このように、ｎ型ＧａＮ層が横方向に成長することにより転位が横方向へ曲げられるので、転位が縦方向に伝播されるのが抑制される。これにより、上面に達する転位が減少されたｎ型ＧａＮ層が形成される。この後、ｎ型ＧａＮ層下に位置するマスク層を含む領域（サファイア基板など）を除去することによって、転位が低減されたｎ型ＧａＮ基板が形成される。
特開平１１−２１４７９８号公報

しかしながら、上記特許文献１の方法では、縦方向に成長が進行するマスク層が形成されていない領域上では、転位の集中した領域が形成されるという不都合がある。このような転位の集中した領域を有するｎ型ＧａＮ層からｎ型ＧａＮ基板を作製した場合に、ｎ型ＧａＮ基板の裏面の転位の集中している領域に、ｎ側電極が形成されると、ｎ型ＧａＮ基板の裏面の転位の集中している領域に電流が流れることによりリーク電流が発生するという不都合が生じる。この場合、素子の定電流駆動時の光出力が不安定になるので、素子の動作を安定化するのが困難であるという問題点がある。

この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、素子の動作を安定化することが可能な半導体素子を提供することである。

この発明のもう１つの目的は、素子の動作を安定化することが可能な半導体素子の製造方法を提供することである。

上記目的を達成するために、この発明の第１の局面による半導体素子は、少なくとも裏面の一部に転位の集中している裏面領域を有する基板と、基板の表面上に形成された半導体素子層と、転位の集中している裏面領域上に形成された絶縁膜と、転位の集中している裏面領域以外の基板の裏面の領域に接触するように形成された裏面側電極とを備えている。

この第１の局面による半導体素子では、上記のように、基板の裏面上の転位の集中している領域に、絶縁膜を形成するとともに、基板の裏面の転位の集中している領域以外の領域に接触するように、裏面側電極を形成することによって、基板の裏面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

上記第１の局面による半導体素子において、好ましくは、半導体素子層は、少なくとも表面の一部に転位の集中している表面領域を有しており、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極をさらに備える。このように構成すれば、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子層の表面にも転位の集中している領域が存在する場合にも、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

この発明の第２の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域上に形成された絶縁膜と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。

この第２の局面による半導体素子では、上記のように、半導体素子層の表面上の転位の集中している領域に絶縁膜を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

この発明の第３の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域よりも内側の領域に形成された凹部と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。

この第３の局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域よりも内側の領域に、凹部を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層の表面の転位の集中している領域よりも内側の領域と、半導体素子層の表面の転位の集中している領域とが凹部により分断されるので、半導体素子層の表面の転位の集中している領域よりも内側の領域で発生した光が、半導体素子層の表面の転位の集中している領域で吸収されるのを抑制することができる。これにより、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。

この発明の第４の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有する半導体素子層と、転位の集中している表面領域に形成された高抵抗領域と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備えている。

この第４の局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域に、高抵抗領域を形成するとともに、半導体素子層の表面の転位の集中している領域以外の領域に接触するように、表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域は、高抵抗領域が形成されることにより電流が流れにくくなるので、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

上記第２〜４の局面による半導体素子において、好ましくは、基板は、少なくとも裏面の一部に転位の集中している裏面領域を有しており、転位の集中している裏面領域以外の基板の裏面の領域に接触するように形成された裏面側電極をさらに備える。このように構成すれば、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、基板の裏面にも転位の集中している領域が存在する場合にも、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

この場合、好ましくは、転位の集中している裏面領域上に形成された絶縁膜をさらに備える。このように構成すれば、基板の裏面の転位の集中している領域は、絶縁膜により露出しないように覆われるので、容易に、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。

上記第１〜４の局面による半導体素子において、基板は、窒化物系半導体基板を含んでいてもよい。このように構成すれば、窒化物系半導体基板にリーク電流が発生するのを抑制することができる。

この発明の第５の局面による半導体素子は、基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有するとともに、活性層を含む半導体素子層と、転位の集中している表面領域以外の半導体素子層の表面の領域に接触するように形成された表面側電極とを備え、転位の集中している表面領域の上面は、所定の厚み分除去されているとともに、活性層よりも下方に位置する。

この発明の第５の局面による半導体素子では、上記のように、半導体素子層の表面の転位の集中している領域の上面が活性層よりも下方に位置するように、半導体素子層の表面の転位の集中している領域を所定の厚み分除去することによって、活性層を挟むようにｐｎ接合領域が形成されている場合に、ｐｎ接合領域を介して形成された転位の集中している領域が除去されるので、転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

上記第５の局面による半導体素子において、好ましくは、活性層は、転位の集中している表面領域以外の半導体素子層の表面の領域に形成されている。このように構成すれば、活性層を挟むようにｐｎ接合領域が形成されている場合に、容易に、ｐｎ接合領域を介して転位の集中している領域が形成されることに起因するリーク電流の発生を抑制することができる。

上記第５の局面による半導体素子において、好ましくは、半導体素子層は、活性層下に形成された第１導電型の第１半導体層を含み、第１半導体層は、転位の集中している表面領域よりも内側に位置する第１の厚みを有する第１領域と、転位の集中している表面領域を有するとともに、第１の厚みよりも小さい第２の厚みを有する第２領域とを含み、活性層は、第１半導体層の第１領域の幅よりも小さい幅を有する。このように構成すれば、活性層を挟むようにｐｎ接合領域が形成されている場合に、ｐｎ接合領域が第１半導体層の第１領域よりも小さくなるので、ｐｎ接合容量を小さくすることができる。これにより、半導体素子の応答速度を高速化することができる。

この発明の第６の局面による半導体素子は、第１の厚みを有する第１領域と、少なくとも表面の一部に転位の集中している表面領域を有するとともに、第１の厚みよりも小さい第２の厚みを有する第２領域とを含む基板と、第２領域以外の基板の表面の第１領域上に形成された半導体素子層と、半導体素子層の表面に接触するように形成された表面側電極とを備えている。

この発明の第６の局面による半導体素子では、上記のように、基板の表面の転位の集中している領域を有する第２領域以外の第１領域上に半導体素子層を形成するとともに、半導体素子層の表面に接触するように表面側電極を形成することによって、半導体素子層には転位の集中している領域が形成されないので、転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域に流れる電流を低減することができるので、転位の集中している領域からの不必要な発光を低減できる。

上記第６の局面による半導体素子において、好ましくは、半導体素子層は、第１導電型の第１半導体層と、第１半導体層上に形成された活性層と、活性層上に形成された第２導電型の第２半導体層とを含む。このように構成すれば、活性層を介して形成される第１半導体層と第２半導体層とのｐｎ接合領域には転位の集中している領域が形成されないので、容易に、転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。

この場合、好ましくは、活性層は、第１半導体層の幅よりも小さい幅を有する。このように構成すれば、活性層を介して形成される第１半導体層と第２半導体層とのｐｎ接合領域が小さくなるので、第１半導体層と第２半導体層とによるｐｎ接合容量を小さくすることができる。これにより、半導体素子の応答速度を高速化することができる。

この発明の第７の局面による半導体素子は、少なくとも表面の一部に転位の集中している表面領域を有する基板と、転位の集中している表面領域よりも内側の基板の表面の領域上に形成され、転位の集中している表面領域の幅よりも小さい幅を有する第１選択成長マスクと、第１選択成長マスクが形成された領域以外の基板の表面の領域上に形成された半導体素子層と、第１選択成長マスクよりも内側に位置する半導体素子層の表面に接触するように形成された表面側電極とを備えている。

この発明の第７の局面による半導体素子では、上記のように、基板の表面上の転位の集中している領域よりも内側の領域に、転位の集中している領域の幅よりも小さい幅を有する第１選択成長マスクを形成することによって、基板の表面上に半導体素子層を成長させる際に、第１選択成長マスク上には半導体素子層が成長しないので、基板の表面上の転位の集中している領域よりも内側の領域に形成された半導体素子層と、基板の表面上の転位の集中している領域に形成された半導体素子層との間に凹部が形成される。このため、転位の集中している領域が形成された半導体素子層と、転位の集中している領域が形成されていない半導体素子層とを凹部により分断することができる。この場合、第１選択成長マスクよりも内側に位置する半導体素子層の表面に接触するように表面側電極を形成することによって、半導体素子層の表面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層の表面の転位の集中している領域よりも内側の領域と、半導体素子層の表面の転位の集中している領域とが凹部により分断されるので、半導体素子層の表面の転位の集中している領域よりも内側の領域で発生した光が、半導体素子層の表面の転位の集中している領域で吸収されるのを抑制することができる。これにより、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。また、第７の局面では、第１選択成長マスクの幅を小さくすることにより、第１選択成長マスクの表面全体に達する原料ガスの総量が少なくなるので、その分、第１選択成長マスクの表面から、第１選択成長マスクの近傍に位置する成長中の半導体素子層の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、第１選択成長マスクの近傍に位置する成長中の半導体素子層の表面に供給される原料ガスやその分解物の量の増加を低減できるので、第１選択成長マスクの近傍に位置する半導体素子層の厚みが大きくなるのを抑制することができる。その結果、半導体素子層の厚みが、第１選択成長マスクの近傍の位置と第１選択成長マスクから遠い位置とで不均一になるのを抑制することができる。

上記第７の局面による半導体素子において、好ましくは、第１選択成長マスクよりも外側の領域に、第１選択成長マスクから所定の間隔を隔てて形成された第２選択成長マスクをさらに備えている。このように構成すれば、たとえば、第２選択成長マスクを基板の表面上の転位の集中している領域に形成することにより、基板の表面上に半導体素子層を成長させる際に、第２選択成長マスク上には半導体素子層が成長しないので、半導体素子層に転位が形成されるのを抑制することができる。

この発明の第８の局面による半導体素子の製造方法は、少なくとも裏面の一部に転位の集中している裏面領域を有する基板の表面上に、半導体素子層を形成する工程と、基板の裏面に接触するように、裏面側電極を形成する工程と、半導体素子層および裏面側電極の形成後に、転位の集中している裏面領域を除去する工程とを備えている。

この第８の局面による半導体素子の製造方法では、上記のように、半導体素子層および裏面側電極の形成後に、転位の集中している領域を除去することによって、基板の裏面の転位の集中している領域に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、動作の安定した半導体素子を容易に製造することができる。また、半導体素子の一例として発光素子に適用する場合、半導体素子層で発生した光が、基板の裏面の転位の集中している領域で吸収されるのを容易に抑制することができる。これにより、容易に、転位の集中している領域で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。

上記第８の局面による半導体素子の製造方法において、好ましくは、転位の集中している裏面領域を除去する工程は、基板の裏面から半導体素子層の表面までを実質的に同じ幅で除去する工程を含む。このように構成すれば、基板の裏面から半導体素子層の表面まで延びる貫通転位を容易に除去することができる。

なお、上記第１〜第４の局面による半導体素子において、裏面側電極の側面を、基板の側面から内側に所定の間隔を隔てた位置に設けてもよい。このように構成すれば、たとえば、裏面側電極に半田を融着する場合に、基板上に形成された半導体素子層の側端面にまで半田が流れるのを抑制することができる。これにより、半導体素子の短絡不良の発生を抑制することができる。

また、上記第４の局面による半導体素子において、高抵抗領域は、不純物を導入することにより形成された不純物導入層を含んでもよい。このように構成すれば、容易に、半導体素子層の表面の転位の集中している領域に高抵抗領域を形成することができる。

また、上記第７の局面による半導体素子において、第２選択成長マスクは、転位の集中している表面領域上に形成してもよい。このように構成すれば、容易に、半導体素子層に転位が形成されるのを抑制することができる。

また、上記第８の局面による半導体素子の製造方法において、基板は、窒化物系半導体基板を含んでもよい。このように構成すれば、窒化物系半導体基板にリーク電流が発生するのを抑制することが可能な窒化物系半導体素子を容易に形成することができる。

以下、本発明の実施形態を図面に基づいて説明する。

（第１実施形態）
図１は、本発明の第１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２は、図１に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。まず、図１および図２を参照して、第１実施形態による窒化物系半導体レーザ素子の構造について説明する。

第１実施形態による窒化物系半導体レーザ素子では、図１に示すように、約１００μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたウルツ鉱型構造のｎ型ＧａＮ基板１の（０００１）面上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２が形成されている。ｎ型層２上には、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層３が形成されている。なお、ｎ型ＧａＮ基板１は、本発明の「基板」および「窒化物系半導体基板」の一例であり、ｎ型層２およびｎ型クラッド層３は、本発明の「半導体素子層」の一例である。

ｎ型クラッド層３上には、発光層４が形成されている。この発光層４は、図２に示すように、ｎ型キャリアブロック層４ａと、ｎ型光ガイド層４ｂと、多重量子井戸（ＭＱＷ）活性層４ｅと、ｐ型光ガイド層４ｆと、ｐ型キャップ層４ｇとから構成されている。ｎ型キャリアブロック層４ａは、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．１Ｇａ_０．９Ｎからなる。ｎ型光ガイド層４ｂは、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなる。また、ＭＱＷ活性層４ｅは、約２０ｎｍの厚みを有するアンドープＩｎ_０．０５Ｇａ_０．９５Ｎからなる４層の障壁層４ｃと、約３ｎｍの厚みを有するアンドープＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層４ｄとが交互に積層されている。また、ｐ型光ガイド層４ｆは、約１００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなる。ｐ型キャップ層４ｇは、約２０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．１Ｇａ_０．９Ｎからなる。なお、発光層４は、本発明の「半導体素子層」の一例である。

そして、図１に示すように、発光層４上には、凸部を有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層５が形成されている。このｐ型クラッド層５の凸部は、約１．５μｍの幅と約３００ｎｍの高さとを有する。また、ｐ型クラッド層５の凸部以外の平坦部は、約１００ｎｍの厚みを有する。そして、ｐ型クラッド層５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層６が形成されている。そして、ｐ型クラッド層５の凸部とｐ型コンタクト層６とによって、所定の方向に延びるストライプ状（細長状）のリッジ部７が構成される。なお、ｐ型クラッド層５およびｐ型コンタクト層６は、本発明の「半導体素子層」の一例である。

そして、リッジ部７を構成するｐ型コンタクト層６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極９が形成されている。なお、ｐ側オーミック電極９は、本発明の「表面側電極」の一例である。また、ｐ型クラッド層５の凸部以外の平坦部の表面上には、リッジ部７およびｐ側オーミック電極９の側面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１０が形成されている。絶縁膜１０の表面上には、ｐ側オーミック電極９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１１が形成されている。

ここで、ｎ型ＧａＮ基板１および窒化物系半導体各層（２〜５）の端部の近傍には、ｎ型ＧａＮ基板１の裏面からｐ型クラッド層５の平坦部の表面まで延びるとともに、約１０μｍの幅を有する転位の集中している領域８が、約４００μｍの周期でストライプ状（細長状）に形成されている。そして、第１実施形態では、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８を覆うように、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ_２膜からなる絶縁膜１２が形成されている。また、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するとともに、絶縁膜１２を覆うように、ｎ側電極１３が形成されている。このｎ側電極１３は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。なお、ｎ側電極１３は、本発明の「裏面側電極」の一例である。

第１実施形態では、上記のように、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８に、絶縁膜１２を形成するとともに、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するように、ｎ側電極１３を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８は、絶縁膜１２により露出しないように覆われるので、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域８に流れる電流を低減することができるので、転位の集中している領域８からの不必要な発光を低減できる。

図３〜図１２は、図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１〜図１２を参照して、第１実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図３〜図６を参照して、ｎ型ＧａＮ基板１の形成プロセスについて説明する。具体的には、図３に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：有機金属気相堆積）法を用いて、基板温度を約６００℃に保持した状態で、サファイア基板２１上に、約２０ｎｍの厚みを有するＡｌＧａＮ層２２を成長させる。その後、基板温度を約１１００℃に変えて、ＡｌＧａＮ層２２上に、約１μｍの厚みを有するＧａＮ層２３を成長させる。この際、ＧａＮ層２３の全領域に、縦方向に伝播された転位が、約５×１０^８ｃｍ^−２以上（たとえば、約５×１０^９ｃｍ^−２）の密度で形成される。

次に、図４に示すように、プラズマＣＶＤ法を用いて、ＧａＮ層２３上に、約１０μｍの間隔を隔てて、約３９０μｍの幅と約２００ｎｍの厚みとを有するＳｉＮまたはＳｉＯ_２からなるマスク層２４を、約４００μｍの周期でストライプ状（細長状）に形成する。

次に、図５に示すように、ＨＶＰＥ（Ｈａｌｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ：ハライド気相成長）法を用いて、基板温度を約１１００℃に保持した状態で、マスク層２４を選択成長マスクとして、ＧａＮ層２３上に、約１５０μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ層１ａを横方向成長させる。この際、ｎ型ＧａＮ層１ａは、マスク層２４が形成されていないＧａＮ層２３上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層２４が形成されていないＧａＮ層２３上に位置するｎ型ＧａＮ層１ａには、約５×１０^８ｃｍ^−２以上（たとえば、約５×１０^９ｃｍ^−２）の密度で縦方向に伝播された転位の集中している領域８が、約１０μｍの幅でストライプ状（細長状）に形成される。その一方、マスク層２４上に位置するｎ型ＧａＮ層１ａには、ｎ型ＧａＮ層１ａが横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくく、転位密度は、約５×１０^７ｃｍ^−２以下（たとえば、約１×１０^６ｃｍ^−２）である。この後、ｎ型ＧａＮ層１ａ下に位置するマスク層２４を含む領域（サファイア基板２１など）を除去する。このようにして、図６に示すように、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板１を形成する。

次に、図７に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板１上に、ｎ型層２、ｎ型クラッド層３、発光層４、ｐ型クラッド層５およびｐ型コンタクト層６を順次成長させる。

具体的には、基板温度を約１１００℃の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガスと、ＮＨ_３およびＴＭＧａからなる原料ガスと、ＳｉＨ_４からなるドーパントガスとを用いて、ｎ型ＧａＮ基板１上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２を成長させる。この後、原料ガスにＴＭＡｌをさらに加えて、ｎ型層２上に、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層３を成長させる。

続いて、図２に示したように、ｎ型クラッド層３（図７参照）上に、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．１Ｇａ_０．９Ｎからなるｎ型キャリアブロック層４ａを成長させる。

次に、基板温度を約８００℃の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガスと、ＮＨ_３およびＴＭＧａからなる原料ガスと、ＳｉＨ_４からなるドーパントガスとを用いて、ｎ型キャリアブロック層４ａ上に、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなるｎ型光ガイド層４ｂを成長させる。

この後、原料ガスにＴＭＩｎをさらに加えるとともに、ドーパントガスを用いないで、ｎ型光ガイド層４ｂ上に、約２０ｎｍの厚みを有するアンドープＩｎ_０．０５Ｇａ_０．９５Ｎからなる４層の障壁層４ｃと、約３ｎｍの厚みを有するアンドープＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層４ｄとを交互に成長させることによりＭＱＷ活性層４ｅを形成する。

そして、原料ガスをＮＨ_３およびＴＭＧａに変えるとともに、Ｃｐ_２Ｍｇからなるドーパントガスを用いて、ＭＱＷ活性層４ｅ上に、約１００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型光ガイド層４ｆを成長させる。この後、原料ガスにＴＭＡｌをさらに加えて、ｐ型光ガイド層４ｆ上に、約２０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．１Ｇａ_０．９Ｎからなるｐ型キャップ層４ｇを成長させる。これにより、ｎ型キャリアブロック層４ａ、ｎ型光ガイド層４ｂ、ＭＱＷ活性層４ｅ、ｐ型光ガイド層４ｆおよびｐ型キャップ層４ｇからなる発光層４が形成される。

次に、図７に示すように、基板温度を約１１００℃の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガスと、ＮＨ_３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、Ｃｐ_２Ｍｇからなるドーパントガスとを用いて、発光層４上に、約４００ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層５を成長させる。この後、原料ガスをＮＨ_３およびＴＭＧａに変えて、ｐ型クラッド層５上に、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層６を成長させる。

この際、ｎ型ＧａＮ基板１の転位が伝播することにより、ｎ型ＧａＮ基板１の裏面からｐ型コンタクト層６の上面まで延びる転位の集中している領域８が形成される。

この後、窒素ガス雰囲気中で、約８００℃の温度条件下でアニール処理する。

次に、図８に示すように、真空蒸着法を用いて、ｐ型コンタクト層６上の所定領域に、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極９を形成した後、ｐ側オーミック電極９上に、約２５０ｎｍの厚みを有するＮｉ層２５を形成する。この際、ｐ側オーミック電極９およびＮｉ層２５が、約１．５μｍの幅を有するストライプ状（細長状）になるように形成する。

次に、図９に示すように、Ｃｌ_２系ガスによるドライエッチングを用いて、Ｎｉ層２５をマスクとして、ｐ型コンタクト層６およびｐ型クラッド層５の上面から約３００ｎｍの厚み分をエッチングする。これにより、ｐ型クラッド層５の凸部とｐ型コンタクト層６とから構成されるとともに、所定の方向に延びるストライプ状（細長状）のリッジ部７が形成される。この後、Ｎｉ層２５を除去する。

次に、図１０に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜（図示せず）を形成した後、ｐ側オーミック電極９の上面上に位置するＳｉＮ膜を除去することによって、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜１０を形成する。

次に、図１１に示すように、真空蒸着法を用いて、絶縁膜１０の表面上に、ｐ側オーミック電極９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１１を形成する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨する。

次に、第１実施形態では、プラズマＣＶＤ法、ＳＯＧ（スピンオングラス）法（塗布法）、または、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上の全面に、約２５０ｎｍの厚みを有するＳｉＯ_２膜（図示せず）を形成する。その後、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８以外の領域に位置するＳｉＯ_２膜を除去することによって、図１２に示すように、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ_２膜からなる絶縁膜１２を形成する。これにより、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８が、絶縁膜１２により覆われる。

この後、図１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するとともに、絶縁膜１２を覆うように、ｎ側電極１３を形成する。なお、ｎ側電極１３を形成する際には、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とを形成する。最後に、素子のｐ側パッド電極１１が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第１実施形態による窒化物系半導体レーザ素子が形成される。

（第２実施形態）
図１３は、本発明の第２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図１３を参照して、この第２実施形態では、上記第１実施形態と異なり、ｎ型ＧａＮ基板１および窒化物系半導体各層（２〜５）の端部の所定領域が除去されている。このため、図１に示した第１実施形態のような転位の集中している領域８が存在しない。また、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の全面に接触するように、ｎ型ＧａＮ基板１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極３３が形成されている。なお、ｎ側電極３３は、本発明の「裏面側電極」の一例である。なお、第２実施形態のその他の構成は、上記第１実施形態と同様である。

図１４および図１５は、図１３に示した第２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図１３〜図１５を参照して、第２実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図３〜図１１に示した第１実施形態と同様の製造プロセスを用いて、ｐ側パッド電極１１までを形成した後、ｎ型ＧａＮ基板１の裏面を研磨する。この後、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の全面に接触するように、上記第１実施形態と同様の厚みおよび組成を有するｎ側電極３３を形成することによって、図１４に示す構造が得られる。

最後に、第２実施形態では、転位の集中している領域８を挟むように、素子のｐ側パッド電極１１が形成された側からスクライブライン４０を形成する。具体的には、隣接する素子間の中心線（図示せず）から約１０μｍの位置にスクライブラインを形成する。この後、図１５に示すように、そのスクライブライン４０（図１４参照）に沿って、ｎ型ＧａＮ基板１の裏面からｐ型クラッド層５の凸部以外の平坦部の表面まで延びる転位の集中している領域８が同じ幅で除去されるように、素子を各チップに劈開する。このようにして、図１３に示した第２実施形態による窒化物系半導体レーザ素子が形成される。

第２実施形態の製造プロセスでは、上記のように、ｎ型ＧａＮ基板１の裏面からｐ型クラッド層５の凸部以外の平坦部の表面まで延びる転位の集中している領域８が同じ幅で除去されるように、素子を各チップに劈開することによって、転位の集中している領域８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、動作の安定した窒化物系半導体レーザ素子を容易に製造することができる。

また、発光層４で発生した光が、転位の集中している領域８で吸収されるのを容易に抑制することができる。これにより、容易に、転位の集中している領域８で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。

（第３実施形態）
図１６は、本発明の第３実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。図１７は、図１６に示した第３実施形態による発光ダイオード素子の発光層の詳細を示した拡大断面図である。図１６および図１７を参照して、この第３実施形態では、上記第１実施形態と異なり、本発明を発光ダイオード素子に適用する場合の例について説明する。

すなわち、この第３実施形態では、図１６に示すように、ｎ型ＧａＮ基板１上に、約５μｍの厚みを有するＳｉがドープされたｎ型ＧａＮからなるｎ型クラッド層５２が形成されている。なお、ｎ型クラッド層５２は、本発明の「半導体素子層」の一例である。

ｎ型クラッド層５２上には、発光層５３が形成されている。この発光層５３は、図１７に示すように、約５ｎｍの厚みを有するアンドープＧａＮからなる６層の障壁層５３ａおよび約５ｎｍの厚みを有するアンドープＩｎ_０．３５Ｇａ_０．６５Ｎからなる５層の井戸層５３ｂが交互に積層されたＭＱＷ活性層５３ｃと、約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層５３ｄとによって構成されている。なお、発光層５３は、本発明の「半導体素子層」の一例である。

そして、図１６に示すように、発光層５３上には、約０．１５μｍの厚みを有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層５４が形成されている。ｐ型クラッド層５４上には、約０．３μｍの厚みを有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層５５が形成されている。なお、ｐ型クラッド層５４およびｐ型コンタクト層５５は、本発明の「半導体素子層」の一例である。

そして、ｎ型ＧａＮ基板１および窒化物系半導体各層（５２〜５５）の端部の近傍には、ｎ型ＧａＮ基板１の裏面からｐ型コンタクト層５５の上面まで延びる転位の集中している領域５６が形成されている。

ここで、第３実施形態による発光ダイオード素子では、ｐ型コンタクト層５５上の転位の集中している領域５６に、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ_２膜からなる絶縁膜５７が形成されている。また、ｐ型コンタクト層５５上には、ｐ型コンタクト層５５の上面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜５７を覆うように、ｐ側オーミック電極５８が形成されている。このｐ側オーミック電極５８は、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなる。なお、ｐ側オーミック電極５８は、本発明の「表面側電極」の一例である。そして、ｐ側オーミック電極５８上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極５９が形成されている。

また、第３実施形態では、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するように、ｎ側オーミック透明電極６０が形成されている。このｎ側オーミック透明電極６０は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とからなる。また、ｎ側オーミック透明電極６０の端面と素子の端面との間の距離Ｗは、約４０μｍである。なお、ｎ側透明電極６０は、本発明の「裏面側電極」の一例である。そして、ｎ側オーミック透明電極６０の裏面上の所定領域には、ｎ側オーミック透明電極６０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極６１が形成されている。

第３実施形態では、上記のように、ｐ型コンタクト層５５上の転位の集中している領域に、絶縁膜５７を形成するとともに、ｐ型コンタクト層５５の上面の転位の集中している領域５６以外の領域に接触するように、ｐ側オーミック電極５８を形成することによって、ｐ型コンタクト層５５の上面の転位の集中している領域５６は、絶縁膜５７により露出しないように覆われるので、ｐ型コンタクト層５５の上面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。また、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するように、ｎ側オーミック透明電極６０を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生も抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域５６に流れる電流を低減することができるので、転位の集中している領域５６からの不必要な発光を低減できる。

また、第３実施形態では、ｎ側オーミック透明電極６０の端面と素子の端面との間の距離Ｗを、約４０μｍにすることによって、ｎ側オーミック透明電極６０上に形成されたｎ側パッド電極６１に半田を融着する場合に、半田が素子の側面にまで流れるのを抑制することができる。これにより、素子の短絡不良の発生を抑制することができる。

図１８〜図２１は、図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図１６〜図２１を参照して、第３実施形態による発光ダイオード素子の製造プロセスについて説明する。

まず、図１８に示すように、ＭＯＣＶＤ法を用いて、ｎ型ＧａＮ基板１上に、ｎ型クラッド層５２、発光層５３、ｐ型クラッド層５４およびｐ型コンタクト層５５を順次成長させる。

具体的には、基板温度を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガス（Ｈ_２含有率：約５０％）と、ＮＨ_３およびＴＭＧａからなる原料ガスと、ＳｉＨ_４からなるドーパントガスとを用いて、ｎ型ＧａＮ基板１上に、約５μｍの厚みを有するＳｉがドープされたｎ型ＧａＮからなるｎ型クラッド層５２を、約３μｍ／ｈの成長速度で成長させる。

次に、図１７に示したように、基板温度を約７００℃〜約１０００℃（たとえば、約８５０℃）の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガス（Ｈ_２含有率：約１％〜約５％）と、ＮＨ_３、ＴＥＧａおよびＴＭＩｎからなる原料ガスとを用いて、ｎ型クラッド層５２（図１８参照）上に、約５ｎｍの厚みを有するアンドープＧａＮからなる６層の障壁層５３ａと、約５ｎｍの厚みを有するアンドープＩｎ_０．３５Ｇａ_０．６５Ｎからなる５層の井戸層５３ｂとを、約０．４ｎｍ／ｓの成長速度で交互に成長させることによりＭＱＷ活性層５３ｃを形成する。続いて、約１０ｎｍの厚みを有するアンドープＧａＮからなる保護層５３ｄを、約０．４ｎｍ／ｓの成長速度で成長させる。これにより、ＭＱＷ活性層５３ｃおよび保護層５３ｄからなる発光層５３が形成される。

次に、図１８に示すように、基板温度を約１０００℃〜約１２００℃（たとえば、約１１５０℃）の成長温度に保持した状態で、Ｈ_２およびＮ_２からなるキャリアガス（Ｈ_２含有率：約１％〜約３％）と、ＮＨ_３、ＴＭＧａおよびＴＭＡｌからなる原料ガスと、Ｃｐ_２Ｍｇからなるドーパントガスとを用いて、発光層５３上に、約０．１５μｍの厚みを有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層５４を、約３μｍ／ｈの成長速度で成長させる。続いて、原料ガスをＮＨ_３およびＴＭＧａに変えて、ｐ型クラッド層５４上に、約０．３μｍの厚みを有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層５５を、約３μｍ／ｈの成長速度で成長させる。

この際、ｎ型ＧａＮ基板１の転位が伝播することにより、ｎ型ＧａＮ基板１の裏面からｐ型コンタクト層５５の上面まで延びる転位の集中している領域５６が形成される。また、Ｈ_２およびＮ_２からなるキャリアガスのＨ_２の含有率を低くすることによって、窒素ガス雰囲気中でアニール処理することなく、Ｍｇドーパントを活性化させることができる。

次に、第３実施形態では、プラズマＣＶＤ法、ＳＯＧ法（塗布法）、または、電子ビーム蒸着法を用いて、ｐ型コンタクト層５５上の全面に、約２５０ｎｍの厚みを有するＳｉＯ_２膜（図示せず）を形成する。その後、ｐ型コンタクト層５５上の転位の集中している領域５６以外の領域に位置するＳｉＯ_２膜を除去することによって、図１９に示すように、約２５０ｎｍの厚みと約４０μｍの幅とを有する絶縁膜５７を形成する。これにより、ｐ型コンタクト層５５の上面の転位の集中している領域５６が、絶縁膜５７により覆われる。

次に、図２０に示すように、真空蒸着法を用いて、ｐ型コンタクト層５５上に、ｐ型コンタクト層５５の上面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜５７を覆うように、ｐ側オーミック電極５８を形成する。なお、ｐ側オーミック電極５８を形成する際には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とを形成する。次に、真空蒸着法を用いて、ｐ側オーミック電極５８上に、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極５９を形成する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨する。

次に、第３実施形態では、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上の全面に、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とからなる金属層（図示せず）を形成する。その後、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６以外の領域に位置する金属層を除去することによって、図２１に示すように、ｎ側オーミック透明電極６０を形成する。この際、ｎ側オーミック透明電極６０の端面と素子の端面との間の距離Ｗが、約４０μｍになるように金属層を除去する。

この後、図１６に示したように、真空蒸着法を用いて、ｎ側オーミック透明電極６０の裏面上の所定領域に、ｎ側オーミック透明電極６０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極６１を形成する。最後に、素子のｐ側パッド電極５９が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第３実施形態による発光ダイオード素子が形成される。

（第４実施形態）
図２２は、本発明の第４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２２を参照して、この第４実施形態では、上記第１実施形態と異なり、ｐ型クラッド層５の凸部以外の平坦部の表面上に、約０．４μｍの厚みを有するＧｅがドープされたｎ型Ａｌ_０．１２Ｇａ_０．８８Ｎからなるｎ型電流ブロック層８０が形成されている。

そして、この第４実施形態では、ｎ型ＧａＮ基板１および窒化物系半導体各層（２〜５、８０）の端部の近傍には、ｎ型ＧａＮ基板１の裏面からｎ型電流ブロック層８０の上面まで延びる転位の集中している領域８が形成されている。また、ｎ型電流ブロック層８０上には、リッジ部７を構成するｐ型コンタクト層６の上面に接触するように、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極７９が形成されている。また、ｐ側オーミック電極７９上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極８１が形成されている。なお、ｎ型電流ブロック層８０は、本発明の「半導体素子層」の一例であり、ｐ側オーミック電極７９は、本発明の「表面側電極」の一例である。

ここで、第４実施形態では、上記第１実施形態と同様、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８を覆うように、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＮ膜からなる絶縁膜１２が形成されている。また、ｎ型ＧａＮ基板１の裏面上には、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するとともに、絶縁膜１２を覆うように、ｎ側電極１３が形成されている。

なお、第４実施形態のその他の構成は、上記第１実施形態と同様である。

第４実施形態では、上記のように、電流ブロック層として、ｎ型Ａｌ_０．１２Ｇａ_０．８８Ｎからなるｎ型電流ブロック層８０が形成された窒化物系半導体レーザ素子においても、上記第１実施形態と同様の効果を得ることができる。すなわち、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域８に、絶縁膜１２を形成するとともに、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するように、ｎ側電極１３を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８は、絶縁膜１２により露出しないように覆われるので、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。ただし、第４実施形態では、ｎ型電流ブロック層８０の上面の転位が集中している領域８がｐ側オーミック電極７９と接触しているので、上記第１実施形態よりもリーク電流が発生しやすい。

図２３〜図２６は、図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図２２〜図２６を参照して、第４実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図３〜図７に示した第１実施形態と同様の製造プロセスを用いて、ｐ型コンタクト層６までを形成した後、窒素ガス雰囲気中でアニール処理する。次に、図２３に示すように、プラズマＣＶＤ法を用いて、ｐ型コンタクト層６上の所定領域に、約２００ｎｍの厚みを有するＳｉＮ層９１を形成した後、ＳｉＮ層９１上に、約２５０ｎｍの厚みを有するＮｉ層９２を形成する。この際、ＳｉＮ層９１およびＮｉ層９２が、約１．５μｍの幅を有するストライプ状（細長状）になるように形成する。

次に、図２４に示すように、Ｃｌ_２系ガスによるドライエッチングを用いて、Ｎｉ層９２をマスクとして、ｐ型コンタクト層６およびｐ型クラッド層５の上面から約３００ｎｍの厚み分をエッチングする。これにより、ｐ型クラッド層５の凸部とｐ型コンタクト層６とから構成されるとともに、所定の方向に延びるストライプ状（細長状）のリッジ部７が形成される。この後、Ｎｉ層９２を除去する。

次に、図２５に示すように、ＭＯＣＶＤ法を用いて、ＳｉＮ層９１を選択成長マスクとして、ｐ型クラッド層５の凸部以外の平坦部の表面上に、約０．４μｍの厚みを有するＧｅがドープされたｎ型Ａｌ_０．１２Ｇａ_０．８８Ｎからなるｎ型電流ブロック層８０を形成する。この際、ｐ型クラッド層５の凸部以外の平坦部の表面の転位が伝播するので、ｎ型ＧａＮ基板１の裏面からｎ型電流ブロック層８０の上面まで延びる転位の集中している領域８が形成される。この後、ＳｉＮ層９１を除去する。

次に、図２６に示すように、真空蒸着法を用いて、ｎ型電流ブロック層８０上に、リッジ部７を構成するｐ型コンタクト層６の上面に接触するように、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極７９を形成する。その後、ｐ側オーミック電極７９上に、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極８１を形成する。この後、ｎ型ＧａＮ基板１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板１の裏面を研磨する。

次に、図１２に示した第１実施形態と同様の製造プロセスを用いて、図２２に示したように、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８を覆うように、絶縁膜１２を形成する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域８以外の領域に接触するように、かつ、絶縁膜１２を覆うように、ｎ側電極１３を形成する。最後に、素子のｐ側パッド電極８１が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第４実施形態による窒化物系半導体レーザ素子が形成される。

（第５実施形態）
図２７は、本発明の第５実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。図２７を参照して、この第５実施形態では、上記第３実施形態と異なり、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６に、約２５０ｎｍの厚みと約４０μｍの幅とを有するＳｉＯ_２膜からなる絶縁膜１００が形成されている。

また、第５実施形態では、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜１００を覆うように、上記第３実施形態と同様の厚みおよび組成を有するｎ側オーミック透明電極１１０が形成されている。このｎ側オーミック透明電極１１０は、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とからなる。ｎ側オーミック透明電極１１０の裏面上の所定領域には、ｎ側オーミック透明電極１１０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極１１１が形成されている。なお、ｎ側オーミック透明電極１１０は、本発明の「裏面側電極」の一例である。なお、第５実施形態のその他の構成は、上記第３実施形態と同様である。

第５実施形態では、上記のように、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６に、絶縁膜１００を形成するとともに、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するように、ｎ側オーミック透明電極１１０を形成することによって、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６は、絶縁膜１００により露出しないように覆われるので、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。また、上記第３実施形態と同様、ｐ型コンタクト層５５の上面の転位の集中している領域５６は、絶縁膜５７により露出しないように覆われるので、ｐ型コンタクト層５５の上面の転位の集中している領域５６に電流が流れることに起因するリーク電流の発生も容易に抑制することができる。これらの結果、素子の定電流駆動時の光出力をより容易に安定化することができるので、より容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域５６に流れる電流を低減することができるので、転位の集中している領域５６からの不必要な発光を低減できる。

図２８は、図２７に示した第５実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図２７および図２８を参照して、第５実施形態による発光ダイオード素子の製造プロセスについて説明する。

まず、図１８〜図２０に示した第３実施形態と同様の製造プロセスを用いて、ｐ側パッド電極５９までを形成した後、ｎ型ＧａＮ基板１の裏面を研磨する。次に、第５実施形態では、プラズマＣＶＤ法、ＳＯＧ法（塗布法）、または、電子ビーム蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上の全面に、約２５０ｎｍの厚みを有するＳｉＯ_２膜（図示せず）を形成する。その後、ｎ型ＧａＮ基板１の裏面上の転位の集中している領域５６以外の領域に位置するＳｉＯ_２膜を除去することによって、図２８に示すように、約２５０μｍの厚みと約４０μｍの幅とを有するＳｉＯ_２膜からなる絶縁膜１００を形成する。これにより、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６が、絶縁膜１００により覆われる。次に、真空蒸着法を用いて、ｎ型ＧａＮ基板１の裏面上に、ｎ型ＧａＮ基板１の裏面の転位の集中している領域５６以外の領域に接触するとともに、絶縁膜１００を覆うように、ｎ側オーミック透明電極１１０を形成する。なお、ｎ側オーミック透明電極１１０を形成する際には、ｎ型ＧａＮ基板１の裏面に近い方から順に、約５ｎｍの厚みを有するＡｌ層と、約１５ｎｍの厚みを有するＰｔ層と、約４０ｎｍの厚みを有するＡｕ層とを形成する。

この後、図２７に示したように、真空蒸着法を用いて、ｎ側オーミック透明電極１１０の裏面上の所定領域に、ｎ側オーミック透明電極１１０の裏面に近い方から順に、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｎ側パッド電極１１１を形成する。最後に、素子のｐ側パッド電極５９が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第５実施形態による発光ダイオード素子が形成される。

（第６実施形態）
図２９は、本発明の第６実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図２９を参照して、この第６実施形態では、上記第１実施形態と異なり、ｐ型クラッド層５の凸部以外の平坦部の表面からｎ型クラッド層３中に達する深さを有するイオン注入層１２０が、転位の集中している領域８に設けられている。このイオン注入層１２０は、炭素（Ｃ）などの不純物をイオン注入することにより形成されているため、イオン注入層１２０が設けられた領域は、高抵抗領域となる。なお、イオン注入層１２０は、本発明の「高抵抗領域」の一例である。なお、第６実施形態のその他の構成は、上記第１実施形態と同様である。

第６実施形態では、上記のように、ｐ型クラッド層５の凸部以外の平坦部の表面からｎ型クラッド層３中に達する深さを有するイオン注入層１２０を、転位の集中している領域８に設けることによって、ｐ型クラッド層５の凸部以外の平坦部の表面の転位の集中している領域８は、イオン注入層１２０により電流が流れにくくなるので、ｐ型クラッド層５の凸部以外の平坦部の表面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。

なお、第６実施形態のその他の効果は、上記第１実施形態と同様である。

次に、第６実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、図９に示した第１実施形態の製造プロセスの後、絶縁膜１０を形成する前に、ｐ型クラッド層５の凸部以外の平坦部の表面の転位の集中している領域８に、炭素（Ｃ）を、約１５０ｋｅＶでイオン注入する。これにより、ｐ型クラッド層５の凸部以外の平坦部の表面からｎ型クラッド層３中に達するイオン注入深さ（厚み）を有するとともに、転位の集中している領域８に配置されるイオン注入層１２０を形成する。なお、イオン注入条件としては、ドーズ量を、約１×１０^１４ｃｍ^−２以上にするのが好ましい。

（第７実施形態）
図３０は、本発明の第７実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図３０を参照して、この第７実施形態では、上記第４実施形態の構造（図２２参照）において、ｎ型電流ブロック層８０の上面からｎ型クラッド層３の上面に達する深さを有する凹部１３０が、転位の集中している領域８よりも内側の領域（素子の両端部から約５０μｍ〜約１００μｍの範囲）に設けられている。また、ｎ型電流ブロック層８０上の凹部１３０よりも内側の領域には、ｐ型コンタクト層６の上面に接触するように、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１４９が形成されている。また、ｐ側オーミック電極１４９上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１５１が形成されている。なお、ｐ側オーミック電極１４９は、本発明の「表面側電極」の一例である。なお、第７実施形態のその他の構成は、上記第４実施形態と同様である。

第７実施形態では、上記のように、ｎ型電流ブロック層８０の上面からｎ型クラッド層３の上面に達する深さを有する凹部１３０を、転位の集中している領域８よりも内側の領域（両端部から約５０μｍ〜約１００μｍの範囲）に設けるとともに、ｎ型電流ブロック層８０上の凹部１３０よりも内側の領域に、ｐ型コンタクト層６の上面に接触するように、ｐ側オーミック電極１４９を形成することによって、ｎ型電流ブロック層８０の上面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、半導体素子の動作を安定化することができる。また、発光層４、ｐ型クラッド層５およびｎ型電流ブロック層８０の転位の集中している領域８よりも内側の領域と集中している領域８とが凹部１３０により分断されるので、転位の集中している領域８よりも内側の発光層４で発生した光が、転位の集中している領域８で吸収されるのを抑制することができる。これにより、転位の集中している領域８で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。

なお、第７実施形態のその他の効果は、上記第１実施形態と同様である。

次に、第７実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、図２５に示した第４実施形態の製造プロセスにおいて、ｎ型電流ブロック層８０を形成した後に、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ：反応性イオンエッチング）法を用いて、転位の集中している領域８よりも内側の領域に、ｎ型電流ブロック層８０の上面からｎ型クラッド層３の上面に達する深さを有する凹部１３０を形成する。そして、真空蒸着法を用いて、凹部１３０の内面上を含む全面に、ｐ側オーミック電極１４９およびｐ側パッド電極１５１を構成する金属層（図示せず）を形成する。この後、ｎ型電流ブロック層８０上の転位の集中している領域８および凹部１３０の内面上に位置する金属層を除去する。これにより、ｎ型電流ブロック層８０上の凹部１３０よりも内側の領域に、ｐ型コンタクト層６の上面と接触するように、ｐ側オーミック電極１４９を形成するとともに、ｐ側オーミック電極１４９上に、ｐ側パッド電極１５１を形成する。

図３１は、図３０に示した第７実施形態の第１変形例による窒化物系半導体レーザ素子の構造を示した断面図である。図３１を参照して、この第７実施形態の第１変形例による窒化物系半導体レーザ素子では、転位の集中している領域８よりも内側の領域に設けられている凹部１６０の深さが、ｎ型電流ブロック層８０の上面からｎ型クラッド層３中に達している。このように構成しても、上記第７実施形態と同様の効果が得られる。

図３２は、図３０に示した第７実施形態の第２変形例による窒化物系半導体レーザ素子の構造を示した断面図である。図３２を参照して、この第７実施形態の第２変形例による窒化物系半導体レーザ素子では、ｎ型電流ブロック層８０の上面上の転位の集中している領域８および凹部１３０を埋め込むように、絶縁膜１７０が形成されている。また、ｎ型電流ブロック層８０、絶縁膜１７０およびｐ型コンタクト層６上の全面には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極１７９が形成されている。また、ｐ側オーミック電極１７９上には、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極１８１が形成されている。このように構成しても、上記第７実施形態と同様の効果が得られる。

（第８実施形態）
図３３は、本発明の第８実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図３３を参照して、この第８実施形態では、上記第４実施形態の構造（図２２参照）において、ｎ型電流ブロック層８０の上面から約０．２μｍの深さを有するイオン注入層１９０が、転位の集中している領域８に設けられている。このイオン注入層１９０は、炭素（Ｃ）などの不純物をイオン注入することにより形成されているため、イオン注入層１９０が設けられた領域は、高抵抗領域となる。なお、イオン注入層１９０は、本発明の「高抵抗領域」の一例である。なお、第８実施形態のその他の構成は、上記第４実施形態と同様である。

第８実施形態では、上記のように、ｎ型電流ブロック層８０の上面から約０．２μｍの深さを有するイオン注入層１９０を、転位の集中している領域８に設けることによって、ｎ型電流ブロック層８０の上面の転位の集中している領域８は、イオン注入層１９０により電流が流れにくくなるので、ｎ型電流ブロック層８０の上面の転位の集中している領域８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。

なお、第８実施形態のその他の効果は、上記第１実施形態と同様である。

次に、第８実施形態による窒化物系半導体レーザ素子の製造プロセスとしては、上記第４実施形態の製造プロセスにおいて、ｐ側オーミック電極７９を形成する工程（図２６参照）の前に、ｎ型電流ブロック層８０の上面の転位の集中している領域８に、炭素（Ｃ）を、約４０ｋｅＶでイオン注入する。これにより、図３３に示すように、ｎ型電流ブロック層８０の上面から約０．２μｍのイオン注入深さ（厚み）を有するとともに、転位の集中している領域８に配置されるイオン注入層１９０を形成する。なお、イオン注入条件としては、ドーズ量を、約１×１０^１４ｃｍ^−２以上にするのが好ましい。

（第９実施形態）
図３４は、本発明の第９実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。この第９実施形態では、上記第１〜第８実施形態と異なり、サファイア基板を含む窒化物系半導体層を、窒化物系半導体レーザ素子の基板として用いる場合の例について説明する。

すなわち、この第９実施形態では、図３４に示すように、サファイア基板２０１ａ上に、約２０ｎｍの厚みを有するＡｌＧａＮ層２０１ｂが形成されている。ＡｌＧａＮ層２０１ｂ上には、約１μｍの厚みを有するＧａＮ層２０１ｃが形成されている。このＧａＮ層２０１ｃの全領域には、縦方向に伝播された転位が形成されている。そして、ＧａＮ層２０１ｃ上の所定領域には、約２００ｎｍの厚みを有するＳｉＮまたはＳｉＯ_２からなるマスク層２０１ｄが形成されている。このマスク層２０１ｄは、後述する製造プロセスにおいて、選択成長マスクとして機能する。また、ＧａＮ層２０１ｃ上には、マスク層２０１ｄを覆うように、約５μｍの厚みを有するアンドープのＧａＮ層２０１ｅが形成されている。そして、この第９実施形態による窒化物系半導体レーザ素子の基板２０１は、サファイア基板２０１ａと、ＡｌＧａＮ層２０１ｂと、ＧａＮ層２０１ｃと、マスク層２０１ｄと、ＧａＮ層２０１ｅとによって構成される。なお、基板２０１のＧａＮ層２０１ｅは、本発明の「窒化物系半導体基板」の一例である。

基板２０１上には、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２０２が形成されている。ｎ型層２０２上には、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層２０３が形成されている。ｎ型クラッド層２０３上には、図２に示した第１実施形態の発光層４と同様の構成を有する発光層２０４が形成されている。なお、ｎ型層２０２、ｎ型クラッド層２０３および発光層２０４は、本発明の「半導体素子層」の一例である。

発光層２０４上には、凸部を有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層２０５が形成されている。このｐ型クラッド層２０５の凸部は、約１．５μｍの幅と約３００ｎｍの高さとを有する。また、ｐ型クラッド層２０５の凸部以外の平坦部は、約１００ｎｍの厚みを有する。そして、ｐ型クラッド層２０５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層２０６が形成されている。そして、ｐ型クラッド層２０５の凸部とｐ型コンタクト層２０６とによって、所定の方向に延びるストライプ状（細長状）のリッジ部２０７が構成される。なお、ｐ型クラッド層２０５およびｐ型コンタクト層２０６は、本発明の「半導体素子層」の一例である。

また、ｐ型クラッド層２０５の凸部以外の平坦部からｎ型層２０２までの所定領域が除去されることにより、ｎ型クラッド層２０２の表面の一部が露出されている。そして、基板２０１を構成するＧａＮ層２０１ｅおよび窒化物系半導体各層（２０２〜２０５）の一方の端部の近傍には、ＧａＮ層２０１ｃのＡｌＧａＮ層２０１ｂ側の界面からｐ型クラッド層２０５の凸部以外の平坦部の表面まで延びる転位の集中している領域２０８が形成されている。また、基板２０１を構成するＧａＮ層２０１ｅおよびｎ型層２０２の他方の端部の近傍にも、ＧａＮ層２０１ｃのＡｌＧａＮ層２０１ｂ側の界面からｎ型層２０２の露出された表面まで延びる転位の集中している領域２０８が形成されている。

そして、リッジ部２０７を構成するｐ型コンタクト層２０６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極２０９が形成されている。なお、ｐ側オーミック電極２０９は、本発明の「表面側電極」の一例である。

ここで、第９実施形態では、ｐ側オーミック電極２０９の上面と、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の所定領域とが露出されるように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜２１０が形成されている。すなわち、ｐ側およびｎ側の転位の集中している領域２０８の表面は、絶縁膜２１０により覆われている。

そして、ｐ型クラッド層２０５の凸部以外の平坦部の表面上に位置する絶縁膜２１０の表面上には、ｐ側オーミック電極２０９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２１１が形成されている。

また、第９実施形態では、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の領域に接触するように、ｎ側電極２１２が形成されている。このｎ側電極２１２は、下層から上層に向かって、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなる。なお、ｎ側電極２１２は、本発明の「表面側電極」の一例である。

第９実施形態では、上記のように、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の所定領域が露出されるように絶縁膜２１０を形成するとともに、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の領域に接触するように、ｎ側電極２１２を形成することによって、ｎ型層２０２の露出された表面の転位の集中している領域２０８は、絶縁膜２１０により露出しないように覆われるので、ｎ型層２０２の露出された表面の転位の集中している領域２０８に電流が流れることに起因するリーク電流の発生を容易に抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、半導体素子の動作を安定化することができる。また、転位の集中している領域２０８に電流が流れることに起因する不必要な発光を抑制することができる。

図３５〜図３８は、図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図３４〜図３８を参照して、第９実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図３５を参照して、基板２０１の形成プロセスについて説明する。具体的には、図３５に示すように、ＭＯＣＶＤ法を用いて、基板温度を約６００℃に保持した状態で、サファイア基板２０１ａ上に、約２０ｎｍの厚みを有するＡｌＧａＮ層２０１ｂを成長させる。その後、基板温度を約１１００℃に変えて、ＡｌＧａＮ層２０１ｂ上に、約１μｍの厚みを有するＧａＮ層２０１ｃを成長させる。この際、ＧａＮ層２０１ｃの全領域に、縦方向に伝播された転位が形成される。次に、プラズマＣＶＤ法を用いて、ＧａＮ層２０１ｃ上に所定の間隔を隔てて、約２００ｎｍの厚みを有するＳｉＮまたはＳｉＯ_２からなるマスク層２０１ｄを形成する。

次に、ＨＶＰＥ法を用いて、基板温度を約１１００℃に保持した状態で、マスク層２０１ｄを選択成長マスクとして、ＧａＮ層２０１ｃ上に、約５μｍの厚みを有するアンドープのＧａＮ層２０１ｅを横方向成長させる。この際、ＧａＮ層２０１ｅは、マスク層２０１ｄが形成されていないＧａＮ層２０１ｃ上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、マスク層２０１ｄが形成されていないＧａＮ層２０１ｃ上に位置するＧａＮ層２０１ｅには、縦方向に伝播された転位の集中する領域２０８が形成される。その一方、マスク層２０１ｄ上に位置するＧａＮ層２０１ｅには、ＧａＮ層２０１ｅが横方向に成長することにより転位が横方向へ曲げられるので、縦方向に伝播された転位が形成されにくい。そして、サファイア基板２０１ａと、ＡｌＧａＮ層２０１ｂと、ＧａＮ層２０１ｃと、マスク層２０１ｄと、ＧａＮ層２０１ｅとによって、基板２０１が構成される。

次に、図３６に示すように、ＭＯＣＶＤ法を用いて、基板２０１上に、ｎ型層２０２、ｎ型クラッド層２０３、発光層２０４、ｐ型クラッド層２０５およびｐ型コンタクト層２０６を順次成長させる。そして、ｐ型コンタクト層２０６上の所定領域に、ストライプ状（細長状）のｐ側オーミック電極２０９を形成する。その後、ｐ型コンタクト層２０６およびｐ型クラッド層２０５の上面から約３００ｎｍの厚み分をエッチングすることによって、ｐ型クラッド層２０５の凸部とｐ型コンタクト層２０６とから構成されるとともに、所定の方向に延びるストライプ状（細長状）のリッジ部２０７を形成する。

次に、図３７に示すように、ｐ型クラッド層２０５の凸部以外の平坦部の表面からｎ型層２０２までの所定領域をエッチングすることにより、ｎ型層２０２の表面の一部を露出させる。

次に、プラズマＣＶＤ法を用いて、全面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜（図示せず）を形成する。その後、ｐ側オーミック電極２０９上に位置するＳｉＮ膜と、ｎ型層２０２の露出された表面上の転位の集中している領域２０８以外の所定領域に位置するＳｉＮ膜とを除去することによって、図３８に示すように、絶縁膜２１０を形成する。

次に、図３４に示したように、真空蒸着法を用いて、ｐ型クラッド層２０５の凸部以外の平坦部の表面上に位置する絶縁膜２１０の表面上に、ｐ側オーミック電極２０９の上面に接触するように、ｐ側パッド電極２１１を形成する。この後、第９実施形態では、ｎ型層２０２の露出された表面上に位置する絶縁膜２１０上の所定領域に、ｎ型層２０２の露出された表面の転位の集中している領域２０８以外の領域に接触するように、ｎ側電極２１２を形成する。最後に、素子のｐ側パッド電極２１１が形成された側からスクライブライン（図示せず）を形成した後、そのスクライブラインに沿って素子を各チップに劈開することによって、第９実施形態による窒化物系半導体レーザ素子が形成される。

（第１０実施形態）
図３９は、本発明の第１０実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図３９を参照して、この第１０実施形態では、上記第１〜第９実施形態と異なり、基板としてｎ型ＧａＮ基板を用いるとともに、ｎ型クラッド層の転位の集中している領域の厚みを、ｎ型クラッド層の転位の集中している領域以外の領域の厚みよりも小さくする場合について説明する。

この第１０実施形態による窒化物系半導体レーザ素子では、図３９に示すように、約１００μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板２２１上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層２２２が形成されている。なお、ｎ型ＧａＮ基板２２１は、ウルツ鉱型構造を有するとともに、（０００１）面の表面を有する。ｎ型層２２２上には、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｎ型クラッド層２２３が形成されている。また、ｎ型ＧａＮ基板２２１、ｎ型層２２２およびｎ型クラッド層２２３の端部の近傍には、ｎ型ＧａＮ基板２２１の裏面からｎ型クラッド層２２３の表面にまで延びるとともに、約１０μｍの幅を有する転位の集中している領域２２８が、約４００μｍの周期でストライプ状（細長状）に形成されている。なお、ｎ型ＧａＮ基板２２１は、本発明の「基板」の一例であり、ｎ型層２２２およびｎ型クラッド層２２３は、本発明の「半導体素子層」および「第１半導体層」の一例である。

ここで、第１０実施形態では、ｎ型クラッド層２２３の転位の集中している領域２２８の厚みが、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の厚みよりも小さくなるように、ｎ型クラッド層２２３の上面から所定の深さまでが除去されている。また、ｎ型クラッド層２２３上の転位の集中している領域２２８以外の領域には、ＭＱＷ活性層を有する発光層２２４が形成されている。この発光層２２４は、図２に示した第１実施形態の発光層４と同様の厚みおよび組成を有する窒化物系半導体各層からなるとともに、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の幅よりも小さい幅（約７．５μｍ）を有する。なお、発光層２２４は、本発明の「半導体素子層」の一例である。

発光層２２４上には、凸部を有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなるｐ型クラッド層２２５が形成されている。このｐ型クラッド層２２５の凸部は、約１．５μｍの幅を有するとともに、平坦部の上面から約３００ｎｍの突出高さを有する。また、ｐ型クラッド層２２５の平坦部は、約１００ｎｍの厚みを有する。そして、ｐ型クラッド層２２５の凸部上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層２２６が形成されている。そして、ｐ型クラッド層２２５の凸部とｐ型コンタクト層２２６とによって、所定の方向に延びるストライプ状（細長状）のリッジ部２２７が構成される。なお、ｐ型クラッド層２２５およびｐ型コンタクト層２２６は、本発明の「半導体素子層」および「第２半導体層」の一例である。

そして、リッジ部２２７を構成するｐ型コンタクト層２２６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とからなるｐ側オーミック電極２２９が形成されている。なお、ｐ側オーミック電極２２９は、本発明の「表面側電極」の一例である。また、ｎ型クラッド層２２３の除去されて露出した表面およびｐ側オーミック電極２２９の上面以外の領域上には、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜２３０が形成されている。絶縁膜２３０の表面上には、ｐ側オーミック電極２２９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２３１が形成されている。また、ｎ型ＧａＮ基板２２１の裏面上には、ｎ型ＧａＮ基板２２１の裏面の全面に接触するように、ｎ型ＧａＮ基板２２１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極２３２が形成されている。

第１０実施形態では、上記のように、ｎ型クラッド層２２３の転位の集中している領域２２８の厚みを、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の厚みよりも小さくするとともに、ｎ型クラッド層２２３上の転位の集中している領域２２８以外の領域に、発光層２２４を形成することによって、発光層２２４を介して形成されるｎ型クラッド層２２３とｐ型クラッド層２２５とのｐｎ接合領域には転位の集中している領域２２８が形成されないので、転位の集中している領域２２８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を容易に安定化することができるので、容易に、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域２２８に流れる電流を低減することができるので、転位の集中している領域２２８からの不必要な発光を低減することができる。

また、第１０実施形態では、発光層２２４の幅を、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の幅よりも小さくすることによって、発光層２２４を介して形成されるｎ型クラッド層２２３とｐ型クラッド層２２５とのｐｎ接合領域が小さくなるので、ｎ型クラッド層２２３とｐ型クラッド層２２５とによるｐｎ接合容量を小さくすることができる。これにより、窒化物系半導体レーザ素子の応答速度を高速化することができる。

図４０〜図４５は、図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図３９〜図４５を参照して、第１０実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図４０に示すように、図３〜図９に示した第１実施形態と同様の製造プロセスを用いて、ｐ型クラッド層２２５の凸部とｐ型コンタクト層２２６とによって構成されるリッジ部２２７およびｐ側オーミック電極２２９までを形成する。この後、ｐ型クラッド層２２５の平坦部上の転位の集中している領域２２８以外の所定領域に、ｐ側オーミック電極２２９およびリッジ部２２７の表面を覆うように、レジスト２４１を形成する。

次に、図４１に示すように、レジスト２４１をマスクとして、ｐ型クラッド層２２５の平坦部の上面から発光層２２４までをエッチングする。これにより、ｐ型クラッド層２２５および発光層２２４の転位の集中している領域２２８を除去するとともに、ｐ型クラッド層２２５および発光層２２４の幅を、ｎ型クラッド層２２３の転位の集中している領域２２８以外の領域の幅よりも小さくする。この後、レジスト２４１を除去する。

次に、図４２に示すように、プラズマＣＶＤ法を用いて、全面を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜（図示せず）を形成した後、ｐ側オーミック電極２２９の上面上に位置するＳｉＮ膜を除去することによって、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜２３０を形成する。

次に、図４３に示すように、真空蒸着法を用いて、絶縁膜２３０の表面上の所定領域に、ｐ側オーミック電極２２９の上面に接触するように、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とからなるｐ側パッド電極２３１を形成する。そして、ｎ型ＧａＮ基板２２１の厚みが約１００μｍになるように、ｎ型ＧａＮ基板２２１の裏面を研磨する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板２２１の裏面上に、ｎ型ＧａＮ基板２２１の裏面の全面に接触するように、ｎ型ＧａＮ基板２２１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とからなるｎ側電極２３２を形成する。

次に、図４４に示すように、塩素によるＲＩＥ法を用いて、隣接する素子の境界領域におけるｐ側パッド電極２３１の表面から、絶縁膜２３０およびｎ型クラッド層２２３の所定の深さまでの転位の集中している領域２２８を除去する。これにより、素子の転位の集中している領域２２８に、転位の集中している領域２２８の幅よりも大きい幅Ｗ２（たとえば、約６０μｍ）を有する溝部２３３を形成する。

次に、図４５に示すように、ダイヤモンドポイントを用いて、溝部２３３の底部の中央部に、スクライブライン２３４を形成する。この後、そのスクライブライン２３４に沿って、素子を各チップに分離する。このようにして、図３９に示した第１０実施形態による窒化物系半導体レーザ素子が形成される。

（第１１実施形態）
図４６は、本発明の第１１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図４６を参照して、この第１１実施形態では、上記第１０実施形態と異なり、発光層２２４ａがｎ型クラッド層２２３ａと同じ幅を有する。また、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８の厚みが、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８以外の領域の厚みよりも小さくなるように、ｎ型ＧａＮ基板２２１ａの上面から所定の深さまでが除去されている。そして、ｎ型ＧａＮ基板２２１ａ上の転位の集中している領域２２８以外の領域に、ｎ型層２２２ａ、ｎ型クラッド層２２３ａ、発光層２２４ａ、ｐ型クラッド層２２５ａおよびｐ型コンタクト層２２６ａが順次形成されている。

また、ｐ型クラッド層２２５ａの平坦部上、リッジ部２２７ａおよびｐ側オーミック電極２２９ａの側面上には、絶縁膜２６０が形成されている。絶縁膜２６０の表面上には、ｐ側オーミック電極２２９ａの上面に接触するように、ｐ側パッド電極２６１が形成されている。なお、ｎ型ＧａＮ基板２２１ａ、ｎ型層２２２ａ、ｎ型クラッド層２２３ａ、発光層２２４ａ、ｐ型クラッド層２２５ａ、ｐ型コンタクト層２２６ａおよびｐ側オーミック電極２２９ａは、それぞれ、上記第１０実施形態のｎ型ＧａＮ基板２２１、ｎ型層２２２、ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５、ｐ型コンタクト層２２６およびｐ側オーミック電極２２９と同様の厚みおよび組成を有する。また、絶縁膜２６０およびｐ側パッド電極２６１は、それぞれ、上記第１０実施形態の絶縁膜２３０およびｐ側パッド電極２３１と同様の厚みおよび組成を有する。

なお、第１１実施形態のその他の構成は、上記第１０実施形態と同様である。

第１１実施形態では、上記のように、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８の厚みを、ｎ型ＧａＮ基板２２１ａの転位の集中している領域２２８以外の領域の厚みよりも小さくするとともに、ｎ型ＧａＮ基板２２１ａ上の転位の集中している領域２２８以外の領域に、ｎ型層２２２ａ、ｎ型クラッド層２２３ａ、発光層２２４ａ、ｐ型クラッド層２２５ａおよびｐ型コンタクト層２２６ａを順次形成することによって、発光層２２４ａを介して形成されるｎ型クラッド層２２３ａとｐ型クラッド層２２５ａとのｐｎ接合領域には転位の集中している領域２２８が形成されないので、上記第１０実施形態と同様、容易に窒化物系半導体レーザ素子の動作を安定化することができるとともに、転位の集中している領域２２８からの不必要な発光を低減できる。

図４７および図４８は、図４６に示した第１１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４６〜図４８を参照して、第１１実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図４７に示すように、図３〜図１１に示した第１実施形態と同様の製造プロセスを用いて、ｐ側パッド電極２６１までを形成するとともに、ｎ型ＧａＮ基板２２１ａの裏面を研磨する。この後、真空蒸着法を用いて、ｎ型ＧａＮ基板２２１ａの裏面上に、ｎ型ＧａＮ基板２２１ａの裏面の全面に接触するように、ｎ側電極２３２を形成する。

次に、図４８に示すように、隣接する素子の境界領域に、ＹＡＧレーザ（基本波長：１．０６μｍ）の第３高調波（３５５nm）を照射することによって、ｐ側パッド電極２６１の表面から、絶縁膜２６０を含むｎ型ＧａＮ基板２２１ａ、ｐ型クラッド層２２５ａ、発光層２２４ａ、ｎ型クラッド層２２３ａおよびｎ型層２２２ａの所定の深さまでの転位の集中している領域２２８を部分的に除去する。この際の照射条件としては、パルス周波数を約１０ｋＨｚに設定するとともに、走査スピードを約０．７５ｍｍ／ｓｅｃに設定する。これにより、素子の転位の集中している領域２２８に、転位の集中している領域２２８の幅よりも大きい幅Ｗ３（たとえば、約１００μｍ）を有する溝部２６３を形成する。この後、その溝部２６３に沿って、素子を各チップに分離する。このようにして、図４６に示した第１１実施形態による窒化物系半導体レーザ素子が形成される。

第１１実施形態の製造プロセスでは、上記のように、ＹＡＧレーザを用いて素子を各チップに分離するための溝部２６３を形成することによって、溝部２６３の幅Ｗ３を転位の集中している領域２２８の幅よりも大きくすることができるので、容易に、転位の集中している領域２２８を除去することができる。これにより、素子を各チップに分離するための溝部２６３を形成する工程に加えて、転位の集中している領域２２８を除去する工程を増やす必要がない。その結果、製造工程を簡略化することができる。

（第１２実施形態）
図４９は、本発明の第１２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図４９を参照して、この第１２実施形態では、上記第１０実施形態と異なり、ｎ型ＧａＮ基板２２１ｂの転位の集中している領域２２８の厚みが、ｎ型ＧａＮ基板２２１ｂの転位の集中している領域２２８以外の領域の厚みよりも小さくなるように、ｎ型ＧａＮ基板２２１ｂの上面から所定の深さまでが除去されている。そして、ｎ型ＧａＮ基板２２１ｂ上の転位の集中している領域２２８以外の領域に、ｎ型層２２２ｂ、ｎ型クラッド層２２３ｂ、発光層２２４、ｐ型クラッド層２２５およびｐ型コンタクト層２２６が順次形成されている。なお、ｎ型ＧａＮ基板２２１ｂ、ｎ型層２２２ｂおよびｎ型クラッド層２２３ｂは、それぞれ、上記第１０実施形態のｎ型ＧａＮ基板２２１、ｎ型層２２２およびｎ型クラッド層２２３と同様の厚みおよび組成を有する。ここで、発光層２２４およびｐ型クラッド層２２５の平坦部は、ｎ型クラッド層２２３ｂの幅よりも小さい幅（約４．５μｍ）を有する。

なお、第１２実施形態のその他の構成は、上記第１０実施形態と同様である。

第１２実施形態では、上記のように構成することによって、転位の集中している領域２２８に電流が流れることに起因するリーク電流の発生を抑制することができるなどの上記第１０実施形態と同様の効果を得ることができる。

図５０は、図４９に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。次に、図４９および図５０を参照して、第１２実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図４０〜図４３に示した第１０実施形態と同様の製造プロセスを用いて、ｎ側電極２３２までを形成する。

次に、図５０に示すように、ダイシングを用いて、窒化物系半導体レーザ素子と隣接する素子との境界領域において、ｐ側パッド電極２３１の表面から、絶縁膜２３０を含むｎ型ＧａＮ基板２２１ｂ、ｎ型クラッド層２２３ｂおよびｎ型層２２２ｂの所定の深さまでの転位の集中している領域２２８を部分的に除去する。これにより、素子の転位の集中している領域２２８に、転位の集中している領域２２８の幅よりも大きい幅Ｗ４（たとえば、約６０μｍ）を有する溝部２７３を形成する。この後、その溝部２７３に沿って、素子を各チップに分離する。このようにして、図４９に示した第１２実施形態による窒化物系半導体レーザ素子が形成される。

第１２実施形態の製造プロセスでは、上記のように、ダイシングを用いて素子を各チップに分離するための溝部２７３を形成することによって、溝部２７３の幅Ｗ４を転位の集中している領域２２８の幅よりも大きくすることができるので、上記第１１実施形態の製造プロセスと同様、容易に、転位の集中している領域２２８を除去することができる。その結果、製造工程を簡略化することができる。

（第１３実施形態）
図５１は、本発明の第１３実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図５１を参照して、この第１３実施形態では、上記第１０〜第１２実施形態と異なり、ｎ型ＧａＮ基板上の転位の集中している領域よりも内側の領域に、選択成長マスクを形成する場合について説明する。

この第１３実施形態による窒化物系半導体レーザ素子では、図５１に示すように、ｎ型ＧａＮ基板２８１の端部の近傍に、ｎ型ＧａＮ基板２８１の裏面から表面にまで延びるとともに、約１０μｍの幅を有する転位の集中している領域２８８が、約４００μｍの周期でストライプ状（細長状）に形成されている。なお、ｎ型ＧａＮ基板２８１は、上記第１０実施形態のｎ型ＧａＮ基板２２１と同様の厚みおよび組成を有する。なお、ｎ型ＧａＮ基板２８１は、本発明の「基板」の一例である。

ここで、第１３実施形態では、図５２に示すように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、約２００ｎｍの厚みを有するＳｉＮ膜からなるストライプ状（細長状）の選択成長マスク２９３が形成されている。この選択成長マスク２９３は、転位の集中している領域２８８の幅よりも小さい幅Ｗ５（約３μｍ）を有する。また、素子端部から選択成長マスク２９３の端部までの間隔Ｗ６は、約３０μｍである。なお、選択成長マスク２９３は、本発明の「第１選択成長マスク」の一例である。

ｎ型ＧａＮ基板２８１上の選択成長マスク２９３が形成された領域以外の領域には、図５１に示すように、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６が順次形成されている。なお、ｐ型クラッド層２８５は、凸部を有するとともに、ｐ型コンタクト層２８６は、ｐ型クラッド層２８５の平坦部以外の領域上に形成されている。そして、選択成長マスク２９３よりも内側に位置するｐ型クラッド層２８５の凸部と、そのｐ型クラッド層２８５の凸部上に形成されたｐ型コンタクト層２８６とによって、リッジ部２８７が構成される。また、選択成長マスク２９３よりも外側に位置するｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６には、ｎ型ＧａＮ基板２８１の転位が伝播することにより、転位の集中している領域２８８が形成されている。なお、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６は、それぞれ、上記第１０実施形態のｎ型層２２２、ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５およびｐ型コンタクト層２２６と同様の厚みおよび組成を有する。なお、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６は、本発明の「半導体素子層」の一例である。

ここで、第１３実施形態では、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に位置する窒化物系半導体各層（２８２〜２８６）と、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に位置する窒化物系半導体各層（２８２〜２８６）との間には、凹部２９４が形成されている。

リッジ部２８７を構成するｐ型コンタクト層２８６上には、ｐ側オーミック電極２８９が形成されている。そして、ｐ側オーミック電極２８９の上面以外の領域を覆うように、絶縁膜２９０が形成されている。凹部２９４よりも内側に位置する絶縁膜２９０の表面上には、ｐ側オーミック電極２８９の上面に接触するように、ｐ側パッド電極２９１が形成されている。なお、ｐ側オーミック電極２８９、絶縁膜２９０およびｐ側パッド電極２９１は、それぞれ、上記第１０実施形態のｐ側オーミック電極２２９、絶縁膜２３０およびｐ側パッド電極２３１と同様の厚みおよび組成を有する。なお、ｐ側オーミック電極２８９は、本発明の「表面側電極」の一例である。

また、ｎ型ＧａＮ基板２８１の裏面上には、ｎ型ＧａＮ基板２８１の裏面の転位の集中している領域２８８以外の領域に接触するように、ｎ側電極２９２が形成されている。なお、ｎ側電極２９２は、上記第１０実施形態のｎ側電極２３２と同様の厚みおよび組成を有する。

第１３実施形態では、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、選択成長マスク２９３を形成することによって、ｎ型ＧａＮ基板２８１上に窒化物系半導体各層（２８２〜２８６）を成長させる際に、選択成長マスク２９３上には窒化物系半導体各層（２８２〜２８６）が成長しないので、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に形成された窒化物系半導体各層（２８２〜２８６）と、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に形成された窒化物系半導体各層（２８２〜２８６）との間に凹部２９４を形成することができる。このため、転位の集中している領域２８８が形成された窒化物系半導体各層（２８２〜２８６）と、転位の集中している領域２８８が形成されていない窒化物系半導体各層（２８２〜２８６）とを凹部２９４により分断することができる。これにより、選択成長マスク２９３よりも内側に位置するｐ型コンタクト層２８６上にｐ側オーミック電極２８９を形成することによって、転位の集中している領域２８８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域２８８が形成された窒化物系半導体各層（２８２〜２８６）と、転位の集中している領域２８８が形成されていない窒化物系半導体各層（２８２〜２８６）とが凹部２９４により分断されるので、転位の集中している領域２８８よりも内側の領域に位置する発光層２８４で発生した光が、転位の集中している領域２８８で吸収されるのを抑制することができる。これにより、転位の集中している領域２８８で吸収された光が意図しない波長で再び発光するのを抑制することができるので、このような再発光に起因する色純度の劣化を抑制することができる。

図５２〜図５５は、図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図５１〜図５５を参照して、第１３実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図５２および図５３に示すように、図３〜図６に示した第１実施形態と同様の製造プロセスを用いて、ｎ型ＧａＮ基板２８１を形成した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板２８１上の所定領域に、約２００ｎｍの厚みを有するＳｉＮ膜からなるストライプ状（細長状）の選択成長マスク２９３を形成する。具体的には、ｎ型ＧａＮ基板２８１上に、転位の集中している領域２８８を挟むように約６０μｍの間隔Ｗ７（Ｗ６×２）を隔てて、約３μｍの幅Ｗ５を有する選択成長マスク２９３を形成する。

次に、図５４に示すように、ＭＯＣＶＤ法を用いて、選択成長マスク２９３が形成されたｎ型ＧａＮ基板２８１上に、ｎ型層２８２、ｎ型クラッド層２８３、発光層２８４、ｐ型クラッド層２８５およびｐ型コンタクト層２８６を順次形成する。

この際、第１３実施形態では、選択成長マスク２９３上には、窒化物系半導体各層（２８２〜２８６）が形成されないので、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に形成された窒化物系半導体各層（２８２〜２８６）と、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に形成された窒化物系半導体各層（２８２〜２８６）との間には、凹部２９４が形成される。また、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に形成された窒化物系半導体各層（２８２〜２８６）には、ｎ型ＧａＮ基板２８１の転位が伝播することにより、ｎ型ＧａＮ基板２８１の裏面からｐ型コンタクト層２８６の上面にまで延びる転位の集中している領域２８８が形成される。

次に、図５５に示すように、図８〜図１１に示した第１実施形態と同様の製造プロセスを用いて、凹部２９４よりも内側に位置するｐ型コンタクト層２８６上にｐ側オーミック電極２８９を形成するとともに、ｐ型クラッド層２８５の凸部とｐ型コンタクト層２８６とによって構成されるリッジ部２８７を形成する。また、ｐ側オーミック電極２８９の上面以外の領域を覆うように、絶縁膜２９０を形成した後、凹部２９４よりも内側に位置する絶縁膜２９０の表面上に、ｐ側オーミック電極２８９の上面に接触するように、ｐ側パッド電極２９１を形成する。この後、ｎ型ＧａＮ基板２８１の裏面を研磨する。

最後に、図５１に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板２８１の裏面上の全面に、ｎ側電極２９２を構成する金属層（図示せず）を形成した後、転位の集中している領域２８８に位置する金属層を除去することによって、第１３実施形態による窒化物系半導体レーザ素子が形成される。

第１３実施形態の製造プロセスでは、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、転位の集中している領域２８８の幅よりも小さい幅Ｗ５を有する選択成長マスク２９３を形成することによって、選択成長マスク２９３の表面全体に達する原料ガスの総量が少なくなるので、その分、選択成長マスク２９３の表面から、選択成長マスク２９３の近傍に位置する成長中の窒化物系半導体各層（２８２〜２８６）の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、選択成長マスク２９３の近傍に位置する成長中の窒化物系半導体各層（２８２〜２８６）の表面に供給される原料ガスやその分解物の量の増加を低減できるので、選択成長マスク２９３の近傍に位置する窒化物系半導体各層（２８２〜２８６）の厚みが大きくなるのを抑制することができる。その結果、窒化物系半導体各層（２８２〜２８６）の厚みが、選択成長マスク２９３の近傍の位置と選択成長マスク２９３から遠い位置とで不均一になるのを抑制することができる。

（第１４実施形態）
図５６は、本発明の第１４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。図５６を参照して、この第１４実施形態では、上記第１３実施形態と異なり、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８および転位の集中している領域２８８よりも内側の領域に、それぞれ、約１００ｎｍの厚みを有するＳｉＮ膜からなる選択成長マスク３１３ａおよび３１３ｂが形成されている。選択成長マスク３１３ａは、転位の集中している領域２８８の幅よりも大きい幅Ｗ８（約１８８μｍ）を有する。また、選択成長マスク３１３ｂは、転位の集中している領域２８８の幅よりも小さい幅Ｗ９（約２μｍ）を有する。そして、選択成長マスク３１３ｂは、選択成長マスク３１３ａから約５μｍの間隔Ｗ１０を隔てて配置されている。また、選択成長マスク３１３ｂ間の間隔Ｗ１１は、約１０μｍである。なお、選択成長マスク３１３ａは、本発明の「第２選択成長マスク」の一例であり、選択成長マスク３１３ｂは、本発明の「第１選択成長マスク」の一例である。

そして、ｎ型ＧａＮ基板２８１上の選択成長マスク３１３ａおよび３１３ｂが形成された領域以外の領域には、ｎ型層２８２ａ、ｎ型クラッド層２８３ａ、発光層２８４ａ、ｐ型クラッド層２８５ａおよびｐ型コンタクト層２８６ａが順次形成されている。また、ｐ型クラッド層２８５ａは、凸部を有するとともに、ｐ型コンタクト層２８６ａは、ｐ型クラッド層２８５ａの平坦部以外の領域上に形成されている。そして、選択成長マスク３１３ｂよりも内側に位置するｐ型クラッド層２８５ａの凸部と、そのｐ型クラッド層２８５ａの凸部上に形成されたｐ型コンタクト層２８６ａとによって、リッジ部２８７ａが構成される。そして、発光層２８４ａおよびｐ型クラッド層２８５ａの平坦部は、ｎ型クラッド層２８５ａの幅よりも小さい幅（約１０．５μｍ）を有する。

ここで、第１４実施形態では、ｎ型ＧａＮ基板２８１上に形成された窒化物系半導体各層（２８２ａ〜２８６ａ）に、転位の集中している領域２８８が形成されていない。また、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８側に位置する窒化物系半導体各層（２８２ａ〜２８６ａ）と、ｎ型ＧａＮ基板２８１上の中央部に位置する窒化物系半導体各層（２８２ａ〜２８６ａ）との間には、凹部３１４が形成されている。

また、リッジ部２８７ａを構成するｐ型コンタクト層２８６ａ上には、ｐ側オーミック電極２８９ａが形成されている。そして、ｐ側オーミック電極２８９ａの上面以外の領域を覆うように、絶縁膜３１０が形成されている。絶縁膜３１０の表面上の所定領域には、ｐ側オーミック電極２８９ａの上面に接触するように、ｐ側パッド電極３１１が形成されている。このｐ側パッド電極３１１の一方の端部は、転位の集中している領域２８８上に位置する絶縁膜３１０上に配置されているとともに、他方の端部は、ｐ型クラッド層２８５ａの平坦部上に位置する絶縁膜３１０上に配置されている。なお、ｎ型ＧａＮ基板２８１、ｎ型層２８２ａ、ｎ型クラッド層２８３ａ、発光層２８４ａ、ｐ型クラッド層２８５ａ、ｐ型コンタクト層２８６ａおよびｐ側オーミック電極２８９ａは、それぞれ、上記第１０実施形態のｎ型ＧａＮ基板２２１、ｎ型層２２２、ｎ型クラッド層２２３、発光層２２４、ｐ型クラッド層２２５、ｐ型コンタクト層２２６およびｐ側オーミック電極２２９と同様の厚みおよび組成を有する。また、絶縁膜３１０およびｐ側パッド電極３１１は、それぞれ、上記第１０実施形態の絶縁膜２３０およびｐ側パッド電極２３１と同様の厚みおよび組成を有する。

また、ｎ型ＧａＮ基板２８１の裏面上には、上記第１３実施形態と同様、ｎ型ＧａＮ基板２８１の裏面の転位の集中している領域２８８以外の領域に接触するように、ｎ側電極２９２が形成されている。

第１４実施形態では、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に、選択成長マスク３１３ａを形成することによって、ｎ型ＧａＮ基板２８１上に窒化物系半導体各層（２８２ａ〜２８６ａ）を成長させる際に、選択成長マスク３１３ａ上には窒化物系半導体各層（２８２ａ〜２８６ａ）が成長しないので、窒化物系半導体各層（２８２ａ〜２８６ａ）に転位の集中している領域２８８が形成されるのを抑制することができる。これにより、転位の集中している領域２８８に電流が流れることに起因するリーク電流の発生を抑制することができる。その結果、素子の定電流駆動時の光出力を安定化することができるので、窒化物系半導体レーザ素子の動作を安定化することができる。また、転位の集中している領域２８８に流れる電流を低減することができるので、転位の集中している領域２８８からの不必要な発光を低減できる。

図５７〜図６０は、図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。次に、図５６〜図６０を参照して、第１４実施形態による窒化物系半導体レーザ素子の製造プロセスについて説明する。

まず、図５７および図５８に示すように、図３〜図６に示した第１実施形態と同様の製造プロセスを用いて、ｎ型ＧａＮ基板２８１を形成した後、プラズマＣＶＤ法を用いて、ｎ型ＧａＮ基板２８１上の所定領域に、約１００ｎｍの厚みを有するＳｉＮ膜からなるストライプ状（細長状）の選択成長マスク３１３ａおよび３１３ｂを形成する。具体的には、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８に、約３７６μｍの幅Ｗ１２（Ｗ８×２）を有する選択成長マスク３１３ａを形成する。また、ｎ型ＧａＮ基板２８１上に、選択成長マスク３１３ａから約５μｍの間隔Ｗ１０を隔てて、約２μｍの幅Ｗ９を有する選択成長マスク３１３ｂを形成する。また、選択成長マスク３１３ｂ間の間隔Ｗ１１は、約１０μｍにする。

次に、図５９に示すように、ＭＯＣＶＤ法を用いて、選択成長マスク３１３ａおよび３１３ｂが形成されたｎ型ＧａＮ基板２８１上に、ｎ型層２８２ａ、ｎ型クラッド層２８３ａ、発光層２８４ａ、ｐ型クラッド層２８５ａおよびｐ型コンタクト層２８６ａを順次形成する。

この際、第１４実施形態では、選択成長マスク３１３ａおよび３１３ｂ上に、窒化物系半導体各層（２８２ａ〜２８６ａ）が形成されない。このため、窒化物系半導体各層（２８２ａ〜２８６ａ）には、転位の集中している領域２８８が形成されない。また、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８側に形成された窒化物系半導体各層（２８２ａ〜２８６ａ）と、ｎ型ＧａＮ基板２８１上の中央部に形成された窒化物系半導体各層（２８２ａ〜２８６ａ）との間には、凹部３１４が形成される。

次に、図６０に示すように、図８〜図１１に示した第１実施形態と同様の製造プロセスを用いて、凹部３１４よりも内側に位置するｐ型コンタクト層２８６ａ上にｐ側オーミック電極２８９ａを形成するとともに、ｐ型クラッド層２８５ａの凸部とｐ型コンタクト層２８６ａとによって構成されるリッジ部２８７ａを形成する。また、ｐ側オーミック電極２８９ａの上面以外の領域を覆うように、絶縁膜３１０を形成した後、絶縁膜３１０の表面上の所定領域に、ｐ側オーミック電極２８９ａの上面に接触するように、ｐ側パッド電極３１１を形成する。この後、ｎ型ＧａＮ基板２８１の裏面を研磨する。

最後に、図５６に示したように、真空蒸着法を用いて、ｎ型ＧａＮ基板２８１の裏面上の全面に、ｎ側電極２９２を構成する金属層（図示せず）を形成した後、転位の集中している領域２８８に位置する金属層を除去することによって、第１４実施形態による窒化物系半導体レーザ素子が形成される。

第１４実施形態の製造プロセスでは、上記のように、ｎ型ＧａＮ基板２８１上の転位の集中している領域２８８よりも内側の領域に、転位の集中している領域２８８の幅よりも小さい幅Ｗ９を有する選択成長マスク３１３ｂを形成することによって、窒化物系半導体各層（２８２ａ〜２８６ａ）を成長させる際に、選択成長マスク３１３ｂの表面全体に達する原料ガスの総量が少なくなるので、その分、選択成長マスク３１３ｂの表面から、選択成長マスク３１３ｂの近傍に位置する成長中の窒化物系半導体各層（２８２ａ〜２８６ａ）の表面へ表面拡散する原料ガスやその分解物の量が少なくなる。これにより、選択成長３１３ｂの近傍に位置する成長中の窒化物系半導体各層（２８２ａ〜２８６ａ）の表面に供給される原料ガスやその分解物の量の増加を低減できるので、選択成長マスク３１３ｂの近傍に位置する窒化物系半導体各層（２８２ａ〜２８６ａ）の厚みが大きくなるのを抑制することができる。その結果、窒化物系半導体各層（２８２ａ〜２８６ａ）の厚みが、選択成長マスク３１３ｂの近傍の位置と選択成長マスク３１３ｂから遠い位置とで不均一になるのを抑制することができる。

図６１は、第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。次に、図６１を参照して、第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスについて説明する。

この第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスでは、図６１に示すように、ｎ型ＧａＮ基板２８１上に、転位の集中している領域（図示せず）の幅よりも小さい幅Ｗ１３（約３μｍ）を有する選択成長マスク３２３ｂを、素子形成領域２８１ｂを囲むように形成する。この際、複数の開口部３２３ｃ（素子形成領域２８１ｂ）が素子分離方向（図６１のＡ方向）に沿って所定のピッチで配置され、かつ、劈開方向（図６１のＢ方向）に隣接する開口部３２３ｃ（素子形成領域２８１ｂ）が互い違いに配置されるように、選択成長マスク３２３ｂを形成する。なお、開口部３２３ｃ（素子形成領域２８１ｂ）のＢ方向の幅Ｗ１４は、約１２μｍに設定する。また、選択成長マスク３２３ａを、選択成長マスク３２３ｂから約８μｍの間隔Ｗ１５を隔てた全領域に形成する。

この後、上記第１４実施形態の製造プロセスと同様、窒化物系半導体各層（図示せず）を形成した後、絶縁膜（図示せず）および電極各層（図示せず）を形成する。

第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスでは、上記のように、ｎ型ＧａＮ基板２８１上に、複数の開口部３２３ｃを有するとともに、その開口部３２３ｃがＡ方向に沿って所定のピッチで配置され、かつ、Ｂ方向に隣接する開口部３２３ｃが互い違いに配置された選択成長マスク３２３ｂを形成した後、ｎ型ＧａＮ基板２８１の選択成長マスク３２３ｂが形成された領域以外の領域上に窒化物系半導体各層を形成することによって、選択成長マスク３２３ｂ上には窒化物系半導体各層が形成されないので、窒化物系半導体各層は、ｎ型ＧａＮ基板２８１上の開口部３２３ｃに対応する領域にのみ形成される。これにより、ｎ型ＧａＮ基板２８１の開口部３２３ｃに対応する領域上に形成された窒化物系半導体各層のＡ方向の距離は、ｎ型ＧａＮ基板２８１上にＡ方向に連続して窒化物系半導体各層が形成される場合の窒化物系半導体各層のＡ方向の距離よりも小さくなるので、Ａ方向の距離が小さくなる分、クラックが発生するのを抑制することができる。この場合、Ｂ方向に隣接する開口部３２３ｃ（素子形成領域２８１ｂ）が互い違いに配置されているので、Ａ方向にも素子形成領域２８１ｂを互い違いに隣接して配置することができる。これにより、クラックの発生を防止しながら、ｎ型ＧａＮ基板２８１上にＡ方向に連続して窒化物系半導体各層を形成する場合と同等の素子形成領域を得ることができるので、クラックの発生を防止しながら、ｎ型ＧａＮ基板２８１の利用効率が低下するのを抑制することができる。

（第１５実施形態）
図６２は、本発明の第１５実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。図６３は、図６２の５００−５００線に沿った断面図である。図６４は、図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。図６２〜図６４を参照して、この第１５実施形態では、上記第１０〜第１４実施形態と異なり、ｎ型クラッド層までの転位の集中している領域を除去するとともに、窒化物系半導体レーザ素子を半導体レーザ内部に装着する場合について説明する。

第１５実施形態による窒化物系半導体レーザ素子３３０では、図６３に示すように、約１００μｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のキャリア濃度を有する酸素がドープされたｎ型ＧａＮ基板３３１上に、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量を有するＳｉがドープされたｎ型ＧａＮからなるｎ型層３３２が形成されている。なお、ｎ型ＧａＮ基板３３１は、ウルツ鉱型構造を有するとともに、（０００１）面の表面を有している。また、ｎ型ＧａＮ基板３３１およびｎ型層３３２の両端部の近傍には、それぞれ、ｎ型ＧａＮ基板３３１の裏面からｎ型層３３２の上面にまで延びるとともに、約１０μｍの幅を有する転位の集中している領域３３１ａがストライプ状（細長状）に形成されている。なお、ｎ型ＧａＮ基板３３１は、本発明の「基板」の一例であり、ｎ型層３３２は、本発明の「半導体素子層」および「第１半導体層」の一例である。

ここで、第１５実施形態では、ｎ型層３３２の転位の集中している領域３３１ａ以外の領域上に、ｎ型ＧａＮ基板３３１の幅よりも小さい幅Ｄ１（約７．５μｍ）を有するｎ型クラッド層３３３、発光層３３４およびｐ型クラッド層３３５が順次形成されている。

ｎ型クラッド層３３３は、約４００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなる。なお、ｎ型クラッド層３３３は、本発明の「半導体素子層」および「第１半導体層」の一例である。

また、発光層３３４は、図６４に示すように、ｎ型キャリアブロック層３３４ａと、ｎ型光ガイド層３３４ｂと、ＭＱＷ活性層３３４ｅと、アンドープの光ガイド層３３４ｆと、ｐ型キャップ層３３４ｇとによって構成されている。ｎ型キャリアブロック層３３４ａは、約５ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型Ａｌ_０．１Ｇａ_０．９Ｎからなる。ｎ型光ガイド層３３４ｂは、約１００ｎｍの厚みを有するとともに、約５×１０^１８ｃｍ^−３のドーピング量および約５×１０^１８ｃｍ^−３のキャリア濃度を有するＳｉがドープされたｎ型ＧａＮからなる。また、ＭＱＷ活性層３３４ｅは、約２０ｎｍの厚みを有するアンドープＩｎ_０．０５Ｇａ_０．９５Ｎからなる４層の障壁層３３４ｃと、約３ｎｍの厚みを有するアンドープＩｎ_０．１５Ｇａ_０．８５Ｎからなる３層の井戸層３３４ｄとが交互に積層されている。なお、発光層３３４は、本発明の「半導体素子層」の一例であり、ＭＱＷ活性層３３４ｅは、本発明の「活性層」の一例である。また、アンドープの光ガイド層３３４ｆは、約１００ｎｍの厚みを有するアンドープＧａＮからなる。ｐ型キャップ層３３４ｇは、約２０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．１Ｇａ_０．９Ｎからなる。

また、図６３に示すように、ｐ型クラッド層３３５は、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型Ａｌ_０．０５Ｇａ_０．９５Ｎからなる。このｐ型クラッド層３３５は、平坦部３３５ａと、平坦部３３５ａの中央から上方に突出するように形成された凸部３３５ｂとを含んでいる。そして、ｐ型クラッド層３３５の平坦部３３５ａが、上記したｎ型ＧａＮ基板３３１の幅よりも小さく、かつ、発光層３３４の幅と同じ幅Ｄ１（約７．５μｍ）を有するとともに、約１００ｎｍの厚みを有している。また、ｐ型クラッド層３３５の凸部３３５ｂは、発光層３３４の幅よりも小さい幅Ｗ１６（約１．５μｍ）を有するとともに、平坦部３３５ａの上面から約３００ｎｍの突出高さを有している。なお、ｐ型クラッド層３３５は、本発明の「半導体素子層」および「第２半導体層」の一例である。

ｐ型クラッド層３３５の凸部３３５ｂ上には、約１０ｎｍの厚みを有するとともに、約４×１０^１９ｃｍ^−３のドーピング量および約５×１０^１７ｃｍ^−３のキャリア濃度を有するＭｇがドープされたｐ型ＧａＮからなるｐ型コンタクト層３３６が形成されている。そして、ｐ型クラッド層３３５の凸部３３５ｂとｐ型コンタクト層３３６とによって、電流通路領域となるストライプ状（細長状）のリッジ部３３７が構成されている。また、リッジ部３３７を構成するｐ型コンタクト層３３６上には、下層から上層に向かって、約５ｎｍの厚みを有するＰｔ層と、約１００ｎｍの厚みを有するＰｄ層と、約１５０ｎｍの厚みを有するＡｕ層とによって構成されるｐ側オーミック電極３３８が形成されている。なお、ｐ型クラッド層３３５およびｐ型コンタクト層３３６は、本発明の「半導体素子層」および「第２半導体層」の一例であり、ｐ側オーミック電極３３８は、本発明の「表面側電極」の一例である。また、ｐ側オーミック電極３３８の上面以外の領域を覆うように、約２５０ｎｍの厚みを有するＳｉＮ膜からなる絶縁膜３３９が形成されている。

ここで、第１５実施形態では、図６２および図６３に示すように、絶縁膜３３９の所定領域上に、ｐ側オーミック電極３３８の上面と接触するように、ｎ型ＧａＮ基板３３１の幅よりも小さい幅Ｂ１（約１５０μｍ）を有するｐ側パッド電極３４１が形成されている。このｐ側パッド電極３４１は、図６２に示すように、平面的に見て、四角形状に形成されている。そして、ｐ側パッド電極３４１の一方の端部３４１ａは、発光層３３４の一方の端部３３４ｈが位置する領域を越える領域にまで延びるように、ｎ型層３３２の上面上に位置する絶縁膜３３９上に形成されている。また、ｐ側パッド電極３４１の他方の端部３４１ｂは、発光層３３４の他方の端部３３４ｉが位置する領域を越える領域にまで延びるように、ｎ型クラッド層３３３の側面上に位置する絶縁膜３３９上に形成されている。なお、ｐ側パッド電極３４１の一方の端部３４１ａは、ワイヤボンディング可能な平坦面を有するように形成されている一方、ｐ側パッド電極３４１の他方の端部３４１ｂは、ワイヤボンディング可能な平坦面は設けられていない。このため、ｐ側パッド電極３４１の他方の端部３４１ｂは、一方の端部３４１ａに比べて、リッジ部３３７からの距離が小さい。また、ｐ側パッド電極３４１は、下層から上層に向かって、約１００ｎｍの厚みを有するＴｉ層と、約１００ｎｍの厚みを有するＰｄ層と、約３μｍの厚みを有するＡｕ層とによって構成されている。そして、ｐ側パッド電極３４１の一方の端部３４１ａ上には、ｐ側パッド電極３４１の一方の端部３４１ａと外部とを電気的に接続するためのワイヤ３４２がボンディングされている。

また、ｎ型ＧａＮ基板３３１の裏面の転位の集中している領域３３１ａ以外の領域上には、ｎ型ＧａＮ基板３３１の裏面に近い方から順に、約１０ｎｍの厚みを有するＡｌ層と、約２０ｎｍの厚みを有するＰｔ層と、約３００ｎｍの厚みを有するＡｕ層とによって構成されるｎ側電極３４３が形成されている。

図６５は、図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造を示した斜視図である。次に、図６２、図６３および図６５を参照して、第１５実施形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造について説明する。

第１５実施形態による窒化物系半導体レーザ素子３３０を用いた半導体レーザは、図６５に示すように、窒化物系半導体レーザ素子３３０が装着されるステム３５１と、気密封止するためのキャップ３５２とを備えている。ステム３５１には、３本のリード３５１ａ〜３５１ｃが設けられているとともに、３本のリード３５１ａ〜３５１ｃのうち、リード３５１ａおよび３５１ｂは、ステム３５１の上面から突出している。また、ステム３５１の上面上には、ブロック３５３が設けられているとともに、ブロック３５３の側面上には、サブマウント３５４が設けられている。そして、このサブマウント３５４上に、第１５実施形態による窒化物系半導体レーザ素子３３０が装着されている。具体的には、レーザ光がステム３５１の上面に対して垂直な方向に出射されるように、窒化物系半導体レーザ素子３３０のへき開面がステム３５１の上面に対して平行に配置されている。また、窒化物系半導体レーザ素子３３０を構成するｐ側パッド電極３４１の端部３４１ａ（図６２および図６３参照）にボンディングされたワイヤ３４２は、リード３５１ａと電気的に接続されている。また、ステム３５１の上面上の窒化物系半導体レーザ素子３３０のへき開面と対向する領域には、受光素子３５５が装着されている。この受光素子３５５には、ワイヤ３５６の一方端がボンディングされているとともに、そのワイヤ３５６の他方端は、リード３５１ｂにボンディングされている。そして、キャップ３５２は、窒化物系半導体レーザ素子３３０および受光素子３５５を覆うように、ステム３５１の上面上に溶接されている。

第１５実施形態では、上記のように、ｎ型クラッド層３３３上に形成される発光層３３４の幅Ｄ１（約７．５μｍ）をｎ型ＧａＮ基板３３１の幅よりも小さくするとともに、発光層３３４上に形成されるｐ型クラッド層３３５の幅を発光層３３４の幅と同じにすることによって、発光層３３４を介して形成されるｎ型クラッド層３３３とｐ型クラッド層３３５とのｐｎ接合領域が小さくなるので、ｐｎ接合容量を小さくすることができる。また、絶縁膜３３９の所定領域上に形成されるｐ側パッド電極３４１の幅Ｂ１（約１５０μｍ）を、ｎ型ＧａＮ基板３３１の幅よりも小さくすることによって、ｐ側パッド電極３４１と、絶縁膜３３９と、ｎ型層３３２とにより形成される寄生容量も小さくすることができる。その結果、窒化物系半導体レーザ素子３３０の応答速度を高速化することができる。

また、第１５実施形態では、ｐ側パッド電極３４１の端部３４１ａを、発光層３３４の一方の端部３３４ｈが位置する領域を越える領域にまで延びるように、ｎ型層３３２の上面上に位置する絶縁膜３３９上に形成することによって、ｐ側パッド電極３４１の幅Ｂ１（約１５０μｍ）をｎ型ＧａＮ基板３３１の幅よりも小さくしたとしても、発光層３３４の一方の端部３３４ｈが位置する領域を越えるｐ側パッド電極３４１の一方の端部３４１ａにおいて、リード３５１ａと電気的に接続することができる。これにより、ｐ側パッド電極３４１の幅Ｂ１（約１５０μｍ）をｎ型ＧａＮ基板３３１の幅よりも小さくした場合にも、ｐ側パッド電極３４１とリード３５１ａとの接続が困難になることがない。また、発光層３３４上に形成されるｐ型クラッド層３３５に平坦部３３５ａを設けることによって、ｐ型クラッド層３３５に発光層３３４の幅よりも小さい幅Ｗ１６（約１．５μｍ）を有する凸部３３５ｂを設けたとしても、平坦部３３５ａにより光の横方向の閉じ込めが強くなり過ぎるのを抑制することができるので、横モードを安定化させることができる。これにより、窒化物系半導体レーザ素子３３０の発光特性が低下するのを抑制することができる。

また、第１５実施形態では、ｎ型層３３２の転位の集中している領域３３１ａ以外の領域上に、ｎ型クラッド層３３３、発光層３３４およびｐ型クラッド層３３５を形成することによって、ｎ型クラッド層３３３、発光層３３４およびｐ型クラッド層３３５には転位の集中している領域３３１ａが形成されないので、転位の集中している領域３３１ａに電流が流れるのを抑制することができる。これにより、転位の集中している領域３３１ａに電流が流れることに起因するリーク電流の発生を抑制することができる。また、転位の集中している領域３３１ａに流れる電流を抑制することができるので、転位の集中している領域３３１ａからの不必要な発光を低減することができる。これにより、窒化物系半導体レーザ素子３３０の動作を安定化させることができる。

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。

たとえば、上記第１〜第１５実施形態では、半導体素子の一例として窒化物系半導体レーザ素子や発光ダイオード素子に本発明を適用する例について説明したが、本発明はこれに限らず、窒化物系半導体レーザ素子や発光ダイオード素子以外の他の半導体素子にも適用可能である。

また、上記第１〜第１５実施形態では、基板として、ｎ型ＧａＮ基板または窒化物系半導体層を含むサファイア基板を用いるようにしたが、本発明はこれに限らず、スピネル基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、ＧａＰ基板、ＩｎＰ基板、水晶基板およびＺｒＢ_２基板などの基板を用いるようにしてもよい。

また、上記第１〜第１５実施形態では、ウルツ鉱型構造の窒化物系半導体各層を形成するようにしたが、本発明はこれに限らず、閃亜鉛鉱型構造の窒化物系半導体各層を形成するようにしてもよい。

また、上記第１〜第１５実施形態では、ＭＯＣＶＤ法を用いて、窒化物系半導体各層を結晶成長させるようにしたが、本発明はこれに限らず、ＨＶＰＥ法、および、ＴＭＡｌ、ＴＭＧａ、ＴＭＩｎ、ＮＨ_３、ＳｉＨ_４、ＧｅＨ_４およびＣｐ_２Ｍｇなどを原料ガスとして用いるガスソースＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ：分子線エピタキシャル成長法）などを用いて、窒化物系半導体各層を結晶成長させるようにしてもよい。

また、上記第１〜第１５実施形態では、窒化物系半導体各層の表面が（０００１）面になるように積層したが、本発明はこれに限らず、窒化物系半導体各層の表面が他の方向になるように積層してもよい。たとえば、窒化物系半導体各層の表面が（１−１００）面や（１１−２０）面などの（Ｈ、Ｋ、−Ｈ−Ｋ、０）面になるように積層してもよい。この場合、ＭＱＷ活性層内にピエゾ電場が発生しないので、井戸層のエネルギバンドの傾きに起因する正孔と電子との再結合確率の低下を抑制することができる。その結果、ＭＱＷ活性層の発光効率を向上させることができる。また、（１−１００）面や（１１−２０）面から傾斜している基板を用いてもよい。

また、上記第１〜第１５実施形態では、活性層としてＭＱＷ構造の活性層を用いる例を示したが、本発明はこれに限らず、量子効果を有しない大きな厚みを有する単層または単一量子井戸構造の活性層であっても同様の効果を得ることができる。

また、上記第１〜第１５実施形態では、転位の集中している領域がストライプ状に形成された基板を用いるようにしたが、本発明はこれに限らず、転位の集中している領域がストライプ以外の他の形状に形成された基板を用いてもよい。たとえば、図４において、マスク２４に変えて、三角格子状に開口部が点在するマスクを用いることにより、転位の集中している領域が三角格子状に点在した基板を形成してもよい。この場合、点在する転位の集中している領域に対応して、点在する絶縁膜や点在する高抵抗領域を形成すれば、同様の効果を得ることができる。また、点在する転位の集中している領域を囲むように凹部を形成しても、同様の効果を得ることができる。

また、上記第１〜第８および第１０〜第１５実施形態では、サファイア基板上にｎ型ＧａＮ層を成長させることによって、ｎ型ＧａＮ基板を形成するようにしたが、本発明はこれに限らず、ＧａＡｓ基板上にｎ型ＧａＮ層を成長させることによりｎ型ＧａＮ基板を形成するようにしてもよい。具体的には、ＨＶＰＥ法を用いて、ＧａＡｓ基板上に、約１２０μｍ〜約４００μｍの厚みを有する酸素がドープされたｎ型ＧａＮ層を形成した後、ＧａＡｓ基板を除去することによりｎ型ＧａＮ基板を形成する。この際、ｎ型ＧａＮ基板のホール効果測定によるキャリア濃度が、約５×１０^１８ｃｍ^−３で、かつ、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：２次イオン質量分析）による不純物濃度が、約１×１０^１９ｃｍ^−３になるように形成するのが好ましい。また、ＧａＡｓ基板上の所定領域に、選択成長マスク層を形成することにより、ｎ型ＧａＮ層を横方向に成長させるようにしてもよい。

また、上記第１、第２、第４、第６〜第９および第１０〜第１５実施形態では、転位の集中している領域間のほぼ中央部にリッジ部を形成するようにしたが、本発明はこれに限らず、一方の端部から約１５０μｍ、他方の端部から約２５０μｍの位置にリッジ部を形成するようにしてもよい。この場合、転位の集中している領域間のほぼ中央部に位置する窒化物系半導体よりも、転位の集中している領域間の中央部からずれた領域に位置する窒化物系半導体の方が結晶性が良好であるので、窒化物系半導体レーザ素子の寿命を向上することができる。

また、上記第３および第５実施形態では、ｎ側にオーミック透明電極を形成するようにしたが、本発明はこれに限らず、ｐ側にオーミック透明電極を形成するようにしてもよい。

本発明の第１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した拡大断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１に示した第１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図１３に示した第２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図１３に示した第２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第３実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。 図１６に示した第３実施形態による発光ダイオード素子の発光層の詳細を示した拡大断面図である。 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。 図１６に示した第３実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図２２に示した第４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第５実施形態による発光ダイオード素子（半導体素子）の構造を示した断面図である。 図２７に示した第５実施形態による発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第６実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 本発明の第７実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図３０に示した第７実施形態の第１変形例による窒化物系半導体レーザ素子の構造を示した断面図である。 図３０に示した第７実施形態の第２変形例による窒化物系半導体レーザ素子の構造を示した断面図である。 本発明の第８実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 本発明の第９実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３４に示した第９実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１０実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図３９に示した第１０実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１１実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図４６に示した第１１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 図４６に示した第１１実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１２実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図４９に示した第１２実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための断面図である。 本発明の第１３実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 図５１に示した第１３実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 本発明の第１４実施形態による窒化物系半導体レーザ素子（半導体素子）の構造を示した断面図である。 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 図５６に示した第１４実施形態による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図および断面図である。 第１４実施形態の変形例による窒化物系半導体レーザ素子の製造プロセスを説明するための平面図である。 本発明の第１５実施形態による窒化物系半導体レーザ素子の構造を示した平面図である。 図６２の５００−５００線に沿った断面図である。 図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子の発光層の詳細を示した断面図である。 図６２および図６３に示した第１５実施形態による窒化物系半導体レーザ素子を用いた半導体レーザの構造を示した斜視図である。

符号の説明

１ ｎ型ＧａＮ基板（基板、窒化物系半導体基板）
２、２０２ ｎ型層（半導体素子層）
３、５２、２０３ ｎ型クラッド層（半導体素子層）
４、５３、２０４、２２４、２２４ａ、２８４、２８４ａ、３３４ 発光層（半導体素子層）
５、５４、２０５ ｐ型クラッド層（半導体素子層）
６、５５、２０６ ｐ型コンタクト層（半導体素子層）
８、５６、２０８、２２８、２８８、３３１ａ 転位の集中している領域
９、５８、７９、１４９、１７９、２０９、２２９、２２９ａ、２８９、２８９ａ、３３８ ｐ側オーミック電極（表面側電極）
１２、５７、１００ 絶縁膜
１３、３３ ｎ側電極（裏面側電極）
６０、１１０ ｎ側オーミック透明電極（裏面側電極）
８０ ｎ型電流ブロック層（半導体素子層）
１２０、１９０ イオン注入層（高抵抗領域）
１３０、１６０ 凹部
２０１ 基板（窒化物系半導体基板）
２１２ ｎ側電極（表面側電極）
２２１、２２１ａ、２２１ｂ、２８１、３３１ ｎ型ＧａＮ基板（基板）
２２２、２２２ａ、２２２ｂ、２８２、２８２ａ、３３２ ｎ型層（半導体素子層、第１半導体層）
２２３、２２３ａ、２２３ｂ、２８３、２８３ａ、３３３ ｎ型クラッド層（半導体素子層、第１半導体層）
２２５、２２５ａ、２８５、２８５ａ、３３５ ｐ型クラッド層（半導体素子層、第２半導体層）
２２６、２２６ａ、２８６、２８６ａ、３３６ ｐ型コンタクト層（半導体素子層、第２半導体層）
２９３、３１３ｂ、３２３ｂ 選択成長マスク（第１選択成長マスク）
３１３ａ、３２３ａ 選択成長マスク（第２選択成長マスク）

Claims (6)

1. 基板の表面上に形成され、少なくとも表面の一部に転位の集中している表面領域を有するとともに、活性層を含む半導体素子層と、
   前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に接触するように形成された表面側電極とを備え、
   前記転位の集中している前記表面領域の上面は、所定の厚み分除去されているとともに、前記活性層よりも下方に位置する、半導体素子。
2. 前記活性層は、前記転位の集中している前記表面領域以外の前記半導体素子層の表面の領域に形成されている、請求項２に記載の半導体素子。
3. 前記半導体素子層は、前記活性層下に形成された第１導電型の第１半導体層を含み、
   前記第１半導体層は、前記転位の集中している前記表面領域よりも内側に位置する第１の厚みを有する第１領域と、前記転位の集中している前記表面領域を有するとともに、前記第１の厚みよりも小さい第２の厚みを有する第２領域とを含み、
   前記活性層は、前記第１半導体層の第１領域の幅よりも小さい幅を有する、請求項１または２に記載の半導体素子。
4. 第１の厚みを有する第１領域と、少なくとも表面の一部に転位の集中している表面領域を有するとともに、前記第１の厚みよりも小さい第２の厚みを有する第２領域とを含む基板と、
   前記第２領域以外の前記基板の表面の前記第１領域上に形成された半導体素子層と、
   前記半導体素子層の表面に接触するように形成された表面側電極とを備えた、半導体素子。
5. 前記半導体素子層は、
   第１導電型の第１半導体層と、
   前記第１半導体層上に形成された活性層と、
   前記活性層上に形成された第２導電型の第２半導体層とを含む、請求項４に記載の半導体素子。
6. 前記活性層は、前記第１半導体層の幅よりも小さい幅を有する、請求項５に記載の半導体素子。

Images